CN114512171A - 内存存储装置及其操作方法 - Google Patents

Abstract

本发明提供一种内存存储装置及其操作方法，内存存储装置包括内存晶胞阵列、备用熔丝电路以及内存控制电路。内存晶胞阵列包括多个正规内存区块以及多个备用内存区块。备用熔丝电路包括记录多个修复信息的多个熔丝组。每个修复信息关联于备用内存区块的对应一者，并且包括修复地址、第一致能位以及第二致能位。内存控制电路包括多个判断电路。每个判断电路根据操作地址、修复地址、第一致能位与第二致能位产生击中信号。当目标内存区块不良时，内存控制电路的判断电路产生击中信号，并且内存控制电路根据击中信号禁用不良的备用内存区块。

Description

内存存储装置及其操作方法

技术领域

本发明是有涉及一种电子装置及其操作方法，尤其涉及一种内存存储装置及其操作方法。

背景技术

对内存存储装置而言，循环(cycling)操作包括抹除操作及编程(program)操作。内存晶胞经过多次的循环操作通常容易劣化，例如内存区块的可靠度会下降，或者抹除及编程时间会增加，亦即操作速度变慢。此外，在经过多次的循环操作之后，晶胞中的部分位也会因为过早磨损而不符合规格。例如，在闪存中，循环操作容易在其漏极接面产生界面态，并且在其穿隧氧化层产生氧化物陷阱。然而，这些磨损的位难以在测试阶段被剔除，为此，现有技术利用错误校正码来校正这些损坏的位。然而这种方法却会产生其他问题，例如增加芯片尺寸的大小、降低操作速度或者增加功率消耗等等的问题。

发明内容

本发明提供一种内存存储装置及其操作方法，可提高其可靠度及操作速度。

本发明的内存存储装置包括内存晶胞阵列、备用熔丝电路以及内存控制电路。内存晶胞阵列包括多个正规内存区块以及多个备用内存区块。正规内存区块用以存储数据。备用熔丝电路包括用以记录多个修复信息的多个熔丝组。每个修复信息关联于其中一个备用内存区块。每个修复信息包括修复地址、第一致能位与第二致能位。修复地址用以指出将被关联的备用内存区块所取代的正规内存区块的位置。第一致能位用以记录对应的熔丝组的使用状态。第二致能位用以启用对应的备用内存区块。内存控制电路耦接内存晶胞阵列及备用熔丝电路。内存控制电路用以根据操作地址对目标内存区块进行操作，并且判断目标内存区块是否不良。内存控制电路包括多个判断电路，各判断电路根据操作地址、修复地址、第一致能位与第二致能位产生击中信号。当目标内存区块不良时，判断电路产生击中信号，并且内存控制电路根据击中信号禁用不良的备用内存区块。

本发明的内存装置的操作方法适用于包括多个正规内存区块以及多个备用内存区块的内存存储装置。操作方法包括下列步骤：记录多个如上所述的修复信息；根据操作地址对目标内存区块进行操作，并且判断目标内存区块是否不良；当目标内存区块不良时，根据操作地址、修复地址、第一致能位与第二致能位产生击中信号；以及根据击中信号禁用不良的备用内存区块。

基于上述，本发明的内存控制电路在判定目标内存区块不良之后，根据操作地址、修复地址、第一致能位与第二致能位产生击中信号，并且根据击中信号禁用不良的备用内存区块。藉此，提高内存区块的操作速度以及可靠度。

附图说明

图1示出本发明一实施例的内存存储装置的概要示意图；

图2示出图1实施例的内存存储装置的内部方块图；

图3示出本发明一实施例的修复信息的配置方式的范例；

图4示出本发明一实施例的内容可寻址内存电路的内部示意图；

图5示出本发明一实施例的内存存储装置的操作方法的步骤流程图；

图6示出本发明一实施例的内存存储装置的操作方法的步骤流程图；

图7示出本发明另一实施例的内存存储装置的操作方法的步骤流程图；

图8示出本发明又一实施例的内存存储装置的操作方法的步骤流程图。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。

图1示出本发明一实施例的内存存储装置的概要示意图。图2示出图1实施例的内存存储装置的内部方块图。请同时参照图1及图2，内存存储装置100包括内存晶胞阵列110、备用熔丝(redundant fuse)电路120及内存控制电路130。内存控制电路130耦接内存晶胞阵列110及备用熔丝电路120。内存存储装置100可例如是由闪存等非易失性内存组件，或是由动态随机存取内存(Dynamic Random Access Memory，DRAM)及静态随机存取内存(Static Random Access Memory，SRAM)等易失性内存组件所构成，本领域技术人员可以视其实际需求采用适当的结构。

内存晶胞阵列110包括多个正规内存区块112_0至112_N以及多个备用内存区块114_0至114_M。内存区块112_0至112_N用来存储数据。N及M分别都是大于0的正整数，且通常N大于M。在一实施例中，N例如等于255、M例如等于7，表示内存晶胞阵列110包括256个正规内存区块及8个备用内存区块，其数量并不用以限定本发明。

备用熔丝电路120用以记录一或多个修复信息。每个修复信息包括要以备用内存区块取代正规内存区块的修复地址ADD_R。具体来说，备用熔丝电路120包括多组熔丝。熔丝例如为非易失性的电子熔丝。当内存晶胞阵列110由非挥发记忆晶胞所构成时，熔丝亦可为内存晶胞阵列110的一部分。每组熔丝可对应于备用内存区块114_0至114_M中的其中一个备用内存区块，并且可记录一个修复信息。举例来说，用户可事先对内存晶胞阵列110进行检测程序(例如晶圆针测，成品测试以及***开机自我测试等)，以检测出在正规内存区块112_0至112_N中不良的正规内存区块。并且，用户可通过内存控制电路130或外部的测试机对备用熔丝电路120进行编程(例如以高压烧断熔丝)，以将不良的正规内存区块的地址作为修复地址记录于备用熔丝电路120的一组熔丝上。在本实施例中，预先抹除的备用内存区块114_0至114_M用来取代记录于备用熔丝电路120中的一或多个修复地址所对应的正规内存区块。

记录于备用熔丝电路120中的修复信息除了修复地址之外，还可包括第一致能位B1以及第二致能位B2。举例来说，图3示出本发明一实施例的修复信息的配置方式的范例。请参照图3，在此范例中，在备用熔丝电路120的两个熔丝组上分别记录修复信息200及210。各修复信息200及210包括修复地址ADD_R、第一致能位B1及第二致能位B2。在本实施例中，熔丝组例示为两个，其数量并不用以限定本发明。

记录有修复信息210的熔丝组对应于备用内存区块114_X。也就是说，备用内存区块114_X可取代地址为修复信息210上的修复地址ADD_R的正规内存区块。修复信息210的第一致能位B1用以记录所对应的熔丝组的使用状态。第二致能位B2则用以启用对应的备用内存区块114_X。举例来说，第一致能位B1与第二致能位B2的初始状态可皆为高逻辑电平，当修复信息210的第一致能位B1被编程为低逻辑电平且第二致能位B2为高逻辑电平时，表示其熔丝组已被使用于以备用内存区块114_X取代不良的正规内存区块。当修复信息210的第一致能位B1为高逻辑电平时，表示其熔丝组未被使用(处于可用状态)。当修复信息210的第二致能位B2被编程为低逻辑电平时，表示所对应的备用内存区块114_X被检测出不良而被禁用。在本实施例中，X是大于或等于0且小于或等于M的整数，另外，关于第一致能位B1及B2的操作方式，将于之后的实施例中有更详尽的说明，请参阅后述。

内存控制电路130耦接内存晶胞阵列110及备用熔丝电路120。如图2所示内存控制电路130包括控制器电路132、内容可寻址内存(content addressable memory，CAM)电路134、行译码器(row decoder)136以及列译码器(column decoder)138。在一实施例中，内存控制电路130可包括其他用来协同控制数据存取的适合的电路，例如上电复位(power onreset，POR)电路、状态缓存器、高电压产生器、页面地址锁存/计数器、字节地址锁存/计数器等电路，本发明并不加以限制。在本发明实施例中，内存控制电路130当中的各种电路可分别由所属技术领域的任一种适合的电路结构来加以实施，本发明并不加以限制。

在本实施例中，内存控制电路130例如用来控制内存存储装置100整体的操作，例如包括抹除操作、软编程(soft program)操作及针对内存区块的诊断操作等，以存取内存区块当中所存储的数据。举例而言，控制器电路132可根据操作地址ADD_O来控制行译码器136及列译码器138，以选定所要存取数据的内存区块，并且对内存区块进行操作。

此外，控制器电路132耦接内容可寻址内存电路134。在上电(power up)程序期间，控制器电路132将备用熔丝电路120所记录的修复信息(例如修复信息200及210)加载至内容可寻址内存电路134中。

内容可寻址内存电路134用以判断操作地址ADD_O是否与备用熔丝电路120中的任何一个修复地址(例如修复信息200或210的修复地址ADD_R)相同，根据对应的修复信息中的第一致能位B1判断对应的熔丝组是否已被使用，以及根据第二致能位B2判断所对应的备用内存区块是否被启用。内容可寻址内存电路134可根据判断的结果产生击中信号。

举例来说，图4示出本发明一实施例的内容可寻址内存电路的内部示意图。请参照图4，内容可寻址内存电路134包括多个锁存器(latch)300与多个判断电路。为了使图式的表达简洁与清楚，图4仅示例出内容可寻址内存电路134的一个锁存器300，以及与之相接的熔丝组120与判断电路。各锁存器300可从备用熔丝电路120的其中一个熔丝组加载修复信息。接着，控制器电路132判断备用熔丝电路120是否存在可用的熔丝组。举例而言，控制器电路132可判断这些锁存器300所锁存的任一个第一致能位B1是否为高逻辑电平，当任一个第一致能位B1为高逻辑电平)，控制器电路132判断备用熔丝电路120存在可用的熔丝组。当控制器电路132判断备用熔丝电路120存在可用的熔丝组，内容可寻址内存电路134可利用各判断电路判断从控制器电路132获得的操作地址ADD_O是否与修复信息中的修复地址ADD_R相同，根据对应的修复信息中的第一致能位B1判断对应的熔丝组是否已被使用，以及根据第二致能位B2判断所对应的备用内存区块是否被启用。当判断电路判断从控制器电路132获得的操作地址ADD_O与修复地址ADD_R相同，判断对应的熔丝组已被使用(例如第一致能位B1为低逻辑电平)，且判断所对应的备用内存区块被启用时(例如第二致能位B2为高逻辑电平)，判断电路可产生高逻辑电平的击中信号HT。高逻辑电平的击中信号HT用以改变对应的修复信息中的第二致能位B2的逻辑状态，例如使第二致能位B2被编程为低逻辑电平，藉此禁用所对应的备用内存区块，并启用另一个备用内存区块。详细内容将于后文中叙述。于本实施例中，判断电路包括多个同或门310、反相器320以及与门330。各锁存器300将修复信息中的修复地址ADD_R的多个位分别提供至这些同或门310的输入端，而分别与操作地址ADD_O的多个位进行比较。此外，各锁存器300可将修复信息中的第一致能位B1提供至反相器320的输入端，且将修复信息中的第二致能位B2提供至与门330的输入端。与门330接收这些同或门310与反相器320的输出与第二致能位B2以进行逻辑与运算，并将运算结果作为击中信号HT。

藉此，内容可寻址内存电路134可从备用熔丝电路120加载修复信息并进行比对，以产生对应的击中信号HT。本领域技术人员应可以视其实际需求，并参照本发明实施例的教示加以类推。在一实施例中，在内容可寻址内存电路134内可利用或门来接收所有的击中信号，并产生总击中信号。总击中信号可用以使正规内存区块被禁用。

图5示出本发明一实施例的内存存储装置的操作方法的步骤流程图。本实施例的操作方法例如适用于闪存。请同时参照图2、图3及图5，以下即搭配内存存储装置100中的各项组件以说明本发明的操作方法的各个步骤。

在步骤S100中，备用熔丝电路120记录一或多个修复信息(例如修复信息200及210)。每个修复信息包括所耦接的备用内存区块所欲取代的正规内存区块的修复地址ADD_R。举例来说，修复信息210会包括要以备用内存区块114_X取代正规内存区块的修复地址ADD_R。

在步骤S110中，内存控制电路130(控制器电路132)根据操作地址ADD_O对目标内存区块116进行操作，并且判断目标内存区块116是否不良。在本实施例中，目标内存区块116为备用内存区块114_X或正规内存区块112_Y。在目前的备用熔丝电路120中已记录与操作地址ADD_O相同的修复地址ADD_R的情况下，表示备用内存区块114_X已取代了不良的正规内存区块，此时的目标内存区块116为备用内存区块114_0至114_M当中的备用内存区块114_X。在目前的备用熔丝电路120中未记录与操作地址ADD_O相同的任何修复地址ADD_R的情况下，目标内存区块116为备用内存区块112_0至112_N当中的正规内存区块112_Y。在本实施例中，Y是大于或等于0且小于或等于N的整数。

步骤S110包括步骤S112及S114。在步骤S112中，在接收到对操作地址ADD_O的区块进行抹除的指令之后，内存控制电路130(控制器电路132)根据操作地址ADD_O对目标内存区块116进行抹除操作，并且记录目标内存区块116的抹除重试值α。

在步骤S114中，内存控制电路130(控制器电路132)判断抹除重试值α是否超过第一临界值T1。若内存控制电路130判断抹除重试值α没有超过第一临界值T1，则内存控制电路130判定目标内存区块116无不良，并前进到步骤S120。

在步骤S120中，内存控制电路130完成目标内存区块116的抹除操作。具体来说，控制器电路132对目标内存区块116施加抹除脉冲，以抹除其中所存储的数据。

在步骤S130中，内存控制电路130(控制器电路132)判断目标内存区块116是否通过抹除验证。在本实施例中，若目标内存区块116通过抹除验证，控制器电路132结束抹除操作。若目标内存区块116没有通过抹除验证，控制器电路132执行步骤S110，再次判断目标内存区块116的抹除重试值α是否超过第一临界值T1。

回到步骤S114，若内存控制电路130判断抹除重试值α超过第一临界值T1，则内存控制电路130判定目标内存区块116不良，并前进到步骤S140。在步骤S140中，内存控制电路130判断操作地址ADD_O是否与备用熔丝电路120中的任何一个修复地址ADD_R匹配，并且据以禁用不良的备用内存区块。

以下举例说明步骤S140的详细操作方式。图6示出本发明一实施例的内存存储装置的操作方法的步骤流程图。本实施例的操作方法可包含于图5的步骤S140中。请同时参照图2、图3及图6，以下即搭配内存存储装置100中的各项组件以说明本发明的操作方法的各个步骤。

在步骤S200中，内存控制电路130(控制器电路132)判断备用熔丝电路120是否存在可用的熔丝。具体来说，控制器电路132例如可检查CAM电路134中的任一个第一致能位B1是否表示高逻辑电平，以判断是否还有可用的熔丝组。

若内存控制电路130判断备用熔丝电路120不存在可用的熔丝，则结束操作。

若内存控制电路130判断备用熔丝电路120存在可用的熔丝，在步骤S210中，内容可寻址内存电路134判断操作地址ADD_O是否与备用熔丝电路120中的任何一个修复地址ADD_R相同，根据对应的修复信息中的第一致能位B1判断对应的熔丝组是否已被使用，以及根据第二致能位B2判断所对应的备用内存区块是否被启用。详细的内容如上述图4的实施例所述，在此不再赘述。

若内容可寻址内存电路134判断操作地址ADD_O与修复信息210的修复地址ADD_R相同，判断对应的熔丝组已被使用，且判断所对应的备用内存区块被启用时，于步骤S220中，内容可寻址内存电路134可产生击中信号，其表示目前根据操作地址ADD_O进行操作且被判定为不良的目标内存区块116为备用内存区块114_X。

接着，在步骤S230中，当击中信号产生时，控制器电路132改变所记录的与被匹配的修复地址ADD_R对应的第二致能位B2的逻辑电平，以禁用对应的备用内存区块114_X。具体来说，控制器电路132可从CAM电路134接收击中信号，并根据发出击中信号的讯号线地址判断出对应的熔丝组120，且将对应的熔丝组120中的第二致能位B2编程为低逻辑电平，以禁用对应的修复信息210所对应的备用内存区块114_X。

在步骤S240中，内存控制电路132将新的修复信息记录于备用熔丝电路120的可用熔丝组中，以利用记录有新的修复信息的可用熔丝组所对应的备用内存区块来取代目标内存区块116。具体来说，内存控制电路132可选择备用熔丝电路120的可用熔丝组的其中一者，将被匹配的修复地址ADD_R记录(编程)于被选择的可用熔丝组中，并将被选择的可用熔丝组的第一致能位B1编程为低逻辑电平。藉此，内存控制电路132就可使用另一个预先抹除的备用内存区块取代作为被禁用的备用内存区块114_X的目标内存区块116。

请回到步骤S210，若内容可寻址内存电路134判断操作地址ADD_O与修复信息210的修复地址ADD_R不相同或是对应的修复信息中的第一致能位B1与第二致能位B2的逻辑状态相同时，则内容可寻址内存电路134不会产生高逻辑电平的击中信号HT，且直接前进到步骤S240。详细来说，于步骤S210中，若内容可寻址内存电路134判断操作地址ADD_O与所有的修复信息210的修复地址ADD_R皆不相同，表示目前根据操作地址ADD_O进行操作的目标内存区块116为不良的正规内存区块112_Y，然而却尚未有等于操作地址ADD_O的修复信息210被记录于备用熔丝电路120中。因此，前进到步骤S240。于步骤S210中，若内容可寻址内存电路134判断操作地址ADD_O与任一个修复信息210的修复地址ADD_R相同，但所有的修复信息中的第一致能位B1与第二致能位B2的逻辑状态均为初始状态，表示目前根据操作地址ADD_O进行操作的目标内存区块116为不良的正规内存区块112_Y，但尚未启用任何的备用内存区块来取代不良的正规内存区块112_Y。因此，内存控制电路132将与被匹配的修复地址ADD_R对应的第一致能位B1编程为低逻辑电平，以启用对应的备用内存区块来取代不良的正规内存区块112_Y(步骤S212)。

在步骤S240中，内存控制电路132可建立新的修复信息，并将其记录于备用熔丝电路120中。藉此，内存控制电路132就可使用另一个预先抹除的备用内存区块取代作为不良的正规内存区块112_Y的目标内存区块116。

通过上述内存存储装置的操作方法，内存控制电路130可将被判定为不良的备用内存区块114_X禁用。并且，在抹除操作规范的时间区间内，内存控制电路130能够以预先抹除的另一个备用内存区块来取代被禁用的备用内存区块114_X。藉此，能够提高内存区块的可靠度以及操作速度。

图7示出本发明另一实施例的内存存储装置的操作方法的步骤流程图。本实施例的操作方法例如适用于以闪存所构成的存储装置。请同时参照图2、图3及图7，本实施例的闪存存储装置的操作方法类似于图5的实施例，两者之间主要的差异例如在于，图7实施例的操作方法更根据软编程重试值β是否超过第二临界值T2来判断目标内存区块116是否不良。因此，在本实施例中，判断目标内存区块116是否不良的两个参数值包括抹除重试值α以及软编程重试值β。

具体而言，在步骤S330中，若目标内存区块116通过抹除验证，前进到步骤S340。

在步骤S340中，内存控制电路130(控制器电路132)根据操作地址ADD_O对目标内存区块116进行操作，并且判断目标内存区块116是否不良。

步骤S340包括步骤S342及S344。在步骤S342中，在接收到对操作地址ADD_O的区块进行软编程的指令之后，控制器电路132根据操作地址ADD_O对目标内存区块116进行软编程操作，并且记录目标内存区块116的软编程重试值β。

在步骤S344中，内存控制电路130(控制器电路132)判断软编程重试值β是否超过第二临界值T2。若内存控制电路130判断编程重试值β没有超过第二临界值T2，则内存控制电路130判定目标内存区块116无不良，并前进到步骤S350。

在步骤S350中，内存控制电路130(控制器电路132)完成目标内存区块116的编程操作。软编程操作例如是对区块内的字符线施加比一般编程时施加的电压小的软编程电压，而提供将电荷注入记忆胞以使启始电压朝正向改变的动力。软编程电压比一般的编程电压低，相对来说较容易使电荷注入被过抹除的内存晶胞，而较难使电荷注入启始电压在上限值附近的内存晶胞。本实施例的软编程操作可以由所属技术领域的通常知识获致足够的教示、建议与实施说明。

在步骤S360中，内存控制电路130(控制器电路132)判断目标内存区块116是否通过软编程验证。在本实施例中，若目标内存区块116通过软编程验证，控制器电路132结束软编程操作。若目标内存区块116没有通过软编程验证，控制器电路132执行步骤S340，再次判断目标内存区块116的判断编程重试值β是否超过第二临界值T2。

回到步骤S344，若内存控制电路130判断编程重试值β超过第二临界值T2，则内存控制电路130判定目标内存区块116不良，并前进到步骤S370。在步骤S370中，内存控制电路130判断操作地址ADD_O是否与备用熔丝电路120中的任何一个修复地址ADD_R匹配，并且据以禁用不良的备用内存区块。

此外，本发明的实施例的步骤S300、步骤S310、步骤S312、步骤S314、步骤S320、步骤S330及步骤S370分别与前述实施例的步骤S100、步骤S110、步骤S112、步骤S114、步骤S120、步骤S130及步骤S140相同或相似，故其详细内容在此不再赘述。

通过上述内存存储装置的操作方法，内存控制电路130可将被判定为不良的备用内存区块114_X禁用。并且，在抹除操作或软编程操作规范的时间区间内，内存控制电路130能够以预先抹除的另一个备用内存区块来取代被禁用的备用内存区块114_X。藉此，能够提高内存区块的可靠度以及操作速度。

图8示出本发明又一实施例的内存存储装置的操作方法的步骤流程图。与前述实施例不同的是，本实施例的操作方法例如适用于以动态随机存取内存及静态随机存取内存等易失性内存组件所构成的存储装置。请同时参照图2、图3及图8，以下即搭配内存存储装置100中的各项组件以说明本发明的操作方法的各个步骤。

在步骤S400中，备用熔丝电路120记录一或多个修复信息(例如修复信息200及210)。每个修复信息200及210包括修复地址ADD_R。

在步骤S410中，内存控制电路130根据操作地址ADD_O对目标内存区块116进行操作，并且判断目标内存区块116是否不良。

步骤S410包括步骤S412及S414。在步骤S412中，在接收到对操作地址ADD_O的区块进行诊断的指令之后，内存控制电路130(控制器电路132)根据操作地址ADD_O对目标内存区块116进行诊断操作。在本实施例中，诊断操作例如可判断目标内存区块116是否不良，其可以由所属技术领域的通常知识获致足够的教示、建议与实施说明。

在步骤S414中，内存控制电路130根据诊断操作的结果判断目标内存区块116是否不良。若内存控制电路130判断目标内存区块116不良，前进到步骤S440。此步骤S440系与前述实施例的步骤S140相同或相似，故其详细内容在此不再赘述。

若内存控制电路130判断目标内存区块116无不良，则前进到步骤S420。在步骤S420中，内存控制电路130(控制器电路132)递增操作地址ADD_O。

接着，在步骤S430中，内存控制电路130(控制器电路132)判断递增后的操作地址ADD_O是否超过地址临界值γ。在本实施例中，若控制器电路132判断递增后的操作地址ADD_O超过地址临界值γ，控制器电路132结束诊断操作。若控制器电路132判断递增后的操作地址ADD_O没有超过地址临界值γ，控制器电路132执行步骤S410，再次判断根据递增后的操作地址ADD_O进行操作的目标内存区块116是否不良。

综上所述，本发明的内存控制电路在判定目标内存区块不良之后，还会再判断目前的操作地址是否与备用熔丝电路内所记录的任何一个修复地址匹配。因此，本发明的内存控制电除了可找出不良的正规内存区块之外，还可找出不良的备用内存区块并且将其禁用，以提高内存区块的操作速度以及可靠度。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (18)

1.一种内存存储装置，包括：

内存晶胞阵列，包括多个正规内存区块以及多个备用内存区块，所述多个正规内存区块被配置以存储数据；

备用熔丝电路，包括被配置以记录多个修复信息的多个熔丝组，其中各所述修复信息关联于所述多个备用内存区块的对应一者，且各所述修复信息包括：

修复地址，被配置以指出将被所述关联的备用内存区块所取代的所述正规内存区块的位置；

第一致能位，被配置以记录所述多个熔丝组的对应一者的使用状态；及

第二致能位，被配置以启用所述多个备用内存区块的对应一者；以及

内存控制电路，耦接所述内存晶胞阵列及所述备用熔丝电路，且被配置为根据操作地址对目标内存区块进行操作，并且判断所述目标内存区块是否不良，所述内存控制电路包括多个判断电路，各所述判断电路根据所述操作地址、所述修复地址、所述第一致能位与所述第二致能位产生击中信号，

其中当所述目标内存区块不良时，所述内存控制电路的所述判断电路产生所述击中信号，并且所述内存控制电路根据所述击中信号禁用不良的所述备用内存区块。

2.根据权利要求1所述的内存存储装置，其中当所述目标内存区块不良时，所述内存控制电路根据所述第一致能位判断所述多个熔丝组中是否存在可用熔丝组，当所述备用熔丝电路存在所述可用的熔丝组，所述内存控制电路在所述击中信号产生后将新的修复信息记录于所述备用熔丝电路中，以用关联于所述新的修复信息的所述备用内存区块取代所述目标内存区块。

3.根据权利要求2所述的内存存储装置，其中所述内存控制电路包括：

内容可寻址内存电路，包括所述多个判断电路及与所述多个判断电路分别地耦接的多个锁存器，其中所述多个锁存器被配置以自所述备用熔丝电路加载所述多个修复信息，各所述判断电路被配置以在判断出所述操作地址与所述备用熔丝电路中的任何一个所述修复地址相同，所述多个熔丝组的对应一者已被使用，及所述多个备用内存区块的对应一者被启用时，产生所述击中信号；以及

控制器电路，耦接所述内容可寻址内存电路，被配置以提供所述操作地址至所述内容可寻址内存电路，并且根据所述击中信号改变所述备用熔丝电路所记录的与所述操作地址相同的所述修复地址所对应的所述修复信息中的所述第二致能位的逻辑电平，以禁用对应的所述备用内存区块。

4.根据权利要求3所述的内存存储装置，其中在上电期间，所述控制器电路将所述多个修复信息从所述备用熔丝电路加载至所述内容可寻址内存电路的所述多个锁存器中。

5.根据权利要求1所述的内存存储装置，其中各所述判断电路包括：

多个同或门，被配置以比较所述操作地址与所述修复地址；

反相器，被配置以接收所述第一致能位，且输出所述第一致能位的反向值；以及

与门，被配置以接收所述多个同或门的输出、所述第一致能位的反向值及所述第二致能位，并产生所述击中信号。

6.根据权利要求1所述的内存存储装置，其中所述内存控制电路根据所述操作地址对所述目标内存区块进行诊断操作，并根据所述诊断操作的结果判断所述目标内存区块是否不良，若所述目标内存区块无不良，递增所述操作地址，以对下一个内存区块进行所述诊断操作。

7.根据权利要求1所述的内存存储装置，其中所述内存控制电路根据所述操作地址对所述目标内存区块进行抹除操作，并且记录所述目标内存区块的抹除重试值，所述内存控制电路判断所述抹除重试值是否超过第一临界值，并且若所述抹除重试值超过所述第一临界值，所述内存控制电路判定所述目标内存区块不良。

8.根据权利要求7所述的内存存储装置，其中若所述抹除重试值没有超过所述第一临界值，所述内存控制电路完成所述目标内存区块的所述抹除操作，并且判断所述目标内存区块是否通过抹除验证。

9.根据权利要求7所述的内存存储装置，其中所述内存控制电路还根据所述操作地址对所述目标内存区块进行软编程操作，并且记录所述目标内存区块的软编程重试值，所述内存控制电路判断所述软编程重试值是否超过第二临界值，并且若所述软编程重试值超过所述第二临界值，所述内存控制电路判定所述目标内存区块不良。

10.根据权利要求9所述的内存存储装置，其中若所述抹除重试值没有超过所述第二临界值，所述内存控制电路完成所述目标内存区块的所述软编程操作，并且判断所述目标内存区块是否通过软编程验证。

11.一种内存存储装置的操作方法，其中所述内存存储装置包括多个正规内存区块以及多个备用内存区块，并且所述多个内存区块用以存储数据，所述操作方法包括：

记录多个修复信息，其中各所述修复信息关联于所述多个备用内存区块的其中一者，且各所述修复信息包括：

修复地址，被配置以指出将被所述关联的备用内存区块所取代的所述正规内存区块的位置；

第一致能位，被配置以记录所述备用熔丝电路当中的熔丝的使用状态；及

第二致能位，被配置以启用所述备用内存区块；

根据操作地址对目标内存区块进行操作，并且判断所述目标内存区块是否不良；

当所述目标内存区块不良时，根据所述操作地址、所述修复地址、所述第一致能位与所述第二致能位产生击中信号；以及

根据所述击中信号禁用不良的所述备用内存区块。

12.根据权利要求11所述的内存存储装置的操作方法，还包括：

在产生所述击中信号之前，根据所述第一致能位判断所述多个熔丝组中是否存在可用熔丝组。

13.根据权利要求12所述的内存存储装置的操作方法，还包括：

当所述备用熔丝电路存在所述可用的熔丝组，在禁用不良的所述备用内存区块之后，所述内存控制电路将新的修复信息记录于所述备用熔丝电路中，以用关联于所述新的修复信息的所述备用内存区块取代所述目标内存区块。

14.根据权利要求11所述的内存存储装置的操作方法，其中产生所述击中信号的步骤包括：

判断所述操作地址是否与所记录的任何一个所述修复地址相同，根据与所述操作地址相同的所述修复地址所对应的所述修复信息中的所述第一致能位判断所述多个熔丝组的对应一者是否已被使用，及根据所述第二致能位判断所述多个备用内存区块的对应一者是否被启用；以及

当所述操作地址与所记录的所述修复地址相同，所述多个熔丝组的对应一者已被使用，且所述多个备用内存区块的对应一者被启用时，产生所述击中信号，

其中根据所述击中信号禁用不良的所述备用内存区块的步骤包括：当所述击中信号产生时，改变所记录的与所述操作地址相同的所述修复地址所对应的所述修复信息中的所述第二致能位的逻辑电平，以禁用对应的所述备用内存区块。

15.根据权利要求11所述的内存存储装置的操作方法，其中产生所述击中信号的步骤包括：

通过多个同或门比较所述操作地址与所述修复地址；

通过反相器接收所述第一致能位，且输出所述第一致能位的反向值；以及

通过与门接收所述多个同或门的输出、所述第一致能位的反向值及所述第二致能位，并产生所述击中信号。

16.根据权利要求11所述的内存存储装置的操作方法，其中根据所述操作地址对所述目标内存区块进行操作，并且判断所述目标内存区块是否不良的步骤包括：

根据所述操作地址对所述目标内存区块进行诊断操作；以及

根据所述诊断操作的结果判断所述目标内存区块是否不良，

其中所述操作方法还包括：

若所述目标内存区块无不良，递增所述操作地址，以对下一个内存区块进行所述诊断操作。

17.根据权利要求11所述的内存存储装置的操作方法，其中根据所述操作地址对所述目标内存区块进行操作，并且判断所述目标内存区块是否不良的步骤包括：

根据所述操作地址对所述目标内存区块进行抹除操作，并且记录所述目标内存区块的抹除重试值；

判断所述抹除重试值是否超过第一临界值；

若所述抹除重试值超过所述第一临界值，判定所述目标内存区块不良；以及

若所述抹除重试值没有超过所述第一临界值，完成所述目标内存区块的所述抹除操作，并且判断所述目标内存区块是否通过抹除验证。

18.根据权利要求17所述的内存存储装置的操作方法，其中根据所述操作地址对所述目标内存区块进行操作，并且判断所述目标内存区块是否不良的步骤还包括：

根据所述操作地址对所述目标内存区块进行软编程操作，并且记录所述目标内存区块的软编程重试值；

判断所述软编程重试值是否超过第二临界值；

若所述软编程重试值超过所述第二临界值，判定所述目标内存区块不良；以及

若所述抹除重试值没有超过所述第二临界值，完成所述目标内存区块的所述软编程操作，并且判断所述目标内存区块是否通过软编程验证。

Images