CN114477072A - 一种微细结构的制造方法 - Google Patents
一种微细结构的制造方法 Download PDFInfo
- Publication number
- CN114477072A CN114477072A CN202011262925.5A CN202011262925A CN114477072A CN 114477072 A CN114477072 A CN 114477072A CN 202011262925 A CN202011262925 A CN 202011262925A CN 114477072 A CN114477072 A CN 114477072A
- Authority
- CN
- China
- Prior art keywords
- sacrificial layer
- pattern
- layer
- forming
- suspension structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
- B81C1/00468—Releasing structures
- B81C1/00476—Releasing structures removing a sacrificial layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0102—Surface micromachining
- B81C2201/0105—Sacrificial layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Micromachines (AREA)
Abstract
本申请提供一种微细结构的制造方法,包括:在基板的上表面形成第一牺牲层;在该第一牺牲层的上表面形成隔离层;在该隔离层的上表面形成第一悬浮结构的图形;在该隔离层的上表面形成第二牺牲层,所述第二牺牲层覆盖所述第一悬浮结构的图形;在该第二牺牲层的上表面形成第二悬浮结构的图形;以及至少部分去除该第一牺牲层、该第二牺牲层以及该隔离层,使得该第一悬浮结构以及该第二悬浮结构至少部分地悬空。本申请在两层牺牲层之间形成隔离层,避免由两层牺牲层的直接接触而导致的牺牲层剥离现象,从而提高产品的良率,降低制造成本。
Description
技术领域
本申请涉及半导体技术领域,尤其涉及一种微细结构的制造方法。
背景技术
在微机电***(MEMS:Micro Electro Mechanical Systems)器件中,常常需要在半导体基板(以下也简称为基板)上形成悬空的微细结构(以下也称为悬空结构)。这样的悬空结构,有时是为了让微细结构能产生相对于基板的运动,比如,相对于基板的高速振动或者位移。这样的振动或位移,可以用来检测周围的物理量,比如加速度、声波、角速度。这样的振动或位移,也可以使拥有反光层的悬空结构对光的传播方向进行控制,比如,投影用的微镜,由于悬空就能够按一定的角度翻转或高速扫描。这样的悬空结构,有时是为了让微细结构能对于基板有很好的热绝缘,从而将吸收到的热量有效地转化为电压等物理量。比如,红外传感器,利用Pirani原理的真空传感器,就需要将感知部分悬空起来。
上述的悬空结构,在MEMS制造中,往往利用牺牲层技术来形成。牺牲层技术一般可以比较精准地定义悬空结构与基板间的空隙尺寸。用牺牲层技术形成悬空结构,需要先在基板上形成牺牲层图形,然后再形成悬空结构图形,使悬空结构图形与基板间形成牺牲层厚度的间隔。应有的加工结束后,再将牺牲层除去,使悬空结构图形悬空,形成悬空结构。
牺牲层的材料,要有足够的工艺耐性,比如在MEMS器件其它结构的加工过程中,不可以因为加热以及降温产生过大的变形,不可以被其它结构的加工工艺所损伤。同时,牺牲层的材料又要能够容易除去。也就是说,在MEMS器件其它结构的加工完成后,牺牲层要能够被选择性地除去。即,牺牲层的去除过程,对MEMS器件其它结构不可以有大的损伤。这就使得牺牲层材料的选择有了很大的限制。聚酰亚胺(Polyimide,以下也简写为PI)常被用来做MEMS器件悬空结构制造的牺牲层材料。这是因为,PI固化前呈液态,对凸凹不平的基板表面容易形成良好的覆盖,也比较容易平坦化;在固化后,PI不容易变形,工艺适应性强,特别是在低于350℃的工艺温度下几乎不产生变形;而且,利用PI比较容易形成较厚的牺牲层,PI在其它工艺完成后可以通过灰化比较容易地去除。
应该注意,上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
有的MEMS器件具有双层的悬空结构,在制造过程中就需要使用双重的牺牲层。本申请的发明人发现,在使用双重的牺牲层时,如果双重牺牲层都是PI材料,在两层PI材料层接触的地方很容易产生剥离现象,导致结构破损,甚至使整个制造工艺难以完成。
本申请提供一种微细结构的制造方法,在两层牺牲层之间形成隔离层,避免由两层牺牲层的直接接触而导致的牺牲层剥离现象,从而提高产品的良率,降低制造成本。
根据本申请实施例的一个方面,提供一种微细结构的制造方法,包括:
在基板的上表面形成第一牺牲层;
在该第一牺牲层的上表面形成隔离层;
在该隔离层的上表面形成第一悬浮结构的图形;
在该隔离层的上表面形成第二牺牲层,所述第二牺牲层覆盖所述第一悬浮结构的图形;
在该第二牺牲层的上表面形成第二悬浮结构的图形;以及
至少部分去除该第一牺牲层、该第二牺牲层以及该隔离层,使得该第一悬浮结构以及该第二悬浮结构至少部分地悬空。
根据本申请实施例的另一个方面,其中,所述第一牺牲层和所述第二牺牲层的材料不同。
根据本申请实施例的另一个方面,其中,所述第一牺牲层和所述第二牺牲层的材料相同。
根据本申请实施例的另一个方面,其中,该第一牺牲层和/或该第二牺牲层由树脂材料形成。
根据本申请实施例的另一个方面,其中,所述树脂材料包括聚酰亚胺。
根据本申请实施例的另一个方面,其中,该隔离层由硅的化合物形成。
根据本申请实施例的另一个方面,其中,氧气的离子体刻蚀方式被用于去除该第一牺牲层和/或该第二牺牲层。
根据本申请实施例的另一个方面,其中,所述方法还包括:
在形成该第一悬浮结构的图形之前,在所述隔离层和所述第一牺牲层中形成第一贯通孔,所述基板的上表面或所述基板的上表面的已有结构的表面露出于所述第一贯通孔,
在形成该第一悬浮结构的图形时,该第一悬浮结构的图形通过所述第一贯通孔与所述基板的上表面或所述已有结构连接。
根据本申请实施例的另一个方面,其中,所述方法还包括:
在形成该第二悬浮结构的图形之前,在所述第二牺牲层中形成第二贯通孔,所述第一悬浮结构的图形的表面露出于所述第二贯通孔,
在形成该第二悬浮结构的图形时,该第二悬浮结构的图形通过所述第二贯通孔与所述第一悬浮结构的图形的表面连接。
本申请的有益效果在于:在两层牺牲层之间形成隔离层,避免由两层牺牲层的直接接触而导致的牺牲层剥离现象,从而提高产品的良率,降低制造成本。
参照后文的说明和附图,详细公开了本申请的特定实施方式,指明了本申请的原理可以被采用的方式。应该理解,本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内,本申请的实施方式包括许多改变、修改和等同。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用,与其它实施方式中的特征相组合,或替代其它实施方式中的特征。
应该强调,术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在,但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解,其构成了说明书的一部分,用于例示本申请的实施方式,并与文字描述一起来阐释本申请的原理。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1是本申请实施例1的微细结构的制造方法的一个实例的示意图;
图2是实施例1的微细结构的制造方法的一个示意图。
具体实施方式
参照附图,通过下面的说明书,本申请的前述以及其它特征将变得明显。在说明书和附图中,具体公开了本申请的特定实施方式,其表明了其中可以采用本申请的原则的部分实施方式,应了解的是,本申请不限于所描述的实施方式,相反,本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。
实施例1
本申请实施例1提供一种微细结构的制造方法。
图2是实施例1的微细结构的制造方法的一个示意图,如图2所示,微细结构的制造方法包括:
201、在基板的上表面形成第一牺牲层;
202、在该第一牺牲层的上表面形成隔离层;
203、在该隔离层的上表面形成第一悬浮结构的图形;
204、在该隔离层的上表面形成第二牺牲层,所述第二牺牲层覆盖所述第一悬浮结构的图形;
205、在该第二牺牲层的上表面形成第二悬浮结构的图形;以及
206、至少部分去除该第一牺牲层、该第二牺牲层以及该隔离层,使得该第一悬浮结构以及该第二悬浮结构至少部分地悬空。
根据本申请实施例1,在两层牺牲层之间形成隔离层,避免由两层牺牲层的直接接触而导致的牺牲层剥离现象,从而提高产品的良率,降低制造成本。
在本实施例中,第一牺牲层和第二牺牲层的材料可以相同或不同。例如,第一牺牲层和/或第二牺牲层可以由树脂材料形成,该树脂材料例如可以是聚酰亚胺(PI)。
在操作206中,可以使用氧气的离子体刻蚀方式来去除该第一牺牲层和/或该第二牺牲层。
在本实施例中,该隔离层可以由硅的化合物形成。
如图2所示,该方法还包括:
207、在形成该第一悬浮结构的图形之前(即,操作202和操作203之间),在该隔离层和该第一牺牲层中形成第一贯通孔,该基板的上表面或该基板的上表面的已有结构的表面露出于该第一贯通孔。
由此,在操作203中,在形成该第一悬浮结构的图形时,该第一悬浮结构的图形可以通过该第一贯通孔与基板的上表面或已有结构的上表面连接,这样,基板的上表面或已有结构的上表面能够对第一悬浮结构的至少一部分形成支撑。
如图2所示,该方法还包括:
208、在形成该第二悬浮结构的图形之前(即,操作204和操作205之间),在第二牺牲层中形成第二贯通孔,该第一悬浮结构图形的表面露出于第二贯通孔。
由此,在操作205中,在形成该第二悬浮结构的图形时,该第二悬浮结构的图形可以通过第二贯通孔与第一悬浮结构图形的表面连接,这样,第一悬浮结构图形的表面能够对第二悬浮结构的至少一部分形成支撑。
下面,结合附图对本实施例的微细结构的制造方法进行进一步说明。
图1是本申请实施例1的微细结构的制造方法的一个实例的示意图。在图1的示意图中,只包括了反映本申请发明构思的最基本的要素。
如图1a)所示,先准备基板1。基板1可以是半导体制造领域中常用的晶圆,例如硅晶圆、绝缘体上的硅(SOI:Silicon On Insulator)晶圆、锗硅晶圆、锗晶圆或氮化镓晶圆、SiC晶圆等,也可以是石英、蓝宝石、玻璃等绝缘性晶圆。另外,基板1也可以是半导体制造领域中常用的晶圆,在晶圆的表面上进一步具有半导体器件、或者是MEMS器件所需的各种薄膜以及各种构造。基板1也可以含有半导体集成电路,该集成电路用来控制或检测在半导体基板1上进一步形成的MEMS器件的物理量的变化(包括温度、湿度、电阻、质量、位移、偏转)。作为一个特例,比如,基板1是含有专用集成电路(ASIC)的硅基板,厚度大约为725微米,直径大约为200毫米。基板1有两个相互平行的主面1a和1b,ASIC形成在主面1a之上。
然后,如图1b)所示,如果需要,在基板1的主面1a上进行微细加工,形成2与3所表示的凸起或凹陷的结构。2与3的结构可以用标准的半导体加工工艺形成,所述微细加工工艺包括光刻、长膜、刻蚀等。
然后,如图1c)所示,在基板1的主面1a上形成第一牺牲层4。第一牺牲层4的厚度根据MEMS器件的结构设计决定。第一牺牲层4的材料、形成方法根据MEMS器件的制造的整体工艺流程进行合理选择。一个特例是,第一牺牲层4由聚酰亚胺(PI)构成,通过旋涂方式形成,在旋涂、加温固化后的厚度是3微米。PI的厚度,指的是在其下层的平坦处形成的PI层的厚度(下同)。一个特例是,所用PI的固化温度是350℃。这意味着,所用PI可以承受350℃以下的工艺温度。一般来讲,在固化过程中,PI相对于旋涂后会产生30-60%左右的体积收缩。这一点在工艺设计中要充分考虑到。
然后,如图1d)所示,对第一牺牲层4进行平坦化。由于其下方的表面上有凸起2或凹陷3,在图1c)所示的过程中形成的第一牺牲层4表面不够平整。为了有利于后续结构能够平坦、厚度均匀地形成,在图1d)的过程中对第一牺牲层4进行平坦化,同时也对第一牺牲层4的厚度进行调节。第一牺牲层4的平坦化,可以用化学机械研磨(CMP:ChemicalMechanical polishing)方式实现,也可以用回刻(etch back)方法实现。比如,第一牺牲层4由PI构成,平坦化之后,PI的厚度是2微米。这个厚度,将决定后述的第一悬浮结构与其下方结构之间的空隙高度。
然后,如图1e)所示,在第一牺牲层4表面形成隔离层5。隔离层5可以由MEMS工艺中常用的硅系材料构成,例如,硅的氧化物或硅的氮化物等。隔离层5可以是单层,也可以是复数材料叠加形成的复合薄膜。隔离层5可以由MEMS常用的工艺形成。第一牺牲层4的厚度可以在5nm-500nm之间。比如,隔离层5是硅的氧化物,由化学气相沉积(CVD:Chemical VaporDeposition)方式形成。隔离层5的形成温度低于PI的固化温度。
然后,如图1f)所示,根据需要,对隔离层5进行加工形成窗口5a,露出下方的第一牺牲层4的表面。如果不需要,此步骤可以省略。窗口5a的加工,可以利用半导体工艺常用的光刻和反应性离子束刻蚀(RIE:Reactive ion etching)方式进行。
然后,如图1g)所示,根据需要,对于通过窗口5a露出的第一牺牲层4进行加工,形成窗口4a,从而露出基板1表面所形成的图形2。窗口4a的加工,可以利用半导体工艺常用的光刻和RIE方式进行。图1f)与图1g)所示的步骤可以作为一个步骤进行。
然后,如图1h)所示,形成图形6和7(即,第一悬浮结构的图形),其中,图形6与图形2相连接。图形6和图形7可以是同种材料,也可以是不同种材料。图形6和图形7可以同时加工形成,也可以由不同的工艺流程加工形成。图形6和图形7的加工,可以利用半导体工艺常用的薄膜生长、光刻和RIE方式进行。
如图1i)所示,在隔离层5和图形6和7上形成第二牺牲层8。第二牺牲层8的厚度根据MEMS器件的结构设计决定。第二牺牲层8的形成,可以与第一牺牲层4的材料、形成方法大致相同。一个特例是,第二牺牲层8与第一牺牲层4材料相同,由PI构成。由于第二牺牲层8形成在隔离层5上,没有直接形成在第一牺牲层4上,即使第二牺牲层8与第一牺牲层4是同种材料(比如,都是PI),也不会因为第二牺牲层8形成时所产生的变形等而对第一牺牲层4有所损伤,也不会使两者之间产生剥离等现象。例如,隔离层5的表面没有贯通的区域,由此,第二牺牲层8与第一牺牲层7不接触,即,第二牺牲层8与第一牺牲层7被隔离层5、图形6和7完全隔离。
然后,如图1j)所示,对第二牺牲层8进行平坦化。第二牺牲层8进行平坦化,可以与第一牺牲层4的平坦化方法大致相同。比如,平坦化之后,PI的厚度是3微米。这个厚度,将决定后述的第二悬浮结构与其下方结构之间的空隙高度。
然后,如图1k)所示,在第二牺牲层8上形成图形9和10(即,第二悬浮结构的图形),其中,图形9与图形6相连接。这样的结构可以如下形成。首先,用图1g)所示的方法在第二牺牲层8上打开窗口,然后用图1k)所示的方法形成图形9和10。图形9和图形10可以是同种材料,也可以是不同种材料。图形9和图形10可以同时加工形成,也可以由不同的工艺流程加工形成。
然后,如图1l)所示,至少部分除去第二牺牲层8,使图形9和图形10至少部分悬空,形成第二悬浮结构10。第二悬浮结构10通过悬臂梁保持悬浮在基板1的上方。图形9可以是悬臂梁的一部分,也可以是电连通的电极的一部分。第二牺牲层8的除去,可以用半导体加工工艺中的选择性刻蚀方法进行。比如,当第二牺牲层8由PI、其它树脂、光刻胶等有机材料组成时,第二牺牲层8的除去可以用氧气的等离子体刻蚀(也称灰化)方法进行。
然后,如图1m)所示,至少部分除去隔离层5,使需要除去的第一牺牲层4的表面露出。隔离层5的除去,可以用半导体加工工艺中的选择性刻蚀方法进行。比如,隔离层5由硅的氧化物构成,用含有氢氟酸(HF)的溶液或气体除去。再比如,隔离层5由硅的氮化物构成,可以用含有磷酸的溶液除去。
然后,如图1n)所示,至少部分除去第一牺牲层4,使图形9和图形7至少部分悬空,形成第一悬浮结构7。第一悬浮结构7通过悬臂梁保持悬浮在基板1的上方。第一牺牲层4的除去,可以用半导体加工工艺中的选择性刻蚀方法进行。比如,当第一牺牲层4由PI、其它树脂、光刻胶等有机材料组成时,第一牺牲层4的除去可以用氧气的等离子体刻蚀进行。
通过图1l-n)的第二牺牲层8、隔离层5和第一牺牲层4的先后部分除去(也称释放过程),形成了包括第二悬浮结构10和第一悬浮结构7的微细结构。没有必要除去的第二牺牲层8、隔离层5和第一牺牲层4的部分,作为MEMS器件的结构的一部分,起到支撑、固定等作用。
根据本实施例,在两层牺牲层之间形成隔离层,避免由两层牺牲层的直接接触而导致的牺牲层剥离现象,从而提高产品的良率,降低制造成本。
以上结合具体的实施方式对本申请进行了描述,但本领域技术人员应该清楚,这些描述都是示例性的,并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改,这些变型和修改也在本申请的范围内。
Claims (9)
1.一种微细结构的制造方法,包括:
在基板的上表面形成第一牺牲层;
在所述第一牺牲层的上表面形成隔离层;
在所述隔离层的上表面形成第一悬浮结构的图形;
在所述隔离层的上表面形成第二牺牲层,所述第二牺牲层覆盖所述第一悬浮结构的图形;
在所述第二牺牲层的上表面形成第二悬浮结构的图形;以及
至少部分去除所述第一牺牲层、所述第二牺牲层以及所述隔离层,使得所述第一悬浮结构以及所述第二悬浮结构至少部分地悬空。
2.如权利要求1所述的微细结构的制造方法,其中,
所述第一牺牲层和所述第二牺牲层的材料不同。
3.如权利要求1所述的微细结构的制造方法,其中,
所述第一牺牲层和所述第二牺牲层的材料相同。
4.如权利要求1所述的微细结构的制造方法,其中,
所述第一牺牲层和/或所述第二牺牲层由树脂材料形成。
5.如权利要求4所述的微细结构的制造方法,其中,
所述树脂材料包括聚酰亚胺。
6.如权利要求1所述的微细结构的制造方法,其中,
所述隔离层由硅的化合物形成。
7.如权利要求1所述的微细结构的制造方法,其中,
氧气的离子体刻蚀方式被用于去除所述第一牺牲层和/或所述第二牺牲层。
8.如权利要求1所述的微细结构的制造方法,其中,所述方法还包括:
在形成所述第一悬浮结构的图形之前,在所述隔离层和所述第一牺牲层中形成第一贯通孔,所述基板的上表面或所述基板的上表面的已有结构的表面露出于所述第一贯通孔,
在形成所述第一悬浮结构的图形时,所述第一悬浮结构的图形通过所述第一贯通孔与所述基板的上表面或所述已有结构连接。
9.如权利要求8所述的微细结构的制造方法,其中,所述方法还包括:
在形成所述第二悬浮结构的图形之前,在所述第二牺牲层中形成第二贯通孔,所述第一悬浮结构的图形的表面露出于所述第二贯通孔,
在形成所述第二悬浮结构的图形时,所述第二悬浮结构的图形通过所述第二贯通孔与所述第一悬浮结构的图形的表面连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011262925.5A CN114477072A (zh) | 2020-11-12 | 2020-11-12 | 一种微细结构的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011262925.5A CN114477072A (zh) | 2020-11-12 | 2020-11-12 | 一种微细结构的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114477072A true CN114477072A (zh) | 2022-05-13 |
Family
ID=81489995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011262925.5A Pending CN114477072A (zh) | 2020-11-12 | 2020-11-12 | 一种微细结构的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114477072A (zh) |
-
2020
- 2020-11-12 CN CN202011262925.5A patent/CN114477072A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230224657A1 (en) | Semiconductor devices having a membrane layer with smooth stress-relieving corrugations and methods of fabrication thereof | |
US6428713B1 (en) | MEMS sensor structure and microfabrication process therefor | |
JP5602761B2 (ja) | 分離した微細構造を有する微小電気機械システムデバイス及びその製造方法 | |
US6117701A (en) | Method for manufacturing a rate-of-rotation sensor | |
US8193069B2 (en) | Stacked structure and production method thereof | |
KR100421217B1 (ko) | 점착 방지 미세 구조물 제조 방법 | |
US20060278942A1 (en) | Antistiction MEMS substrate and method of manufacture | |
EP1433199B1 (en) | Method for forming a cavity structure in an soi substrate and cavity structure formed in an soi substrate | |
KR100373739B1 (ko) | 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법 | |
JPH11261079A (ja) | 半導体素子およびその製造方法 | |
JP2013111745A (ja) | 異なる厚さの領域を有する少なくとも1つの活性部を備える構造を製造する方法 | |
CN114477072A (zh) | 一种微细结构的制造方法 | |
JPH1131825A (ja) | 半導体力学量センサの製造方法 | |
CN113226978A (zh) | 制造包括悬在腔之上的膜的器件的方法 | |
KR20070106358A (ko) | 실리콘 기판 상에 상이한 수직 단차를 갖는 미세구조물의제조 방법 | |
CN115784143A (zh) | 自对准多晶硅单晶硅混合mems垂直电极及其制造方法 | |
US7160751B2 (en) | Method of making a SOI silicon structure | |
JP3577566B2 (ja) | 半導体力学量センサの製造方法 | |
JP2001001300A (ja) | 微細梁構造およびその製造方法 | |
CN218841706U (zh) | 自对准多晶硅单晶硅混合mems垂直梳齿电极 | |
US11192782B1 (en) | Method for preparing silicon wafer with rough surface and silicon wafer | |
US20220063995A1 (en) | Method for preparing silicon wafer with rough surface and silicon wafer | |
US8735200B2 (en) | Fabrication of robust electrothermal MEMS with fast thermal response | |
US7256128B2 (en) | Method of double-sided etching | |
KR100748741B1 (ko) | 교차 접합된 soi 웨이퍼를 이용한 실리콘 부양구조물의제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |