CN105676928B - 一种带隙基准电路 - Google Patents

Abstract

本发明提供一种带隙基准电路，至少包括：产生与温度无关的电压的带隙基准模块，包括基极驱动单元，用于根据三极管的温度特性产生负温度系数电压和正温度系数电压；运算放大单元，用于检测所述基极驱动单元两个输出端的电压，并通过反馈调整所述基极驱动单元两个输出端的电压相等，以使所述基极驱动单元产生所述负温度系数电压和所述正温度系数电压；以及，输出缓冲模块，连接于所述带隙基准模块，用于输出基准电压。本发明输出电压精度高、温度系数影响小，适用于低电源电压工作，同时，启动电路和输出缓冲级电路结构简单。

Description

一种带隙基准电路

技术领域

本发明涉及集成电路设计领域，特别是涉及一种带隙基准电路。

背景技术

带隙基准电路广泛用于模拟集成电路设计中，可提供高精度、高稳定性的基准电压。该基准电压与电源、工艺参数和温度相关性很小，基准电压精度、温度稳定性以及抗噪声干扰的能力直接影响整个电路***的精度和性能，因此，设计出高性能的基准电压源具有重要意义。随着模拟集成电路设计的成熟，发展出来了很多带隙基准电路结构，这些电路都在电压精度、电压温度系数、电路的复杂度、占用的芯片面积等诸多因素中寻求折衷，但是，现有的很多电路在以上的诸多折衷因素平衡中难以达到一个很好的优化。

如图1所示为最基本的带隙基准电路1，包括三极管Q11、三极管Q12、电阻R11、电阻R12、电阻R13以及运算放大器11。所述三极管Q11的发射极接地、基极和集电极连接于所述电阻R13；所述电阻R13的另一端连接所述电阻R11；所述电阻R11的另一端连接输出电压V_REF；所述三极管Q12的发射极接地、基极和集电极连接于所述电阻R12；所述电阻R12的另一端连接输出电压V_REF；所述运算放大器11的反向输入端连接于所述电阻R11与所述电阻R13之间，所述运算放大器11的正向输入端连接于所述电阻R12与所述三极管Q12之间，所述运算放大器11输出电压V_REF。

所述最基本的带隙基准电路1在所述三极管Q11上面产生的电压为V_BE(Q11)，由于双极性结型晶体管(Bipolar Junction Transistor，BJT)的特性，V_BE(Q11)一个负温度系数电压。在所述电阻R13上的压降为ΔV_BE＝V_BE(Q12)-V_BE(Q11)，ΔV_BE是一个正温度系数电压，所述电阻R11上的压降为所述电阻R13压降的R11/R13倍，即(R11/R13)ΔV_BE。输出电压V_REF＝V(R11)+V(R13)+V_BE(Q11)，为负温度系数电压和正温度系数电压相加，可以通过调整得到一个接近于零温度系数的电压。

现有的带隙基准电路几乎都是由最基本的带隙基准电路发展而来，存在以下弊端：

1)输出电压V_REF的精度不高，所述运算放大器11的输入失调电压会直接加在所述电阻R3压降上面，再通过电阻比例(R11/R13)放大到所述输出电压V_REF，使得所述输出电压V_REF精度降低。

2)所述电阻R11和所述电阻R12需要较大的电阻，会消耗较大的芯片面积。

3)需要额外的启动电路，如果需要对所述输出电压V_REF电阻分压输出，还需要一个输出缓冲级电路。

现有带隙基准电路存在折衷问题：电压精度和温度系数不够优化，电路复杂或者不适合于低电源电压工作等。

因此，如何在有效的简化电路以及节省芯片面积的情况下，提高带隙电压基准输出电压精度，改善输出电压温度系数，并可以用于低电源电压工作是本领域的技术人员亟待解决的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种带隙基准电路，用于解决现有技术中电压精度和温度系数不够优化、电路复杂、不适用于低电源电压工作等问题。

为实现上述目的及其他相关目的，本发明提供一种带隙基准电路，所述带隙基准电路至少包括：

带隙基准模块，包括：

基极驱动单元，用于根据三极管的温度特性产生负温度系数电压和正温度系数电压；

运算放大单元，用于检测和反馈调整所述基极驱动单元两个输出端的电压，使所述基极驱动单元两个输出端的电压相等，进而使所述基极驱动单元产生所述负温度系数电压和所述正温度系数电压；

以及，输出缓冲模块，连接于所述带隙基准模块，用于输出基准电压。

优选地，所述基极驱动单元包括第一三极管、第二三极管、第一电阻、第二电阻、第三电阻、第四电阻以及电流源；

其中，所述第一三极管及所述第二三极管的基极连接同一驱动信号；所述第一三极管的发射极通过所述第一电阻与所述第二三极管的发射极连接，并通过所述第二电阻接地；所述第一三极管的集电极与所述第二三极管的集电极分别通过所述第三电阻、所述第四电阻连接；所述电流源一端连接于所述第三电阻与所述第四电阻之间、另一端连接电源。

优选地，所述第三电阻与所述第四电阻的阻值相等。

优选地，所述驱动信号由所述基准电压通过第九电阻反馈得到。

优选地，所述运算放大单元包括第一场效应管、第二场效应管、第三场效应管、第四场效应管、第一电流沉、第二电流沉以及第五电阻；

其中，所述第一场效应管的源极与所述第二场效应管的源极分别连接于所述第一三极管与所述第二三极管的集电极，所述第一场效应管的漏极连接所述第一电流沉后接地，所述第二场效应管的漏极连接所述第二电流沉后接地；所述第一场效应管与所述第二场效应管的栅极相连后连接于所述第一场效应管的漏极；所述第二场效应管的漏极连接所述第三场效应管的栅极，所述第三场效应管的源极通过所述第五电阻连接至所述第三电阻和所述第四电阻之间、漏极通过所述第四场效应管接地。

更优选地，所述第一场效应管及所述第二场效应管可以用三极管代替。

更优选地，所述第四场效应管的栅极连接所述基准电压。

更优选地，所述第二场效应管的漏极还连接电容。

优选地，所述输出缓冲模块包括第五场效应管、第六电阻、第七电阻以及第八电阻；

其中，所述第五场效应管的漏极连接电源、源极连接串联连接的所述第六电阻、所述第七电阻以及所述第八电阻，所述第八电阻的另一端接地；所述第五场效应管的栅极连接所述带隙基准模块的输出端。

更优选地，所述第五场效应管可以用三极管代替。

如上所述，本发明的带隙基准电路，具有以下有益效果：

1)本发明的带隙基准电路中运算放大模块的输入失调电压不会直接加在产生正温度系数电压的电阻上面，进而不会叠加到输出电压(即基准电压)上，大大减小了运放输入失调电压对基准电压的影响，有效的提高了电压精度。

2)本发明的带隙基准电路中三极管基极产生的负温度系数的电压叠加到基准电压上，产生二阶温度系数补偿，大大改善基准电压的温度系数，实现较低的电压温度系数。

3)本发明的带隙基准电路中采用电阻作为负载，具有较低的压降，通过电阻匹配，电阻上的压降的工艺相关性小，较低的电源电压即可实现正常工作。

4)本发明的带隙基准电路无需额外的启动电路，第四晶体管的导通即可是实现电路的开启。

5)本发明的带隙基准电路无需额外的输出缓冲级电路，仅使用一个晶体管及若干电阻即完成缓冲和分压的功能，电路结构简单。

6)本发明的带隙基准电路在各方面的折衷间达到一个比较理想的结果，以较小的芯片面积，精简的电路器件，简单的电路架构可以获得高性能的带隙基准电压。

附图说明

图1显示为现有技术中最基本的带隙基准电路示意图。

图2显示为本发明的带隙基准电路示意图。

元件标号说明

1 最基本的带隙基准电路

11 运算放大器

2 带隙基准电路

21 带隙基准模块

211 基极驱动单元

2111 电流源

212 运算放大单元

2121 第一电流沉

2122 第二电流沉

22 输出缓冲模块

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图2所示，本发明提供一种带隙基准电路2，所述带隙基准电路2至少包括：

带隙基准模块21，包括：

基极驱动单元211，用于根据三极管的温度特性产生负温度系数电压和正温度系数电压；

运算放大单元212，用于检测所述基极驱动单元211两个输出端的电压，并通过反馈调整所述基极驱动单元211两个输出端的电压相等，以使所述基极驱动单元211产生所述负温度系数电压和所述正温度系数电压；

以及，输出缓冲模块22，连接于所述带隙基准模块21，用于输出基准电压V_BG。

具体地，如图2所示，所述基极驱动单元211包括第一三极管Q1、第二三极管Q2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4以及电流源2111。

其中，所述第一三极管Q1及所述第二三极管Q2的基极连接同一驱动信号；所述第一三极管Q1的发射极通过所述第一电阻R1与所述第二三极管Q2的发射极连接在一起，并通过所述第二电阻R2连接到地；所述第一三极管Q1的集电极与所述第二三极管Q2的集电极分别通过所述第三电阻R3、所述第四电阻R4连接在一起；所述电流源2111连接于所述第三电阻R3与所述第四电阻R4之间、另一端连接电源VDD。

如图2所示，在本实施例中，所述第一三极管Q1及所述第二三极管Q2为NPN型双极性结型晶体管，所述第一三极管Q1与所述第二三极管Q2的面积之比为8:1，所述第一三极管Q1及所述第二三极管Q2的基极驱动信号由所述基准电压V_BG通过第九电阻R9反馈得到，所述第九电阻R9还将所述第一三极管Q1及所述第二三极管Q2基极的电流转化为负温度系数的电压，进而用于对所述基准电压V_BG的进行二阶温度系数补偿。同时，所述运算放大单元212输入端的失调电压不会直接加到产生正温度系数电压的所述第一电阻R1上，减小了失调电压对所述基准电压V_BG的影响，有效提高了所述基准电压V_BG的电压精度。所述第三电阻R3与所述第四电阻R4的阻值相等，所述第三电阻R3及所述第四电阻R4作为负载，电阻上相对较小的压降有利于低电源电压工作。

具体地，如图2所示，所述运算放大单元212包括第一场效应管M1、第二场效应管M2、第三场效应管M3、第四场效应管M4、第一电流沉2121、第二电流沉2122以及第五电阻R5。

其中，所述第一场效应管M1、所述第二场效应管M2及所述第三场效应管M3为PMOS，所述第四场效应管M4为NMOS。所述第一场效应管M1的源极与所述第二场效应管M2的源极分别连接于所述第一三极管Q1及所述第二三极管Q2的集电极，所述第一场效应管M1的漏极连接所述第一电流沉2121后接地，所述第二场效应管M2的漏极连接所述第二电流沉2122后接地；所述第一场效应管M1与所述第二场效应管M2的栅极相连后连接于所述第一场效应管M1的漏极；所述第二场效应管M2的漏极连接所述第三场效应管M3的栅极，所述第二场效应管的漏极还连接电容C。所述第三场效应管M3的源极通过所述第五电阻R5连接于所述第三电阻R3与所述第四电阻R4之间、漏极通过所述第四场效应管M4接地。所述第四效应管M4的栅极连接所述基准电压V_BG，所述第四效应管M4用于电路的启动，电路结构大大简化。

所述第一场效应管M1及所述第二场效应管M2并不仅限于本实施例所列举的PMOS，可以用三极管(BJT)代替实现相同的功能。

所述运算放大单元212采用源极输入差分对管，相较栅极输入差分对管而言更有利于低电压工作。

具体地，如图2所示，所述输出缓冲模块22包括第五场效应管M5、第六电阻R6、第七电阻R7以及第八电阻R8。

其中，所述第五场效应管M5为NMOS。所述第五场效应管M5的漏极连接电源VDD、源极连接串联连接的所述第六电阻R6、所述第七电阻R7以及所述第八电阻R8，所述第八电阻R8的另一端接地；所述第五场效应管M5的栅极连接所述带隙基准模块21的输出端V_A。

所述第五场效应管M5并不仅限于本实施例所列举的NMOS，可以用三极管(BJT)代替实现相同的功能。

所述第五场效应管M5作为缓冲级电路，所述场效应管M5源极连接的电阻串直接对所述基准电压V_BG分压，电路结构大大简化。

如图2所示，本实施例的带隙基准电路2的工作原理如下：

上电时，所述电源VDD经由所述电流源2111、所述第三电阻R3、所述第四电阻R4、所述第一三极管Q1、所述第二三极管Q2、所述第一电阻R1及所述第二电阻R2到地，形成电源到地的通路，所述电流源2111的电流使所述带隙基准模块21的输出端V_A的电压不断上升，从而使得所述第五场效应管M5的输出电压V_BG不断升高，当V_BG>Vth(M4)且V_A>V_GS(M4)+V_GS(M5)时，所述第四场效应管M4导通，所述第五电阻R5与所述第三场效应管M3上有电流流过，环路开始建立，整个电路完成启动。

通过所述第九电阻R9将所述基准电压V_BG反馈至所述第一三极管Q1及所述第二三极管Q2的基极用于驱动所述第一三极管Q1及所述第二三极管Q2。所述第一三极管Q1上产生负温度系数的电压，所述第一电阻R1上产生正温度系数的电压，所述第二电阻R2将所述第一电阻R1上的正温度系数电压放大，放大比例为2*R2/R1，所述第三电阻R3及所述第四电阻R4作为所述第一三极管Q1及所述第二三极管Q2的负载，用于检测所述第一三极管Q1及所述第二三极管Q2上的电流并输出到所述运算放大单元的输入端A及B(即所述第一场效应管M1及所述第二场效应管M2的源极)。所述第一场效应管M1及所述第二场效应管M2为所述运算放大单元212的输入差分对管，采用源极输入结构，对所述运算放大单元212的输入端A与B的电压进行比较，并将比较结果通过所述第五电阻R5输出到所述带隙基准模块21的输出端V_A，并反馈到所述基极驱动单元211，通过环路负反馈的调整使所述运算放大单元212的输入端A与B的电压相等(虚短特性)，从而使所述第一三极管Q1及所述第二三极管Q2上的集电极电流相等。所述带隙基准模块21输出的电压V_A由负温度系数的电压加上正温度系数的电压构成，在特定的比例条件下负温度系数和正温度系数可以抵消，从而得到一个零温度系数的电压。

所述带隙基准模块21输出的电压V_A通过所述第五场效应管M5输出基准电压V_BG，所述基准电压V_BG经过所述第六电阻R6、所述第七电阻R7及所述第八电阻R8的分压得到基准分压V_R1及V_R2，所述基准分压V_R1及V_R2也与温度无关。同时，所述第一三极管Q1与所述第二三极管Q2的基极电流经由所述第九电阻R9产生负温度系数的电压，用于对所述基准电压V_BG的进行二阶温度系数补偿。

本发明的带隙基准电路中运算放大模块的输入失调电压不会直接加在产生正温度系数电压的电阻上面，进而不会叠加到输出电压(即基准电压)上，大大减小了运放输入失调电压对基准电压的影响，有效的提高了电压精度。

本发明的带隙基准电路中三极管基极产生的负温度系数的电压叠加到基准电压上，产生二阶温度系数补偿，大大改善基准电压的温度系数，实现较低的电压温度系数。

本发明的带隙基准电路中采用电阻作为负载，具有较低的压降，通过电阻匹配，电阻上的压降的工艺相关性小，较低的电源电压即可实现正常工作。

本发明的带隙基准电路无需额外的启动电路，第四晶体管的导通即可是实现电路的开启。

本发明的带隙基准电路无需额外的输出缓冲级电路，仅使用一个晶体管及若干电阻即完成缓冲和分压的功能，电路结构简单。

本发明的带隙基准电路在各方面的折衷间达到一个比较理想的结果，以较小的芯片面积，精简的电路器件，简单的电路架构可以获得高性能的带隙基准电压。

综上所述，本发明提供一种带隙基准电路，所述带隙基准电路至少包括：带隙基准模块，包括：基极驱动单元，用于根据三极管的温度特性产生负温度系数电压和正温度系数电压；运算放大单元，用于检测所述基极驱动单元两个输出端的电压，并通过反馈调整所述基极驱动单元两个输出端的电压相等，以使所述基极驱动单元产生所述负温度系数电压和所述正温度系数电压；以及，输出缓冲模块，连接于所述带隙基准模块，用于输出基准电压。本发明的带隙基准电路采用电阻作为负载，同时，本发明的带隙基准电路中的运算放大单元采用源极输入差分对管，有利于低电源电压工作；此外，本发明的带隙基准电路对基准电压作二阶温度系数补偿，降低了温度系数对基准电压的影响；而且，以所述第四场效应管作为电路启动管，可以确保电路能够正常启动，以所述第五场效应管作为缓冲级电路，以所述场效应管源极连接的电阻串直接对所述基准电压分压，电路结构大大简化。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种带隙基准电路，其特征在于，所述带隙基准电路至少包括：

带隙基准模块，包括：

基极驱动单元，用于根据三极管的温度特性产生负温度系数电压和正温度系数电压；所述基极驱动单元包括第一三极管、第二三极管、第一电阻、第二电阻、第三电阻、第四电阻以及电流源；其中，所述第一三极管及所述第二三极管的基极连接同一驱动信号；所述第一三极管的发射极通过所述第一电阻与所述第二三极管的发射极连接，并通过所述第二电阻接地；所述第一三极管的集电极与所述第二三极管的集电极分别通过所述第三电阻、所述第四电阻连接；所述电流源一端连接于所述第三电阻与所述第四电阻之间、另一端连接电源；其中，所述驱动信号由基准电压通过第九电阻反馈得到，所述第九电阻还将所述第一三极管及所述第二三极管基极的电流转化为负温度系数的电压，用于对所述基准电压进行二阶温度系数补偿；

运算放大单元，用于检测和反馈调整所述基极驱动单元两个输出端的电压，使所述基极驱动单元两个输出端的电压相等，进而使所述基极驱动单元产生所述负温度系数电压和所述正温度系数电压；

以及，输出缓冲模块，连接于所述带隙基准模块，用于输出基准电压。

2.根据权利要求1所述的带隙基准电路，其特征在于：所述第三电阻与所述第四电阻的阻值相等。

3.根据权利要求1所述的带隙基准电路，其特征在于：

所述运算放大单元包括第一场效应管、第二场效应管、第三场效应管、第四场效应管、第一电流沉、第二电流沉以及第五电阻；

其中，所述第一场效应管的源极与所述第二场效应管的源极分别连接于所述第一三极管与所述第二三极管的集电极，所述第一场效应管的漏极连接所述第一电流沉后接地，所述第二场效应管的漏极连接所述第二电流沉后接地；所述第一场效应管与所述第二场效应管的栅极相连后连接于所述第一场效应管的漏极；所述第二场效应管的漏极连接所述第三场效应管的栅极，所述第三场效应管的源极通过所述第五电阻连接至所述第三电阻和所述第四电阻之间、漏极通过所述第四场效应管接地。

4.根据权利要求3所述的带隙基准电路，其特征在于：所述第一场效应管及所述第二场效应管可以用三极管代替。

5.根据权利要求3所述的带隙基准电路，其特征在于：所述第四场效应管的栅极连接所述基准电压。

6.根据权利要求3所述的带隙基准电路，其特征在于：所述第二场效应管的漏极还连接电容。

7.根据权利要求1所述的带隙基准电路，其特征在于：

所述输出缓冲模块包括第五场效应管、第六电阻、第七电阻以及第八电阻；

其中，所述第五场效应管的漏极连接电源、源极连接串联连接的所述第六电阻、所述第七电阻以及所述第八电阻，所述第八电阻的另一端接地；所述第五场效应管的栅极连接所述带隙基准模块的输出端。

8.根据权利要求7所述的带隙基准电路，其特征在于：所述第五场效应管可以用三极管代替。