CN114448403A - 一种异步唤醒电路 - Google Patents

Abstract

本申请提供一种异步唤醒电路，包括复位控制电路、有效沿检测电路、唤醒锁定电路、异步分频电路、滤波电路和唤醒生成电路；其中，有效沿检测电路通过唤醒锁定电路与时钟源连接；异步分频电路与时钟源连接，用于对时钟源输出的时钟信号进行异步分频；滤波电路与异步分频电路连接，用于通过异步分频的时钟信号对异步唤醒信号进行滤波；唤醒生成电路分别与滤波电路、唤醒锁定电路和复位控制电路连接，唤醒生成电路用于判断滤波电路输出的滤波信号是否满足预设唤醒条件，若满足预设唤醒条件，则通过唤醒锁定电路使能时钟源持续输出时钟信号，并通过复位控制电路控制滤波电路及有效沿检测电路复位。本申请可以减少功耗。

Description

一种异步唤醒电路

技术领域

本申请涉及电路***领域，并且更具体地，涉及一种异步唤醒电路。

背景技术

在移动、可穿戴、物联网等由电池供电的应用场景中，要求电路***支持多种低功耗模式以节省功耗，在最低功耗模式下，***可能将所有时钟全部关闭，此时异步唤醒电路需要支持通过外部信号唤醒***，为减少由于信号干扰***被误唤醒的次数，一般先对外部信号进行滤波，滤波之后的有效信号作用于异步唤醒电路，进而唤醒整个***。为支持较大范围的滤波，现有方案采用基于电流源的滤波电路，然而采用基于电流源的滤波电路增加了电流源，会导致功耗较大。

发明内容

本申请实施例提供一种异步唤醒电路，以解决功耗较大的问题。

本申请实施例提供了一种异步唤醒电路，其特征在于，包括复位控制电路、有效沿检测电路、唤醒锁定电路、异步分频电路、滤波电路和唤醒生成电路；

其中，所述有效沿检测电路通过所述唤醒锁定电路与时钟源连接，用于在检测到异步唤醒信号后使能时钟源输出时钟信号；

所述异步分频电路与所述时钟源连接，用于对所述时钟源输出的时钟信号进行异步分频；

所述滤波电路与所述异步分频电路连接，用于通过所述异步分频的时钟信号对所述异步唤醒信号进行滤波；

所述唤醒生成电路分别与所述滤波电路、所述唤醒锁定电路和所述复位控制电路连接，所述唤醒生成电路用于判断所述滤波电路输出的滤波信号是否满足预设唤醒条件，若满足所述预设唤醒条件，则通过所述唤醒锁定电路使能所述时钟源持续输出时钟信号，并通过所述复位控制电路控制所述滤波电路及所述有效沿检测电路复位。

这样，本实施例中，在所述异步唤醒电路完全静止的情况下，当有效沿检测电路检测到异步唤醒信号的有效唤醒沿后，通过唤醒锁定电路立刻使能时钟源，然后通过异步分频电路对时钟源的时钟信号进行异步分频，通过所述异步分频的时钟信号对所述异步唤醒信号进行滤波，并通过唤醒生成电路对所述滤波电路输出的滤波信号进行判断，若满足所述预设唤醒条件，则通过所述唤醒锁定电路使能所述时钟源持续输出时钟信号，并通过所述复位控制电路控制所述滤波电路及所述有效沿检测电路复位，可以在不需要外部电路配合的情况下，实现较大范围内异步唤醒信号滤波，减少***的误唤醒概率，从而可以实现减少异步唤醒电路功耗的技术效果。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种异步唤醒电路的结构示意图；

图2是本申请实施例提供的另一种异步唤醒电路的结构示意图；

图3是本申请实施例提供的一种异步唤醒电路的工作时序图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参阅图1，图1是本申请实施例提供的一种异步唤醒电路，如图1所示，异步唤醒电路100包括复位控制电路101、有效沿检测电路102、唤醒锁定电路103、异步分频电路104、滤波电路105和唤醒生成电路106；

其中，所述有效沿检测电路102通过所述唤醒锁定电路103与时钟源200连接，用于在检测到异步唤醒信号后使能时钟源200输出时钟信号；

所述异步分频电路104与所述时钟源200连接，用于对所述时钟源200输出的时钟信号进行异步分频；

所述滤波电路105与所述异步分频电路104连接，用于通过所述异步分频的时钟信号对所述异步唤醒信号进行滤波；

所述唤醒生成电路106分别与所述滤波电路105、所述唤醒锁定电路103和所述复位控制电路101连接，所述唤醒生成电路106用于判断所述滤波电路105输出的滤波信号是否满足预设唤醒条件，若满足所述预设唤醒条件，则通过所述唤醒锁定电路103使能所述时钟源200持续输出时钟信号，并通过所述复位控制电路101控制所述滤波电路105及所述有效沿检测电路102复位。

其中，上述控制滤波电路105复位可以包括控制滤波电路105的复位或者控制滤波电路105的时钟关闭，例如：在上述滤波电路105输出的滤波信号满足预设唤醒条件的情况下，上述复位控制电路101可以控制上述有效沿检测电路102复位，进而控制上述滤波电路105的时钟关闭，另外，上述复位控制电路101在输入有效异步复位信号的情况下，可以复位上述滤波电路105和上述有效沿检测电路102。

其中，上述预设唤醒条件可以是预先设置的唤醒条件，例如：预先配置滤波宽度，当上述滤波电路105输出的滤波信号满足上述滤波宽度时，上述唤醒生成电路106可以生成有效的唤醒复位信号和唤醒信号，若不满足滤波宽度，上述唤醒生成电路106仅生成有效的唤醒复位信号。上述唤醒生成电路106生成的有效唤醒复位信号可以通过上述复位控制电路101复位上述有效沿检测电路102，进而关闭上述滤波电路105的工作时钟，上述唤醒生成电路106生成的有效唤醒信号可以通过上述唤醒锁定电路103持续使能时钟源。

本实施例中，在所述异步唤醒电路完全静止的情况下，当有效沿检测电路102检测到异步唤醒信号的有效唤醒沿后，通过唤醒锁定电路103立刻使能时钟源200，然后通过异步分频电路104对时钟源200的时钟信号进行异步分频，通过所述异步分频的时钟信号对所述异步唤醒信号进行滤波，并通过唤醒生成电路106对所述滤波电路105输出的滤波信号进行判断，若满足所述预设唤醒条件，则通过所述唤醒锁定电路103使能所述时钟源200持续输出时钟信号，并通过所述复位控制电路101控制所述滤波电路105及所述有效沿检测电路102复位，可以在不需要外部电路配合的情况下，实现较大范围内异步唤醒信号滤波，减少***的误唤醒概率，从而可以实现减少异步唤醒电路功耗的技术效果。

可选的，如图2所示，若不满足所述预设唤醒条件，则所述唤醒生成电路106通过所述复位控制电路101控制所述滤波电路105及所述有效沿检测电路102复位。

该实施方式中，所述滤波电路105输出的滤波信号在不满足所述预设唤醒条件的情况下，所述复位控制电路101仅复位所述滤波电路105及所述有效沿检测电路102，时钟源200使能信号将失效，电路***重新回到检测异步唤醒信号有效沿的状态，从而实现对异步唤醒信号的滤波，减少***由于信号干扰被误唤醒的次数。

可选的，如图2所示，所述有效沿检测电路102的第一输出端与所述唤醒锁定电路103的第一输入端连接，所述唤醒锁定电路103的第一输出端与所述时钟源200的输入端连接，所述时钟源200的第一输出端与所述异步分频电路104的输入端连接，所述时钟源200的第二输出端与所述唤醒锁定电路103的第二输入端连接，所述异步分频电路104的输出端与所述滤波电路105的第一输入端连接，所述滤波电路105的第一输出端与所述唤醒生成电路106的第一输入端连接，所述唤醒生成电路106的第一输出端与所述唤醒锁定电路103的第三输入端连接，所述唤醒生成电路106的第二输出端与所述复位控制电路101的第一输入端连接，所述复位控制电路101的第一输出端与所述滤波电路105的第二输入端连接，所述复位控制电路101的第二输出端与所述有效沿检测电路102的第一输入端连接，所述复位控制电路101的第三输出端与所述唤醒生成电路106的第二输入端连接，所述有效沿检测电路102的第二输出端与所述滤波电路105的第三输入端连接；

所述复位控制电路101的第二输入端用于接收所述异步复位信号，所述复位控制电路101的第三输入端用于接收所述异步唤醒信号，所述有效沿检测电路102的第二输入端用于接收所述异步唤醒信号，所述滤波电路105的第三输入端用于接收所述异步唤醒信号，所述唤醒锁定电路103的第四输入端用于接收所述异步复位信号。

该实施方式中，在所述异步唤醒电路完全静止的情况下，当有效沿检测电路102检测到异步唤醒信号的有效唤醒沿后，通过唤醒锁定电路103立刻使能时钟源200，然后通过异步分频电路104对时钟源200的时钟信号进行异步分频，通过所述异步分频的时钟信号对所述异步唤醒信号进行滤波，并通过唤醒生成电路106对所述滤波电路105输出的滤波信号进行判断，若满足所述预设唤醒条件，则通过所述唤醒锁定电路103使能所述时钟源200持续输出时钟信号，并通过所述复位控制电路101控制所述滤波电路105及所述有效沿检测电路102复位，可以在不需要外部电路配合的情况下，实现较大范围内异步唤醒信号滤波，减少***的误唤醒概率，从而可以实现减少异步唤醒电路功耗的技术效果。

另外，通过数字电路实现异步信号滤波，可以提高滤波精度且容易配置，并且可以提高所述异步唤醒电路的工艺可移植性。

可选的，如图2所示，所述异步分频电路104包括N级异步分频器1041和数据选择器1042，其中：

所述N级异步分频器1041的输出端与所述数据选择器1042的输入端连接，所述数据选择器1042的输出端与所述滤波电路105的第一输入端连接，所述N级异步分频器1041的输入端与所述时钟源200的第一输出端连接。

其中，上述异步分频电路104中的N级异步分频器1041和数据选择器1042可以配合设置，上述N级异步分频器1041可以输出2^N异步分频信号，例如：二级异步分频器与四选一数据选择器配合进行异步分频，或者三级异步分频器与八选一数据选择器配合进行异步分频等。

该实施方式中，上述N级异步分频器1041和数据选择器1042根据时钟源200输出的时钟信号生成分频时钟信号，可以根据所述分频时钟信号对上述异步唤醒信号进行滤波，通过上述N级异步分频器和数据选择器对时钟源200输出的时钟信号进行异步分频，可以避免使用规模较大的分频计数器，从而降低所述异步分频电路104的功耗开销。

可选的，如图2所示，所述N级异步分频器1041为二级异步分频器，所述数据选择器1042为四选一数据选择器，其中：

所述二级异步分频器的第一输出端与所述四选一数据选择器的第一输入端连接，所述二级异步分频器的第二输出端与所述四选一数据选择器的第二输入端连接，所述二级异步分频器的第三输出端与所述四选一数据选择器的第三输入端连接，所述二级异步分频器的第四输出端与所述四选一数据选择器的第四输入端连接，所述四选一数据选择器的输出端与所述滤波电路105的第一输入端连接，所述二级异步分频器的输入端与所述时钟源200的第一输出端连接。

该实施方式中，通过所述二级异步分频器和所述四选一数据选择器对所述时钟源200输出的时钟信号进行异步分频，输出异步分频信号，将所述异步分类电路104的功耗限制在异步分频器的负载以内，节省所述异步分频电路104的功耗。

可选的，如图2所示，所述滤波电路105包括第一与门G1、第一寄存器S1、第二寄存器S2、第三寄存器S3和第四寄存器S4，其中：

所述第一与门G1的第一输入端与所述数据选择器的输出端连接，所述第一与门G1的输出端与所述第一寄存器S1的时钟端连接，所述第一与门G1的输出端与所述第二寄存器S2的时钟端连接，所述第一与门G1的输出端与所述第三寄存器S3的时钟端连接，所述第一与门G1的输出端与所述第四寄存器S4的时钟端连接，所述第一寄存器S1的输出端与所述第二寄存器S2的输入端连接，所述第二寄存器S2的输出端与所述第三寄存器S3的输入端连接，所述第三寄存器S3的输出端与所述第四寄存器S4的输入端连接；

所述第一与门G1的第二输入端与所述有效沿检测电路102的第二输出端连接，所述第一与门G1的输出端与所述唤醒生成电路106的第一输入端连接，所述第四寄存器S4的输出端与所述唤醒生成电路106的第一输入端连接，所述第一寄存器S1的复位端与所述复位控制电路101的第一输出端连接，所述第二寄存器S2的复位端与所述复位控制电路101的第一输出端连接，所述第三寄存器S3的复位端与所述复位控制电路101的第一输出端连接，所述第四寄存器S4的复位端与所述复位控制电路101的第一输出端连接；

所述第一寄存器S1的输入端用于输入所述异步唤醒信号。

该实施方式中，所述第一寄存器S1、第二寄存器S2、第三寄存器S3和第四寄存器S4通过级联的方式对上述异步唤醒信号进行滤波，通过上述第一与门G1控制上述第一寄存器S1、第二寄存器S2、第三寄存器S3和第四寄存器S4的时钟端，可以实现在对异步唤醒信号滤波期间开启滤波时钟，并且在上述滤波电路105的非工作时间关闭滤波时钟，即无论所述唤醒生成电路106是否生成上述唤醒信号，在所述唤醒生成电路106生成上述唤醒复位信号的情况下，可以通过所述第一与门的关闭所述滤波电路105的时钟，从而减少所述滤波电路105的功耗。

另外，通过所述第一寄存器S1、所述第二寄存器S2、所述第三寄存器S3和所述第四寄存器S4的时钟端均与所述复位控制电路101的第一输出端连接，可以通过复位控制电路101在接收到异步复位信号有效或异步唤醒信号无效时复位所述第一寄存器S1、所述第二寄存器S2、所述第三寄存器S3和所述第四寄存器S4，从而减少所述滤波电路105的功耗。

可选的，如图2所示，所述唤醒生成电路106包括第五寄存器S5、第二与门G2、第三与门G3和第四与门G4，其中：

所述第五寄存器S5的输出端与所述第三与门G3的第一输入端连接，所述第四与门G4的第一输入端与所述第二与门G2的输出端连接，所述第四与门G4的第二输入端与所述第三与门G3的输出端连接；

所述第五寄存器S5的输入端与所述第四寄存器S4的输出端连接，所述第五寄存器S5的时钟端与所述第一与门G1的输出端连接，所述第二与门G2的第一输入端与所述第二寄存器S2的输出端连接，所述第二与门G2的第二输入端与所述第三寄存器S3的输出端连接，所述第二与门G2的第三输入端与所述第四寄存器S4的输出端连接，所述第三与门G3的第二输入端与所述第四寄存器S4的输出端连接，所述第四与门G4的输出端与所述唤醒锁定电路103的第三输入端连接。

其中，上述第五寄存器S5输出的唤醒复位信号可以作用于上述复位控制电路101，通过上述复位控制电路101复位上述有效沿检测电路102，进而关闭上述滤波电路105的工作时钟，上述第四与门G4输出的唤醒信号可以作用于上述唤醒锁定电路103，使上述唤醒锁定电路103持续使能时钟源200。

该实施方式中，通过所述第五寄存器S5输出上述唤醒复位信号，通过所述第四与门输出上述唤醒信号，在满足预设唤醒条件的情况下，可以生成上述唤醒复位信号和上述唤醒信号，复位所述滤波电路105和所述有效沿检测电路102，并持续使能时钟源200，在满足预设唤醒条件的情况下，仅生成唤醒复位信号，复位所述滤波电路105和所述有效沿检测电路102，电路将再次进入静态，等待检测下一次唤醒信号的有效沿，可以减少对异步唤醒电路的干扰。

可选的，如图2所示，所述唤醒锁定电路103包括或门G7、第六寄存器F2和同步/判断逻辑电路1031，其中：

所述同步/判断逻辑电路1031的输入端与所述第四与门G4的输出端连接，所述同步/判断逻辑电路1031的输出端与所述第六寄存器F2的输入端连接，所述第六寄存器F2的时钟端与所述时钟源200的第二输出端连接，所述第六寄存器F2的输出端与所述或门G7的第一输入端连接，所述或门G7的第二输入端与所述有效沿检测电路102的第一输出端连接，所述或门G7的输出端与所述时钟源200的输入端连接；

所述第六寄存器F2的复位端用于接收所述异步复位信号。

其中，上述或门G7的第二输入端与上述有效沿检测电路102的第一输出端连接，在上述有效沿检测电路102检测到唤醒信号有效沿的情况下立即使能时钟源200。

其中，上述同步/判断逻辑电路1031的输入端与所述第四与门G4的输出端连接，即接收上述唤醒生成电路106输出的有效唤醒信号，通过同步/判断逻辑电路1031的输出端与上述第六寄存器F2的输入端连接，在接收到上述有效唤醒信号时，可以置位上述第六寄存器F2使得上述第六寄存器F2的输出端为高电平，从而持续使能时钟源200。

该实施方式中，通过判断所述唤醒生成电路106输出的唤醒信号是否有效，若检测到所述唤醒生成电路106输出的唤醒信号有效沿，则生成时钟使能信号，持续使能时钟源200，若所述唤醒生成电路106输出的唤醒信号无效，通过所述唤醒生成电路106输出的唤醒复位信号复位所述有效沿检测电路，从而所述时钟源200因使能失效被关闭，所述异步唤醒电路再次进入静态，减少所述异步唤醒电路被误唤醒的次数。

另外，以上述异步唤醒信号wkp_src高电平有效，异步分频电路104配置为losc_clk的4分频，采用4级数字滤波为例，图3是所述异步唤醒电路的工作时序图，首次唤醒时，当异步唤醒信号wkp_src为低电平时，整个电路***处于静态，当异步唤醒信号wkp_src的上升沿来临时，寄存器F1的输出F1.Q随之有效，时钟源使能信号losc_en随之有效，当时钟信号losc_clk开始输出后，其异步4分频时钟losc_div_clk及其门控时钟losc_div_gclk开始输出，级联寄存器S1、S2、S3、S4和S5，输出S1.Q、S2.Q、S3.Q、S4.Q和S5.Q依次有效，当S2.Q、S3.Q和S4.Q均为高电平时，利用S4.Q和S5.Q生成唤醒信号async_wkp，该信号同步至losc_clk时钟域后置位F2.Q，即置位losc_set，然后利用S5.Q作为唤醒复位信号复位寄存器F1.Q，并同时关闭门控时钟losc_div_gclk，使电路重新进入下一次异步唤醒信号有效沿的检测状态。

当后续异步唤醒信号wkp_src的低电平来临时，F1、S1、S2、S3、S4和S5再次被复位。当异步唤醒信号wkp_src的上升沿再次来临时，若此时losc_clk已被关闭，则唤醒电路工作时序与首次唤醒一致。当异步唤醒信号wkp_src的上升沿再次来临时，若此时losc_clk尚未关闭，则F1.Q立刻有效，并使能locs_div_gclk，根据losc_div_gclk与唤醒信号上升沿的前后关系，S1.Q可能在losc_div_gclk第一个或第二个上升沿时开始采样，后续时序与首次唤醒一致。

可选的，如图2所示，所述复位控制电路101包括第五与门G5和第六与门G6，其中：

所述第五与门G5的输出端与所述第六与门G6的第一输入端连接，所述第六与门G6的第二输入端与所述第五寄存器S5的输出端连接，所述第六与门G6的输出端与所述有效沿检测电路102的第一输入端连接；

所述第五与门G5的输出端与所述第一寄存器S1的复位端连接，所述第五与门G5的输出端与所述第二寄存器S2的复位端连接，所述第五与门G5的输出端与所述第三寄存器S3的复位端连接，所述第五与门G5的输出端与所述第四寄存器S4的复位端连接，所述第五与门G5的输出端与所述第五寄存器S5的复位端连接；所述第五与门G5的第一输入端用于接收所述异步复位信号，所述第五与门G5的第二输入端用于接收所述异步唤醒信号。

其中，上述复位控制电路101可以在接收到外部输入的异步有效复位信号或异步有效唤醒信号时复位上述有效沿检测电路102和上述滤波电路105，并且上述复位控制电路101在接收到上述唤醒生成电路的有效唤醒信号时复位上述有效沿检测电路102。

该实施方式中，所述复位控制电路101根据输入的异步复位信号、异步唤醒信号、复位唤醒信号可以控制所述滤波电路105复位，还可以控制所述有效沿检测电路102复位，进而控制所述滤波电路105的工作时钟关闭，从而可以降低所述滤波电路105的功耗并恢复所述有效沿检测电路102的检测状态。

可选的，如图2所示，所述有效沿检测电路102包括缓冲器Buffer和第七寄存器F1，其中：

所述缓冲器Buffer的输出端与所述第七寄存器F1的时钟端连接，所述第七寄存器F1的输入端接地，所述第七寄存器F1的复位端与所述第六与门G6的输出端连接，所述第七寄存器F1的输出端与所述或门G7的第二输入端连接，所述第七寄存器F1的输出端与所述第一与门G1的第二输入端连接；

所述缓冲器Buffer的输入端用于接收所述异步唤醒信号。

该实施方式中，所述第七寄存器F1的输出可以控制所述唤醒锁定电路103使能所述时钟源200和所述滤波电路105的滤波时钟关闭，通过上述缓冲器Buffer可以对输入的异步唤醒信号进行适当延迟后输出，可以避免所述第七寄存器F1的时钟端和复位端同时输入上述异步唤醒信号的时序问题。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。

上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (10)

1.一种异步唤醒电路，其特征在于，包括复位控制电路、有效沿检测电路、唤醒锁定电路、异步分频电路、滤波电路和唤醒生成电路；

其中，所述有效沿检测电路通过所述唤醒锁定电路与时钟源连接，用于在检测到异步唤醒信号后使能时钟源输出时钟信号；

所述异步分频电路与所述时钟源连接，用于对所述时钟源输出的时钟信号进行异步分频；

所述滤波电路与所述异步分频电路连接，用于通过所述异步分频的时钟信号对所述异步唤醒信号进行滤波；

所述唤醒生成电路分别与所述滤波电路、所述唤醒锁定电路和所述复位控制电路连接，所述唤醒生成电路用于判断所述滤波电路输出的滤波信号是否满足预设唤醒条件，若满足所述预设唤醒条件，则通过所述唤醒锁定电路使能所述时钟源持续输出时钟信号，并通过所述复位控制电路控制所述滤波电路及所述有效沿检测电路复位。

2.如权利要求1所述的异步唤醒电路，其特征在于，若不满足所述预设唤醒条件，则所述唤醒生成电路通过所述复位控制电路控制所述滤波电路及所述有效沿检测电路复位。

3.如权利要求1所述的异步唤醒电路，其特征在于，所述有效沿检测电路的第一输出端与所述唤醒锁定电路的第一输入端连接，所述唤醒锁定电路的第一输出端与所述时钟源的输入端连接，所述时钟源的第一输出端与所述异步分频电路的输入端连接，所述时钟源的第二输出端与所述唤醒锁定电路的第二输入端连接，所述异步分频电路的输出端与所述滤波电路的第一输入端连接，所述滤波电路的第一输出端与所述唤醒生成电路的第一输入端连接，所述唤醒生成电路的第一输出端与所述唤醒锁定电路的第三输入端连接，所述唤醒生成电路的第二输出端与所述复位控制电路的第一输入端连接，所述复位控制电路的第一输出端与所述滤波电路的第二输入端连接，所述复位控制电路的第二输出端与所述有效沿检测电路的第一输入端连接，所述复位控制电路的第三输出端与所述唤醒生成电路的第二输入端连接，所述有效沿检测电路的第二输出端与所述滤波电路的第三输入端连接；

所述复位控制电路的第二输入端用于接收所述异步复位信号，所述复位控制电路的第三输入端用于接收所述异步唤醒信号，所述有效沿检测电路的第二输入端用于接收所述异步唤醒信号，所述滤波电路的第三输入端用于接收所述异步唤醒信号，所述唤醒锁定电路的第四输入端用于接收所述异步复位信号。

4.如权利要求3所述的异步唤醒电路，其特征在于，所述异步分频电路包括N级异步分频器和数据选择器，其中：

所述N级异步分频器的输出端与所述数据选择器的输入端连接，所述数据选择器的输出端与所述滤波电路的第一输入端连接，所述N级异步分频器的输入端与所述时钟源的第一输出端连接。

5.如权利要求4所述的异步唤醒电路，其特征在于，所述N级异步分频器为二级异步分频器，所述数据选择器为四选一数据选择器，其中：

所述二级异步分频器的第一输出端与所述四选一数据选择器的第一输入端连接，所述二级异步分频器的第二输出端与所述四选一数据选择器的第二输入端连接，所述二级异步分频器的第三输出端与所述四选一数据选择器的第三输入端连接，所述二级异步分频器的第四输出端与所述四选一数据选择器的第四输入端连接，所述四选一数据选择器的输出端与所述滤波电路的第一输入端连接，所述二级异步分频器的输入端与所述时钟源的第一输出端连接。

6.如权利要求4所述的异步唤醒电路，其特征在于，所述滤波电路包括第一与门、第一寄存器、第二寄存器、第三寄存器和第四寄存器，其中：

所述第一与门的第一输入端与所述数据选择器的输出端连接，所述第一与门的输出端与所述第一寄存器的时钟端连接，所述第一与门的输出端与所述第二寄存器的时钟端连接，所述第一与门的输出端与所述第三寄存器的时钟端连接，所述第一与门的输出端与所述第四寄存器的时钟端连接，所述第一寄存器的输出端与所述第二寄存器的输入端连接，所述第二寄存器的输出端与所述第三寄存器的输入端连接，所述第三寄存器的输出端与所述第四寄存器的输入端连接；

所述第一与门的第二输入端与所述有效沿检测电路的第二输出端连接，所述第一与门的输出端与所述唤醒生成电路的第一输入端连接，所述第四寄存器的输出端与所述唤醒生成电路的第一输入端连接，所述第一寄存器的复位端与所述复位控制电路的第一输出端连接，所述第二寄存器的复位端与所述复位控制电路的第一输出端连接，所述第三寄存器的复位端与所述复位控制电路的第一输出端连接，所述第四寄存器的复位端与所述复位控制电路的第一输出端连接；

所述第一寄存器的输入端用于输入所述异步唤醒信号。

7.如权利要求6所述的异步唤醒电路，其特征在于，所述唤醒生成电路包括第五寄存器、第二与门、第三与门和第四与门，其中：

所述第五寄存器的输出端与所述第三与门的第一输入端连接，所述第四与门的第一输入端与所述第二与门的输出端连接，所述第四与门的第二输入端与所述第三与门的输出端连接；

所述第五寄存器的输入端与所述第四寄存器的输出端连接，所述第五寄存器的时钟端与所述第一与门的输出端连接，所述第二与门的第一输入端与所述第二寄存器的输出端连接，所述第二与门的第二输入端与所述第三寄存器的输出端连接，所述第二与门的第三输入端与所述第四寄存器的输出端连接，所述第三与门的第二输入端与所述第四寄存器的输出端连接，所述第四与门的输出端与所述唤醒锁定电路的第三输入端连接。

8.如权利要求7所述的异步唤醒电路，其特征在于，所述唤醒锁定电路包括或门、第六寄存器和同步/判断逻辑电路，其中：

所述同步/判断逻辑电路的输入端与所述第四与门的输出端连接，所述同步/判断逻辑电路的输出端与所述第六寄存器的输入端连接，所述第六寄存器的时钟端与所述时钟源的第二输出端连接，所述第六寄存器的输出端与所述或门的第一输入端连接，所述或门的第二输入端与所述有效沿检测电路的第一输出端连接，所述或门的输出端与所述时钟源的输入端连接；

所述第六寄存器的复位端用于接收所述异步复位信号。

9.如权利要求7所述的异步唤醒电路，其特征在于，所述复位控制电路包括第五与门和第六与门，其中：

所述第五与门的输出端与所述第六与门的第一输入端连接，所述第六与门的第二输入端与所述第五寄存器的输出端连接，所述第六与门的输出端与所述有效沿检测电路的第一输入端连接；

所述第五与门的输出端与所述第一寄存器的复位端连接，所述第五与门的输出端与所述第二寄存器的复位端连接，所述第五与门的输出端与所述第三寄存器的复位端连接，所述第五与门的输出端与所述第四寄存器的复位端连接，所述第五与门的输出端与所述第五寄存器的复位端连接；所述第五与门的第一输入端用于接收所述异步复位信号，所述第五与门的第二输入端用于接收所述异步唤醒信号。

10.如权利要求8或9所述的异步唤醒电路，其特征在于，所述有效沿检测电路包括缓冲器和第七寄存器，其中：

所述缓冲器的输出端与所述第七寄存器的时钟端连接，所述第七寄存器的输入端接地，所述第七寄存器的复位端与所述第六与门的输出端连接，所述第七寄存器的输出端与所述或门的第二输入端连接，所述第七寄存器的输出端与所述第一与门的第二输入端连接；

所述缓冲器的输入端用于接收所述异步唤醒信号。

Images