CN1332287C - 电源管理的频率电压装置及频率电压控制的方法 - Google Patents

Abstract

本发明提供一种用于电源管理的频率电压装置及频率电压控制的方法，该频率电压装置包括第一相位锁相回路(Phase Look Loop，PLL)与第二相位锁相回路、选择逻辑电路、脉冲控制逻辑电路、以及电压控制逻辑电路。第一相位锁相回路产生处于第一频率的第一来源脉冲信号。第二相位锁相回路产生处于第二频率的第二来源脉冲信号。选择逻辑电路产生核心脉冲信号。脉冲控制逻辑电路产生第一频率控制信号、以及产生选择信号。电压控制逻辑电路用以调整与核心脉冲信号的频率相对应的操作电压。利用本发明，不仅可产生显著的功率效率优点，也会动态地调整功率消耗，而不会产生过度延迟。

Description

电源管理的频率电压装置及频率电压控制的方法

相关申请案的交互参考

本申请的优先权的申请根据该美国专利临时申请，申请号：60/530323，申请日：12/17/2003；也根据美国专利申请，申请号10/816004，申请日：04/01/2004。

本申请与下列同在申请中的美国专利申请案有关，都具有相同的申请日、申请人及至少一个相同的发明人，并且其在此会全部并入作为参考。

申请案号	申请日期	名称
			10/816020	2004/4/1	INSTANTANEOUS FREQUENCY-BASEDMICROPROCESSOR POWER MANAGEMENT瞬间以频率为基础的微处理器电源管理

技术领域

本发明有关于微处理器电源管理，且更特别是有关于提出以不会导致过度延迟的方式，以及较仅调整频率的电压调节技术更具有功率优势的方式，而动态地调整微处理器所消耗的功率的装置及方法。

背景技术

功率消耗管理为许多型式的计算机***(包括可携式装置、膝上型计算机及所谓的「绿色」计算机)的重要问题。例如，电池寿命为大部份的膝上型计算机使用者的重要问题。微处理器会消耗大量的功率，以致于时常以降低电源的技术为目标。微处理器设计者的挑战是提出以平缓且相当无缝的方式，来改变微处理器的功率状态的装置，并且尽快地完成这样的转换。已知几种不同降低微处理器的功率消耗的技术，例如包括动态地改变微处理器的核心脉冲信号的频率。微处理器的电源消耗与其核心脉冲信号的频率成比例。

图1是传统的电源管理***100的简化方块图，其绘示以频率为基础的电源管理如何完成于现存的微处理器中。感测接口101(例如，感测总线或类似总线)会将一个或多个功率感测信号传送到电源管理逻辑电路103。电源管理逻辑电路103会基于感测接口101的感测信号的目前及/或先前状态，来决定微处理器应该执行的功率状态。感测接口101上的范例的感测信号例如包括由软件(如操作***(operating system，OS)软件或类似软件)所写入的机械特定缓存器、温度变换器(未显示)、其余的电源信号等值。为了在特定功率状态执行，电源管理逻辑电路103会设定核心比率(core ratio，CORERATIO)总线的数值，而传送到相位锁相回路(phase lock loop，相位锁相回路)105。相位锁相回路105会产生核心脉冲信号，其为总线脉冲信号的频率，以及来自于电源管理逻辑电路103的核心比率总线的数值，其中核心脉冲信号会反馈到相位锁相回路105。例如，核心脉冲比率值为三(3)，将会指示相位锁相回路105，产生为总线脉冲信号的三倍频率的核心脉冲信号。

如本领域技术人员所了解的，相位锁相回路105会将外部总线脉冲信号成倍地增加，而产生内部所使用的核心脉冲信号。例如，在充分的电源情况期间，500MHz的总线脉冲信号会乘以8(例如，核心比率＝8)，而驱动4.0GHz的机器。相位锁相回路105会将核心脉冲信号与总线脉冲信号保持同相。经由核心比率总线所产生的数值来表示用于减少功率电位的降低频率，如25％的功率电位(核心比率＝2)、50％的电位(核心比率＝4)、75％的电位(核心比率＝6)等等。

由于传统电源管理***100中的相位锁相回路105在使一频率变化到下个频率时会有显著的延迟，所以使用传统的电源管理***100，在动态地改变微处理器的功率状态时尚有一些缺点。此延迟实质上是如数百个脉冲周期的阶层。在每次相位锁相回路频率改变延迟的期间，计算机***会暂时停止。例如，若应用程序在微处理器上正在执行相当简单功能(如DVD译码或类似功能)时，则很有可能会因为降低频率(如一半频率)来执行，而节省功率。电源管理逻辑电路103会检测用以表示降低功率状态的功率感测信号，并且经由核心比率总线，而指示相位锁相回路105降低频率。当相位锁相回路105降低频率时，会发生相称的延迟。此外，在相位锁相回路105降低频率的期间或在相位锁相回路105降低频率的不久之后，OS会唤醒其它工作，转回成原本的操作频率。这样的事件会导致额外延迟及效能降低，直到相位锁相回路105回升到完全操作频率。在有时会发生锁住现象的应用装置中，这些频率改变延迟时常是藉由使用者才检测到。因此，现存的频率调变技术对于整体效能会产生不利的影响。

发明内容

根据本发明的一实施例的一种用于电源管理的频率电压装置包括第一相位锁相回路(相位锁相回路)与第二相位锁相回路、选择逻辑电路、脉冲控制逻辑电路、以及电压控制逻辑电路。第一相位锁相回路基于总线脉冲信号，而产生处于第一频率的第一来源脉冲信号。第二相位锁相回路基于第一频率控制信号及总线脉冲信号，而产生处于第二频率的第二来源脉冲信号。选择逻辑电路基于选择信号，而在第一来源脉冲信号与第二来源脉冲信号之间进行选择，而产生核心脉冲信号。脉冲控制逻辑电路经由至少一个功率感测信号，来检测功率情况、用以根据功率情况，而产生第一频率控制信号、以及产生选择信号。电压控制逻辑电路耦接至脉冲控制逻辑电路，用以调整与核心脉冲信号的频率相对应的操作电压，至与该核心脉冲信号的频率相称。

要了解到的是，此频率电压装置提出以不会导致过度延迟的方式，以及较仅调整频率的电压调节技术更具有功率优势的方式，而动态地调整所消耗的功率的装置。脉冲控制逻辑电路会选择一个来源脉冲信号，然后当第二来源脉冲信号到达需要的频率时，会进行切换。切换实际上是瞬间发生的，如例如是在总线脉冲信号的一个脉冲周期内。第一相位锁相回路可实施为固定频率装置(例如，处于最大频率电位)，或如与第二相位锁相回路类似的可编程装置。例如，第一相位锁相回路会基于第二频率控制信号，而产生第一频率来源信号，并且产生表示其的第二锁住信号。在此情况中，脉冲控制逻辑电路会产生第二频率控制信号，并且会接收第二锁住信号。

在各种实施例中，当第二来源脉冲信号到达由第一频率控制信号所表示的降低频率时，第二相位锁相回路会产生第一频率锁住信号。在此情况中，脉冲控制逻辑电路会响应第一频率锁住信号，而将核心脉冲信号从第一相位锁相回路切换到第二相位锁相回路。在切换核心脉冲信号之后，电压控制逻辑电路会降低操作电压。电压控制逻辑电路会响应于增加功率情况，而增加操作电压，然后在增加操作电压之后，脉冲控制逻辑电路会切换到第一相位锁相回路。若第一相位锁相回路可编程，则在切换之前，脉冲控制逻辑电路会进一步等待第二锁住信号。在一实施例中，脉冲控制逻辑电路及电压控制逻辑电路会一起运作，以在增加核心脉冲信号的频率之前便增加操作电压，并且在降低核心脉冲信号的频率之后便降低操作电压。

电源供应器基于来自于电压控制逻辑电路的电压步阶信号，来调整操作电压。电源供应器会将表示其的电压锁住信号传送到脉冲控制逻辑电路。因此，只有在电压已增加到适当电位之后，脉冲控制逻辑电路才会增加核心脉冲信号的频率。

根据本发明的一实施例的一种微处理器包括功率情况感测接口、操作电压接口、第一相位锁相回路与第二相位锁相回路、脉冲控制器、选择逻辑电路、以及电压控制器。功率情况感测接口用以接收表示功率情况的至少一个功率感测信号。第一相位锁相回路基于总线脉冲信号及第一频率比率总线值，而产生处于一频率的第一来源信号，以及用以产生一对应第一锁住信号。第二相位锁相回路基于总线脉冲信号，而产生处于一频率的第二来源信号。脉冲控制器用以产生用以在第一相位锁相回路与第二相位锁相回路之间进行切换的选择信号、用以产生控制第一来源信号的频率的第一核心比率总线值、以及用以接收第一锁住信号。选择逻辑电路基于选择信号，而在第一相位锁相回路与第二相位锁相回路之间进行选择，而产生核心脉冲信号。电压控制器，耦接至该脉冲控制器及该操作电压接口，用以调整与核心脉冲信号的频率相对应的操作电压。

在各种实施例中，第二相位锁相回路可为固定或可编程。脉冲控制器及电压控制器会一起运作，以在降低核心脉冲信号的频率之后，会降低操作电压，并且在增加核心脉冲信号的频率之前，会增加操作电压。

一种用于微处理器电源管理的频率电压控制的方法，包括基于总线脉冲信号及第一比率总线值，而产生处于第一频率的第一来源脉冲；基于总线脉冲信号及第二比率总线值，而产生处于第二频率的第二来源脉冲；感测功率情况；基于感测的功率情况，而切换第一来源脉冲信号与第二来源脉冲信号之间的核心操作频率；以及选择与核心操作频率相称的操作电压。

此方法还可包括最初选择第一来源脉冲信号；基于降低功率情况，而产生第二比率总线值，以显示降低的频率；响应于第二比率总线值，而使第二来源脉冲信号回到降低的频率；当第二来源脉冲信号到达降低的频率时，检测第一锁住指示；当检测到锁住指示时，切换到第二来源脉冲信号；以及在此切换之后，降低与降低的频率相对应的操作电压。此方法可包括在一个总线脉冲周期内进行切换。此方法可包括感测增加功率情况；增加与感测功率情况相对应的操作电压；以及切换到第一来源脉冲信号。在此后者的情况中，在切换到第一来源脉冲信号之前，此方法可包括决定适合用于增加功率情况的增加功率电位；基于增加功率电位，而产生表示增加频率的第一比率总线值；使第一来源脉冲信号回到增加频率；提高与增加频率相对应的操作电压；以及当第一来源脉冲信号到达增加频率时，检测第二锁住指示。

利用本发明电源管理的频率电压装置及频率电压控制的方法，以不会导致过度延迟的方式，以及较仅调整频率的电压调节技术更具有功率优势的方式，而动态地调整微处理器所消耗的功率。

附图说明

本发明的好处、特性、以及优点将会会配合以下的说明，以及附图而变成更加了解，其中：

图1是传统的电源管理统的简化方块图，其绘示以频率为基础的电源管理如何完成于现存的微处理器中；

图2是根据本发明的一实施例所实施的频率电压电源管理***的方块图；

图3是根据本发明的另一实施例所实施的另一频率电压电源管理***的方块图；

图4是包括图2及3的频率电压电源管理***中的任一个的微处理器的简化方块图；以及

图5是绘示根据本发明的一实施例的图3的电源管理***的范例运作的流程图。

其中，附图标记说明如下：

100：电源管理***

101：感测接口

103：电源管理逻辑电路

105：相位锁相回路(相位锁相回路)

200：频率电压电源管理***

201：相位锁相回路(相位锁相回路)

203：相位锁相回路(相位锁相回路)

205：多工器

206：核心逻辑电路

207：脉冲控制逻辑电路

209：感测接口

211：电压控制器或电压控制逻辑电路

213：外部电源供应器(VRM)

215：电压接口

300：频率电压电源管理***

301：相位锁相回路(相位锁相回路)

400：微处理器

401：接脚

403：外部接口

405：内部缓存器

具体实施方式

以下说明使一般本领域技术人员能完成及使用本发明，如特定应用及其需求的本文内所提供的。然而，对于本领域技术人员而言，对较佳实施例的各种修改将是显然可知的，并且在此所定义的一般原则可应用于其它实施例。因此，本发明不意欲受限于在此所显示及说明的特定实施例，而是符合在此所揭示的原则及新颖性的最广的范围。

为了电源管理的目的，本申请的发明人已了解需要以快速无痕的方式来改变微处理器的频率速度，然而也会改变电压。因此，其已发展成一种用于微处理器电源管理的频率电压装置的装置及方法，将配合图2～5，而于底下进行进一步的说明。

图2是根据本发明的一范例实施例所实施的频率电压电源管理***200的方块图。电源管理***200包括并行运作的二个相位锁相回路201及203(显示为相位锁相回路1及相位锁相回路2)，每个用以接收外部总线脉冲信号，如在计算机***(未显示)的主机板上产生。相位锁相回路201会输出第一核心来源脉冲信号(CORE SRC 1)，而相位锁相回路203会输出第二核心来源脉冲信号(CORE SRC 2)，这些信号会传送到多工器(MUX)205的各自输入(1及2)。CORE SRC 1信号会根据相位锁相回路运作而反馈到相位锁相回路201的输入，并且相位锁相回路201会使CORE SRC 1信号与总线脉冲信号保持同步。以类似的方式，CORE SRC 2信号会反馈到相位锁相回路203的输入，其会使CORE SRC 2信号与总线脉冲信号保持同步。多工器205的输出会将核心脉冲信号传送到核心逻辑电路206，其中，核心脉冲信号会基于用以接收选择信号(SEL)的选择输入，而为CORE SRC 1信号及CORE SRC 2信号中的选择一个。所选择的核心脉冲信号由微处理器400(图4)的核心逻辑电路206来使用。

对于***200而言，相位锁相回路201会持续地修正及执行，并且外部总线脉冲信号的频率会与预定倍数相乘，而使微处理器400的完全运算频率及完全功率模式致能。相位锁相回路203可编程，而产生落入可用于电源管理用途的频率范围内的可选择且经常较低的频率。脉冲控制逻辑电路(或控制器)207是以如用于电源管理逻辑电路103的上述的类似方式，而经由感测接口209(例如，总线)上的功率感测信号，来感测***的功率情况。脉冲控制逻辑电路207会经由核心比率总线值RATIO2，而指示相位锁相回路203上升或下降到用以达成如由功率感测信号所表示的核心逻辑电路206的电源管理目标的特定频率倍数。在所显示的特定实施例中，虽然其它格式可包含在内，并且一般会考虑频率控制信号，但是RATIO2总线值为与总线脉冲信号相关的倍数值。相位锁相回路203会响应RATIO2总线值，而改变频率，并且会指示脉冲控制逻辑电路207，其通过致能信号LOCK2而运作于指定的频率。此时，若新频率电位的功率情况仍然有效，则脉冲控制逻辑电路207会选择性地指示多工器205，经由SEL，来选择CORE SRC 2当作核心脉冲信号。从CORE SRC 1到CORE SRC 2的转变是「瞬间的」，如在总线脉冲信号的单一周期内。在另一实施例中，在设定RATIO2的值之后，脉冲控制逻辑电路207会延迟可编程数目的脉冲周期，然后指示多工器205，选择CORE SRC 2当作核心脉冲信号。在此另一实施例中，不会使用信号LOCK2。脉冲周期的数目经由写入机器特定缓存器(未显示)或经由烧断部件(part)上的保险丝(未显示)，而可编程。另一种变化是，脉冲控制逻辑电路207包括逻辑电路(未显示)，用以在切换到CORE SRC 2之前，延迟固定数目的脉冲周期。

要注意的是，直到相位锁相回路203锁住新目标频率而改变之前，电源管理***200会使用CORE SRC 1当作选择的核心脉冲；而在相位锁相回路203锁住新目标频率时，核心脉冲信号会以快速无痕的方式来进行切换。因此，从一种功率状态瞬间切换到下个功率状态，会比之前的切换速度快很多。使用者可从功率调整中受惠，而不会导致过度延迟或效能降低。

若计算环境改变(如通过感测接口209来表示)，以致于在相位锁相回路203正上升或下降的时间期间，会再次需要完全操作频率，然后脉冲控制逻辑电路207不会使多工器205从CORE SRC 1切换到CORE SRC 2。以此方式，即使功率需再次改变，但是在转换期间，相位锁相回路203的中间周期不会导致效能的降低。再者，在切换到CORE SRC 2之后，若计算环境改变，以致于需要完全功率，或者是显示任何其它的功率电位，则脉冲控制逻辑电路207会立即切回，而选择来自于相位锁相回路201的CORE SRC 1当作核心脉冲信号。再者，切换为瞬间且无缝，如在总线脉冲的一个周期内。在切回到CORE SRC 1之后，脉冲控制逻辑电路207会重新将相位锁相回路203编程至任何需要的频率电位。

在所显示的实施例中，相位锁相回路201会保持锁住完全功率运作，以致于切回到CORE SRC 1可以在任何时候发生，并且可以在相当短的周期中发生多次。例如，假设功率情况表示50％的功率电位，以致于相位锁相回路203会使CORE SRC 2回到50％的频率电位，并且核心脉冲会切换到CORESRC 2，之后会突然需要75％电位。在此情况下，脉冲控制逻辑电路207会立即切回CORE SRC 1，然后设定RATIO2总线的值，以显示相位锁相回路203的75％电位。即使暂时消耗的功率比必要的更多，但是***不会发生延迟现象。当使用相位锁相回路203以表示CORE SRC 2频率信号锁住75％的频率电位的LOCK2信号致能时，若功率情况仍显示需要75％的功率电位，则核心脉冲信号会立即切换到CORE SRC 2。

除了改变频率之外，目前的微处理器还包括用以调变驱动核心逻辑电路的电压的供应器(provision)。本领域技术人员将会了解运作于较低频率的核心逻辑电路也可运作于较低电压，而不会导致效能损失。例如，目前的CMOS制作工艺需要例如是1.5伏特的核心电压，来驱动1GHz的部件。但是当操作频率降低到500MHz时，不需要1.5伏特的核心电压，而取代的是，只需要1.1伏特的核心电压。因此，通过组合频率及电压调变，可进一步地节省功率。

感测接口209会进一步耦接至电压控制器或电压控制逻辑电路211，其配置用以控制微处理器400内的核心逻辑电路206的操作电压的调变，以确保对于已知的操作频率，微处理器400的功率消耗为最小。脉冲控制逻辑电路207会经由一个或多个信号OPRATIO，而将目前操作比率传送到电压控制逻辑电路211。电压控制逻辑电路211会将操作电压状态信号OPVTG传送到脉冲控制逻辑电路207。电压控制逻辑电路211经由信号VDDSTEP，而指示需要的操作电压到外部电源供应器(显示为VRM 213)，其经由电压接口215而外部地耦接至微处理器400。VRM 213会经由通过电压接口215耦接的电源总线VDD，而将需要的操作电压传送到微处理器400，其中VDD内部地传送到核心逻辑电路206。当VRM 213已使需要的操作电压到达VDD时，其会使信号VDDLOCK致能，此信号内部地从电压接口215传送到脉冲控制逻辑电路207。

在相位锁相回路203正上升或下降的时间期间，或者是若计算环境改变，以致于需要完全操作比率(如感测接口209上所表示)，则脉冲控制逻辑电路207会经由SEL，而指示多工器205，持续使用CORE SRC 1当作核心脉冲信号。若计算环境接下来的切换变为CORE SRC 2及较低电压，则电压控制逻辑电路211会使VDDSTEP信号致能，而使操作电压VDD增加至与完全操作比率相称的电压。VRM 213会接收VDDSTEP信号，于是会使VDD信号增加，并且当VDD信号稳定时，会使VDDLOCK信号致能。脉冲控制逻辑电路207会经由OPVTG信号，来检测增加操作电压的命令。脉冲控制逻辑电路207会检测VDDLOCK信号，并且切换SEL信号，而选择相位锁相回路201，而将CORE SRC 1当作核心脉冲信号。在另一实施例中，在电压控制逻辑电路211中接收到OPVTG之后，频率比率控制逻辑电路会延迟可编程数目的脉冲周期，然后指示多工器205，选择CORE SRC 1当作核心脉冲信号。在此另一实施例中，不会使用信号VDDLOCK。脉冲周期的数目经由写入机器特定缓存器(未显示)或经由烧断部件上的保险丝(未显示)，而可编程。另一种是，在切换到CORE SRC 1之前，脉冲控制逻辑电路207包括延迟固定数目的脉冲周期内的逻辑电路(未显示)。

电压控制逻辑电路211及脉冲控制逻辑电路207会一起运作，以确保操作电压(亦即，VDD)足以支持核心脉冲信号的现有频率及新频率。因此，在降低核心脉冲信号的频率之后，会降低操作电压，并且在增加核心脉冲信号的频率之前，会增加操作电压。以此方式运作核心脉冲信号的频率，不会超出操作电压的适当电位。

本发明还包含一些实施例，其会随着感测接口209上所显示的计算环境改变，同时改变频率及电压(若需要的话)。根据这些实施例，若感测接口209显示降低频率，则脉冲控制逻辑电路207会指示降低核心脉冲信号的频率，以及降低操作电压，然后会等待LOCK x及VDDLOCK的致能(或延迟一些脉冲周期)，然后会切换到核心脉冲的新CORE SRC x。只有在完成此改变之后，这些实施例才会检测感测接口209上的新改变。因此，若在相位锁相回路201，203正上升或下降的时间期间，或在VRM 213正上升或下降的时间期间，计算环境改变，则直到切换核心脉冲(以及VDD，若需要的话)之后，才会检测感测接口209上的改变。

图3根据本发明的另一实施例所实施的另一频率电压电源管理***300的方块图。***300与***200类似，其中相似组件假设相同的参考标号。对于***300而言，相位锁相回路201藉由可编程的相位锁相回路301(其配置及功能与相位锁相回路203类似)所取代。脉冲控制逻辑电路207会将另一个比率总线RATIO1传送到相位锁相回路301，而以与先前所述的用于相位锁相回路203的类似方式，将CORE SRC 1的频率编程。当CORE SRC1信号锁住由RATIO1总线的值所表示的频率时，相位锁相回路301会将锁住信号LOCK1传回到脉冲控制逻辑电路207。脉冲控制逻辑电路207包括用以监测VDDLOCK及LOCK1信号的供应器，以确保在切换至当作核心脉冲信号的CORE SRC 1之前，会同时锁住操作电压及相位锁相回路301。***300会因CORE SRC 1信号不是固定的，而取代的是，可编程成除了最大操作频率之外的任何频率，而可增加弹性。切换运作与如先前所述的电压控制逻辑电路211及脉冲控制逻辑电路207一起运作，以确保操作电压(亦即，VDD)可支持先前提及的核心脉冲信号的现有频率及新频率。

除了以上的实施例(如配合图2)之外，本发明展望脉冲控制逻辑电路207在切换之前，会等待固定或可编程数目的脉冲周期，以取代使用锁住信号LOCK1、LOCK2、VDDLOCK的实施例。此外，可包含在再次监测关于计算环境的接下来的改变的感测接口209之前，会切换核心脉冲(以及操作电压，若需要的话)，接下来会经由感测接口209，而检测计算环境改变的一实施例。

图4包括频率电压电源管理***200或300的微处理器400的简化方块图。微处理器400的一个或多个接脚401会接收来自于外部来源的总线脉冲信号(如计算机***的主机板上所产生的)，其中总线脉冲信号会传送到微处理器400内的电源管理***200/300。电源管理***200/300内的相位锁相回路201或301，以及203会使核心脉冲信号与总线脉冲信号保持同相。包括一个或多个接脚的外部接口403会接收外部感测信号，其会经由感测接口209，而传送到电源管理***200/300。外部感测信号可例如包括由温度变换器或类似装置所产生的信号、剩余功率信号(例如，显示低电池功率)、或本领域技术人员所已知的任何其它的功率感测信号。感测接口209还会接收内部感测信号，如来自于内部缓存器405或类似装置。包括微处理器400的计算机***的操作***例如会设定一个或多个缓存器405的一个或多个位，以命令微处理器400的新功率电位。电压接口215也显示会经由如先前所述的VDDSTEP、VDDLOCK及VDD信号，而耦接至VRM 213，其中VDD内部地用以当作核心逻辑电路206的操作电压。

电源管理***200/300会通过如先前所述的修改核心脉冲信号的频率及VDD的电压，来响应功率情况的改变。***200能在可编程频率与最大频率之间进行切换，而***300能在任二个可编程频率之间进行切换。

图5绘示根据本发明的一实施例的电源管理***300的范例运作的流程图。电源管理***200的运作类似先前所讨论的，并且简述如下。在第一方块501，电源管理***300会初始化。在下个方块503，脉冲控制逻辑电路207会设定RATIO1总线的值，并且选择CORE SRC 1信号当作核心脉冲信号，用以当作完全功率模式的初始默认值。再者，在方块503，电压控制逻辑电路211会使VDDSTEP致能，而选择VDD为最大操作电压，用以当作完全功率模式的默认值。在下个方块505，会扫描经由感测接口209所接收到的功率感测信号，以判断是否显示新且不同的功率电位。运作会继续进行至查询方块507，判断基于方块505的处理，是否应该改变功率电位。若目前功率电位适当，则运作会继续进行查询方块508，以决定是否降低VDD，而若如此，会继续进行改变或降低VDDSTEP，而进行到VDD降低的方块510。如下所述，当预期会提高频率以增加功率时，会先增加VDD，但是若功率情况改变以致于不再需要增加的功率电位时，则方块510用以将VDD降低成适当电位。从方块508或510的任一个中，只要目前功率电位适当，则运作回路会返回方块505，以及方块505、507及508之间的运作回路。

若如方块507所判断的，需要新功率电位，运作会继续进行查询方块509，以判断功率是否会从目前电位增加。若功率处于降低电位且需要增加功率，则运作会继续进行方块511，其中会改变或增加VDDSTEP信号，而使新功率电位的VDD电位适当增加。在方块511，使VDDSTEP信号致能之后，或者是如方块509所判断的，未正在增加功率(亦即，正在降低功率)，则运作会继续进行查询方块513，以判断目前所选择的是否为CORE SRC 1信号。若如方块513所判断的，目前所选择的是CORE SRC 1信号，则运作会继续进行方块515，其中频率逻辑电路207会将RATIO2总线的值设定成适当电位，而使相位锁相回路203编程为新频率电位。运作会继续进行下个查询方块517，其中会判断LOCK2及VDDLOCK信号二者是否已分别通过相位锁相回路203及VRM 213所致能。因为相位锁相回路203会花费许多核心脉冲周期，来锁住新频率，所以经常不会立即使LOCK2信号致能。若方块511未改变VDDSTEP信号，则VDD可假设为稳定，并且已致能VDDLOCK信号。若方块511改变VDDSTEP信号，则此时尚未致能VDDLOCK信号。在增加核心脉冲信号的频率之前，必需等待直到使VDDLOCK信号致能，而完成功率电位的增加。

若不等待VDDLOCK及LOCK2信号，则运作回路会返回方块505，而重新扫描及处理功率感测信号。当仍需要改变新功率电位时，运作会在方块505、507、509、513、515、以及517之间形成回路，直到LOCK2及VDDLOCK信号均为致能。若且当于方块517，检测到LOCK2及VDDLOCK信号均已致能时，运作会继续进行方块519，其中脉冲控制逻辑电路207会进行切换，而选择CORE SRC 2信号当作核心脉冲信号。然后，运作会继续进行查询方块521，以判断频率电位是否降低。若频率电位降低，则运作会继续进行方块523，其中电压控制逻辑电路211会改变VDDSTEP信号，而使VDD降低到关于核心脉冲信号的新频率电位的适当电位。在方块523改变VDDSTEP信号之后，或者是若于方块521所决定的，频率未降低，则运作回路会返回方块505。

返回参照方块513，若目前未选择CORE SRC 1信号，则取而代的的是，运作会继续进行方块525，其中脉冲控制逻辑电路207会将RATIO1总线的值设定成适当电位，而使相位锁相回路301编程为新频率电位。运作会继续进行下个查询方块527，其中会判断LOCK1及VDDLOCK信号二者是否已分别通过相位锁相回路301及VRM 213所致能。因为相位锁相回路301会花费许多核心脉冲周期，来锁住新频率，或者是若其增加时VDD信号会改变，所以运作回路会初始地返回方块505。并不等待VDDLOCK及LOCK1信号，运作回路会返回方块505，而以与先前所述的类似方式，重新扫描及处理功率感测信号。当仍需要改变新功率电位时，运作会在方块505、507、509、513、525、以及527之间形成回路，直到LOCK1及VDDLOCK信号均为致能。若且当于方块527，检测到LOCK1及VDDLOCK信号均已致能时，运作会继续进行方块529，其中脉冲控制逻辑电路207会进行切换，而选择CORE SRC 1信号当作核心脉冲信号。然后，运作会继续进行查询方块521，以判断频率电位是否降低(如先前所述)，以在方块523，判断是否改变VDD信号。

要注意的是，若显示新功率电位(在方块507)，并且当相位锁相回路203或301正上升或下降到新频率电位时，仍然会选择目前所选择的CORE SRC1或CORE SRC 2信号。只有在跳动的相位锁相回路锁住新频率电位(VDD锁住)，以及只要新频率电位仍有效，脉冲控制逻辑电路207才会切换核心脉冲信号。例如，要注意的是，若选择相位锁相回路301，并且相位锁相回路203正跳动而到达不同的功率电位，然后突然需要不同的功率(如当等待LOCK2的致能时，回路中的方块505所检测到的)，则方块507会判断目前功率电位是否与新功率电位匹配。若如此，运作会在方块505、507及508之间形成回路。如先前所提及的，若在方块511，改变VDDSTEP信号，而使VDD增加，然后在致能VDDLOCK的前，若方块507判断目前功率电位为再次有效，则方块510会使VDD降低，而回到关于核心脉冲信号的目前频率的适当电位。

电源管理***200的流程图会因为不需要方块525，以及运作会直接进行方块527而简化。再者，因为相位锁相回路201保持与最大功率的最大频率同步，所以在方块527，只会检查VDDLOCK信号。再者，在方块529进行切换之后，因为一旦VDDLOCK被致能，VDD便会切回到最大功率电位，并且不必降低VDD，所以运作会直接从方块527返回方块505。对于***200而言，只会将相位锁相回路203编程而选择降低功率模式，而当相位锁相回路203正跳动到新频率电位而达成新功率电位时，会暂时选择相位锁相回路201。

在所显示的任何形式中，切换会瞬间地发生，以致于微处理器400不会在任何时候暂停。以此方式，使用者不会经历***暂停，或应用装置锁住，而能从低功率模式中受惠。

虽然本发明已参考其某些较佳形式，而进行相当详细地说明，但是其它形式及变化是可行且可包含在内。例如，虽然本发明显示用于微处理器，但是可包含其它的电路组件。再者，电源管理控制器可实施于外部，来控制多个组件。最后，本领域技术人员应该了解到的是，在不脱离后附的权利要求所定义的本发明的精神及范围之下，为了进行与本发明相同的目的，其可立即使用揭示的概念及特定的实施例，来当作设计或修改其它的结构的基础。

Claims (20)

1.一种用于电源管理的频率电压装置，其特征在于包括：

一第一相位锁相回路，基于一总线脉冲信号，而产生处于一第一频率的一第一来源脉冲信号；

一第二相位锁相回路，基于一第一频率控制信号及该总线脉冲信号，而产生处于一第二频率的一第二来源脉冲信号；

一选择逻辑电路，基于一选择信号，而在该第一来源脉冲信号与该第二来源脉冲信号之间进行选择，而产生一核心脉冲信号；

一脉冲控制逻辑电路，用以根据至少一个功率感测信号来检测功率情况，用以根据该功率情况产生该第一频率控制信号，以及用以产生该选择信号；以及

一电压控制逻辑电路，耦接至该脉冲控制逻辑电路，用以调整一操作电压至与该核心脉冲信号的频率相称。

2.如权利要求1所述的频率电压装置，其中在该总线脉冲信号的一个脉冲周期内，该选择逻辑电路会根据该选择信号来切换该核心脉冲信号。

3.如权利要求1所述的频率电压装置，其中当该第二来源脉冲信号到达由该第一频率控制信号所表示的一降低频率时，该第二相位锁相回路会产生一第一频率锁住信号。

4.如权利要求3所述的频率电压装置，其中该脉冲控制逻辑电路会响应该第一频率锁住信号，而控制该选择信号，以选择该第二相位锁相回路而产生该核心脉冲信号。

5.如权利要求4所述的频率电压装置，其中在切换该核心脉冲信号之后，该电压控制逻辑电路会降低该操作电压。

6.如权利要求4所述的频率电压装置，其中该电压控制逻辑电路会响应于增加功率情况，而增加该操作电压，并且其中在增加该操作电压之后，该脉冲控制逻辑电路会控制该选择信号以选择该第一来源脉冲信号而产生该核心脉冲信号。

7.如权利要求6所述的频率电压装置，其中还包括：

该电压控制逻辑电路，致能一电压步阶信号以调整电压；以及

一电源供应器，基于该电压步阶信号，来调整该操作电压，并且会将指示性的一电压锁住信号传送到该脉冲控制逻辑电路。

8.如权利要求1所述的频率电压装置，其中该第一相位锁相回路基于一第二频率控制信号，而使该第一频率来源信号致能，并且会使表示该第一频率来源信号的一第二频率锁住信号致能，并且其中该脉冲控制逻辑电路会产生该第二频率控制信号，并且会接收该第二频率锁住信号。

9.如权利要求1所述的频率电压装置，其中该脉冲控制逻辑电路及该电压控制逻辑电路会一起运作，以在增加该核心脉冲信号的频率之前便增加该操作电压，并且在降低该核心脉冲信号的频率之后才降低该操作电压。

10.一种微处理器，其特征在于包括：

一功率情况感测接口，用以接收表示功率情况的至少一个功率感测信号；

一操作电压接口；

一第一相位锁相回路，基于一总线脉冲信号及一第一核心比率总线值，而产生处于一频率的一第一来源信号，以及用以产生一对应第一锁住信号；

一第二相位锁相回路，基于该总线脉冲信号，而产生处于一频率的一第二来源信号；

一脉冲控制器，耦接至该功率情况感测接口与该第一相位锁相回路及该第二相位锁相回路，用以产生在该第一相位锁相回路与该第二相位锁相回路之间进行切换的一选择信号、用以产生控制该第一来源信号的频率的该第一核心比率总线值、以及用以接收该对应第一锁住信号；

一选择逻辑电路，基于该选择信号，而选择输出该第一来源信号与该第二来源信号其中之一，而产生一核心脉冲信号；以及

一电压控制器，耦接至该脉冲控制器及该操作电压接口，用以调整操作电压，使其与该核心脉冲信号的频率相对应。

11.如权利要求10所述的微处理器，其中：

该第二相位锁相回路会产生处于一最大功率频率电位的该第二来源信号；

其中该脉冲控制器最初选择该第二相位锁相回路的该第二来源信号、决定足以符合该功率情况的一降低功率电位、产生表示该核心脉冲信号的一降低频率的该第一核心比率总线值，在达到该降低功率电位之后，为响应接收到该第一锁住信号，而切换该选择信号，以选择该第一相位锁相回路的该第一来源信号；

其中该第一相位锁相回路会使该第一来源信号回到该降低频率，并且产生表示其的该第一锁住信号；以及

其中在该脉冲控制器切换该核心脉冲信号之后，该电压控制器会降低操作电压，使其与该核心脉冲信号相称。

12.如权利要求11所述的微处理器，其中：

该电压控制器会检测足以符合该功率情况的一增加功率电位，并且会增加操作电压；以及

其中在操作电压增加之后，该脉冲控制器会调整该选择信号，以选择该第一相位锁相回路的该第一来源信号。

13.如权利要求10所述的微处理器，其中该第二相位锁相回路，基于该总线脉冲信号及一第二核心比率总线值，调整该第二来源信号之频率，并用以产生表示该第二来源信号的一第二锁住信号，且该脉冲控制器产生该第二核心比率总线值并接收所对应的该第一锁住信号。

14.如权利要求13所述的微处理器，其中该脉冲控制器及该电压控制器会一起运作，以在降低该核心脉冲信号的频率之后便降低操作电压，并且在增加该核心脉冲信号的频率之前便增加操作电压。

15.一种微处理器电源管理的频率电压控制的方法，其特征在于包括：基于一总线脉冲信号及一第一比率总线值，而产生处于一第一频率的一第一来源脉冲信号；

基于该总线脉冲信号及一第二比率总线值，而产生处于一第二频率的一第二来源脉冲信号；

感测一功率情况；

基于感测的该功率情况，而选择输出该第一来源脉冲信号与该第二来源脉冲信号其中之一，以获得一核心脉冲信号的一核心操作频率；以及

选择与该核心操作频率相称的操作电压。

16.如权利要求15所述的方法，其中还包括：

最初选择该第一来源脉冲信号，作为所述核心脉冲信号；

基于降低功率情况，而产生该第二比率总线值，以显示一降低频率；

响应于该第二比率总线值，而使该第二来源脉冲信号回到该降低频率；

当该第二来源脉冲信号到达该降低频率时，检测一第一锁住指示；

当检测到该第一锁住指示时，选择输出该第二来源脉冲信号；以及

在选择输出该第二来源脉冲信号之后，降低与该降低频率相对应的操作电压。

17.如权利要求16所述的方法，其中该切换到该第二来源脉冲信号包括在一个总线脉冲周期内进行切换。

18.如权利要求16所述的方法，其中包括：

感测增加功率情况；

增加与该感测功率情况相对应的操作电压；以及

选择输出该第一来源脉冲信号。

19.如权利要求18所述的方法，其中，在该切换到该第一来源脉冲信号之前，还包括：

决定适合用于该增加功率情况的一增加功率电位；

基于该增加功率电位，而产生表示一增加频率的该第一比率总线值；

使该第一来源脉冲信号回到该增加频率；

该增加操作电压包括增加与该增加频率相对应的操作电压；以及

当该第一来源脉冲信号到达该增加频率时，检测一第二锁住指示。

20.如权利要求18所述的方法，其中该切换到该第一来源脉冲信号包括在一个总线脉冲周期内进行切换。

Images