CN114430253B - 一种信号放大电路 - Google Patents

一种信号放大电路 Download PDF

Info

Publication number
CN114430253B
CN114430253B CN202210104090.3A CN202210104090A CN114430253B CN 114430253 B CN114430253 B CN 114430253B CN 202210104090 A CN202210104090 A CN 202210104090A CN 114430253 B CN114430253 B CN 114430253B
Authority
CN
China
Prior art keywords
unit
subunit
switch
amplification
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210104090.3A
Other languages
English (en)
Other versions
CN114430253A (zh
Inventor
姜舟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jiutian Ruixin Technology Co ltd
Original Assignee
Shenzhen Jiutian Ruixin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jiutian Ruixin Technology Co ltd filed Critical Shenzhen Jiutian Ruixin Technology Co ltd
Priority to CN202210104090.3A priority Critical patent/CN114430253B/zh
Publication of CN114430253A publication Critical patent/CN114430253A/zh
Priority to PCT/CN2023/072540 priority patent/WO2023143230A1/zh
Application granted granted Critical
Publication of CN114430253B publication Critical patent/CN114430253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了一种信号放大电路，包括放大单元，以及偏置电流设置为纳安级的偏置电流源；所述偏置电流源的一端连接所述放大单元的偏置电流输入端，所述偏置电流源的另一端接地；所述放大单元，用于通过所述偏置电流输入端获取纳安级的偏置电流，并根据所述纳安级的偏置电流确定放大的工作点，以维持其工作状态。本申请能够实现在超低功耗的状态下工作。

Description

一种信号放大电路
技术领域
本申请涉及电子电路技术领域，尤其是涉及一种信号放大电路。
背景技术
作为模拟信号处理电路的关键模块，模拟信号放大器由于其低功耗、低噪声的特性，被广泛应用于语音识别传感器、增强现实与虚拟现实设备、智能家电、可穿戴医疗传感器等。在物联网应用场景中，模拟信号放大器对环境中的语音、视觉、生物电信号等微弱模拟信号进行信号幅度放大处理，放大倍数通常为100-1000倍，而放大后的模拟信号经过高精度模数转换器转化成了数字信号后，可以在数字域被用于各种信号处理与分析，并通过有线或者无线的方式传输到外部的终端处理器。虽然现有的物联网设备已经可以在实际场景中处理各种任务，但是为了进一步增加物联网设备的续航时间，需要将功耗进一步降低，这对模拟信号放大器的设计提出巨大挑战。
发明内容
针对上述技术问题，本申请提供了一种信号放大电路，能够在超低功耗的状态下工作。
本申请实施例提供了一种信号放大电路包括放大单元，以及偏置电流设置为纳安级的偏置电流源；
所述偏置电流源的一端连接所述放大单元的偏置电流输入端，所述偏置电流源的另一端接地；
所述放大单元，用于通过所述偏置电流输入端获取纳安级的偏置电流，并根据所述纳安级的偏置电流确定放大的工作点，以维持其工作状态。
可选地，所述放大单元包括第一放大子单元和第二放大子单元；
所述第一放大子单元的第一端以及所述第二放大子单元的第一端均用于输入模拟信号；
所述第一放大子单元的第二端以及所述第二放大子单元的第二端均用于输出所述模拟信号经过放大后的放大信号；
所述第一放大子单元的第三端以及所述第二放大子单元的第三端连接，并作为电源电压输入端；
所述第一放大子单元的第四端以及所述第二放大子单元的第四端连接，并作为所述偏置电流输入端。
可选地，所述第一放大子单元为包括第一N型场效应管和第一P型场效应管，所述第二放大子单元包括第二N型场效应管和第二P型场效应管：
所述第一N型场效应管的栅极与所述第一P型场效应管的栅极连接，并作为所述第一放大子单元的第一端；所述第二N型场效应管的栅极与所述第二P型场效应管的栅极连接，并作为所述第二放大子单元的第一端；
所述第一N型场效应管的漏极与所述第一P型场效应管的漏极连接，并作为所述第一放大子单元的第二端；所述第二N型场效应管的漏极与所述第二P型场效应管的漏极连接，以作为所述第二放大子单元的第二端；
所述第一P型场效应管的源极为所述第一放大子单元的第三端，所述第二P型场效应管的源极为所述第二放大子单元的第三端；
所述第一N型场效应管的源极为所述第一放大子单元的第四端，所述第二N型场效应管的源极为所述第二放大子单元的第四端。
可选地，所述第一N型场效应管以及所述第二N型场效应管的宽长比均为第一预设值，所述第一P型场效应管以及所述第二P型场效应管的宽长比均为第二预设值。
可选地，所述信号放大电路包括调节单元；
所述调节单元的第一端用于输入工作电压，所述调节单元的第二端与所述电源电压输入端连接，所述调节单元的第三端用于输入偏置电压。
可选地，所述调节单元为第三P型场效应管；
所述第三P型场效应管的源极为所述调节单元的第一端，所述第三P型场效应管的栅极为所述调节单元的第三端，所述第三P型场效应管的漏极为所述调节单元的第二端。
可选地，所述信号放大电路包括第一电阻、第二电阻、第一电容和第二电容；
所述第一电阻的一端连接所述第一放大子单元的第一端，所述第一电阻的另一端连接所述第一放大子单元的第二端；
所述第二电阻的一端连接所述第二放大子单元的第一端，所述第二电阻的另一端连接所述第二放大子单元的第二端；
所述第一电容的一端连接所述第一放大子单元的第一端，所述第一电容的另一端连接所述第一放大子单元的第二端；
所述第二电容的一端连接所述第二放大子单元的第一端，所述第二电容的另一端连接所述第二放大子单元的第二端。
可选地，所述信号放大电路包括第一开关单元、第二开关单元以及检测单元；
所述第一开关单元的第一端与所述第一放大子单元的第一端连接，所述第一开关单元的第二端与所述第一放大子单元的第二端连接，所述第一开关单元的第三端与所述检测单元的第一输出端连接，用于当所述第一开关单元的第三端接收到异常控制信号时，所述第一开关单元的第一端与所述第一开关单元的第二端形成通路，并通过所述第一开关单元的第四端输入第一共模电压，从所述第一开关单元的第一端和所述第一开关单元的第二端输出所述第一共模电压；
所述第二开关单元的第一端与所述第二放大子单元的第一端连接，所述第二开关单元的第二端与所述第二放大子单元的第二端连接，所述第二开关单元的第三端与所述检测单元的第二输出端连接，用于当所述第二开关单元的第三端接收到异常控制信号时，所述第二开关单元的第一端与所述第二开关单元的第二端形成通路，并通过所述第二开关单元的第四端输入第二共模电压，从所述第二开关单元的第一端和所述第二开关单元的第二端输出所述第二共模电压；
所述检测单元的第一输入端与所述第一放大子单元的第二端连接，所述检测单元的第二输入端与所述第二放大子单元的第二端连接，用于根据从所述检测单元的第一输入端、所述检测单元的第二输入端获取到的放大信号，通过所述检测单元的第一输出端和所述检测单元的第二输出端输出异常控制信号或正常控制信号。
可选地，所述第一开关单元包括第一开关子单元、第二开关子单元、第三开关子单元和第四开关子单元；
所述第一开关子单元的第一端、所述第二开关子单元的第一端、第三开关子单元的第一端与第四开关子单元的第一端连接，并作为所述第一开关单元的第四端；
所述第一开关子单元的第二端与所述第二开关子单元的第二端连接，并作为所述第一开关单元的第一端；
第三开关子单元的第二端与第四开关子单元的第二端连接，并作为所述第一开关单元的第二端；
所述第一开关子单元的控制端、所述第二开关子单元的控制端、所述第三开关子单元的控制端以及所述第四开关子单元的控制端均为所述第一开关单元的第三端。
可选地，所述第一开关子单元和所述第三开关子单元均为N型场效应管，所述第二开关子单元和所述第四开关子单元均为P型场效应管。
可选地，所述第二开关单元包括第五开关子单元、第六开关子单元、第七开关子单元和第八开关子单元；
所述第五开关子单元的第一端、所述第六开关子单元的第一端、第七开关子单元的第一端与第八开关子单元的第一端连接，并作为所述第二开关单元的第四端；
所述第五开关子单元的第二端与所述第六开关子单元的第二端连接，并作为所述第二开关单元的第一端；
第七开关子单元的第二端与第八开关子单元的第二端连接，并作为所述第二开关单元的第二端；
所述第五开关子单元的控制端、所述第六开关子单元的控制端、第七开关子单元的控制端与第八开关子单元的控制端均为所述第二开关单元的第三端。
可选地，所述第五开关子单元与所述第七开关子单元均为N型场效应管，所述第六开关子单元与所述第八开关子单元均为P型场效应管。
可选地，所述检测单元包括第一减法运算单元、第二减法运算单元、第一比较单元、第二比较单元、逻辑单元和触发单元；
所述第一减法运算单元的第一输入端为所述检测单元的第一输入端，所述第一减法运算单元的输出端与所述第一比较单元的第一输入端连接，用于将通过所述第一减法运算单元的第二输入端输入的第一预设电压，与通过所述第一减法运算单元的第一输入端输入的反相模拟信号的电压值进行相减，并将得到的第一差值通过所述第一减法运算单元的输出端输出；
所述第二减法运算单元的第一输入端为所述检测单元的第二输入端，所述第二减法运算单元的输出端与所述第二比较单元的第一输入端连接，用于将通过所述第二减法运算单元的第二输入端输入的第二预设电压，与通过所述第二减法运算单元的第一输入端输入的正相模拟信号的电压值进行相减，并将得到的第二差值通过所述第二减法运算单元的输出端输出；
所述第一比较单元的第二输入端为所述检测单元的第二输入端，所述第一比较单元的输出端与所述逻辑单元的第一输入端连接，用于将所述第一差值与所述第一比较单元的第二输入端输入的正相模拟信号的电压值进行比较，并将第一比较结果通过所述第一比较单元的输出端输出；
所述第二比较单元的第二输入端为所述检测单元的第一输入端，所述第二比较单元的输出端与所述逻辑单元的第二输入端连接，用于将所述第二差值与所述第二比较单元的第二输入端输入的反相模拟信号的电压值进行比较，并将第二比较结果通过所述第二比较单元的输出端输出；
所述逻辑单元的输出端与所述触发单元的输入端连接，用于根据所述第一比较结果与所述第二比较结果进行逻辑判断，并将判断结果通过所述逻辑单元的输出端输出；
所述触发单元的输出端分为所述检测单元的第一输出端、所述检测单元的第二输出端，用于根据所述判断结果产生正常控制信号或异常控制信号，并将所述正常控制信号或所述异常控制信号通过所述触发单元的输出端输出。
可选地，所述逻辑单元为或门逻辑电路。
可选地，所述触发单元为由若干个D触发器组成的移位寄存器。
相比于现有技术，本申请实施例具有如下有益效果：
本申请实施例提供的信号放大电路包括放大单元，以及偏置电流设置为纳安级的偏置电流源；所述偏置电流源的一端连接所述放大单元的偏置电流输入端，所述偏置电流源的另一端接地；所述放大单元，用于通过所述偏置电流输入端获取纳安级的偏置电流，并根据所述纳安级的偏置电流确定放大的工作点，以维持其工作状态。由此可见，所述偏置电流源向所述放大单元提供纳安级的偏置电流，使所述放大单元在纳安级偏置电流的工作状态下对输入到所述放大单元的模拟信号进行放大。现有的模拟信号放大器需要微安级甚至毫安级的偏置电流，而本申请的信号放大电路只需要纳安级的偏置电流就能够使放大单元处于工作状态，相比起现有的模拟信号放大器，本申请的信号放大电路所需的偏置电流更小，因此功耗更低。
附图说明
图1是本申请实施例提供的信号放大电路的第一种结构示意图；
图2是本申请实施例提供的放大单元的结构示意图；
图3是本申请实施例提供的信号放大电路的第二种结构示意图；
图4是本申请实施例提供的信号放大电路的第三种结构示意图；
图5是本申请实施例提供的第一开关单元的结构示意图；
图6是本申请实施例提供的第二开关单元的结构示意图；
图7是本申请实施例提供的检测单元的结构示意图；
其中，1000、偏置电流源；1100、放大单元；1110、第一放大子单元；1120、第二放大子单元；1111、第一P型场效应管；1112、第一N型场效应管；1121、第二P型场效应管；1122、第二N型场效应管；1130、调节单元；1131、第三P型场效应管；1201、第一电阻；1202、第二电阻；1203、第一电容；1204、第二电容；1310、第一开关单元；1320、第二开关单元；1311、第一开关子单元；1312、第二开关子单元；1313、第三开关子单元、1314、第四开关子单元；1321、第五开关子单元；1322、第六开关子单元；1323、第七开关子单元；1324、第八开关子单元；1410、检测单元；1411、第一减法运算单元；1412、第二减法运算单元；1421、第一比较单元；1422、第二比较单元；1430、逻辑单元；1440、触发单元。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请提供一种信号放大电路，请参阅图1，图1是本申请实施例提供的信号放大电路的第一种结构示意图。该信号放大电路包括放大单元1100，以及偏置电流设置为纳安级的偏置电流源1000；该偏置电流源1000的一端连接该放大单元1100的偏置电流输入端，该偏置电流源1000的另一端接地；可以理解的是，该偏置电流设置为纳安级的偏置电流源1000，指的是只提供0nA～1000nA偏置电流的偏置电流源1000，因此本申请的偏置电流源1000可以按照需要提供不同数值的纳安级偏置电流，例如100nA、255nA、400nA、550nA、700nA，在此不一一列举。
优选地，该偏置电流源1000提供400纳安至700纳安的偏置电流。
可以理解的是，当偏置电流少于400纳安时，偏置电流过小，不足以发挥作用；当偏置电流大于700纳安时，虽然可以发挥偏置作用，但同时提高了功耗。因此，偏置电流源1000提供400纳安至700纳安的偏置电流，能够向放大单元1100提供正常的偏置电流的同时减低功耗。
该放大单元1100，用于通过该偏置电流输入端获取纳安级的偏置电流，并根据该纳安级的偏置电流确定放大的工作点，以维持其工作状态。
在本实施例中，放大单元1100在获得直流电压以及偏置电流源1000提供的纳安级的偏置电流后，根据该纳安级的偏置电流确定放大的工作点以对输入到该放大单元1100的模拟信号进行放大，而放大后的模拟信号由该放大单元1100输出。本实施例的放大单元1100可以是一级放大电路、二级放大电路或者三级以上的多级放大电路，但是本申请实施例的放大单元1100的电路架构采用一级放大电路，有利于减少电路中的电子器件，避免更多的电子器件造成更高的能耗，从而降低了整体电路的功耗。
可以理解的是，现有的模拟信号放大器的缺点是需要一个达到微安甚至毫安级的偏置电流。这种级别的高功耗电流的特性限制了现有的模拟信号放大器在低功耗物联网***或可穿戴式设备中的应用前景。然而，本实施例偏置电流源1000向该放大单元1100提供纳安级的偏置电流，使该放大单元1100在纳安级偏置电流的工作状态下对输入到该放大单元1100的模拟信号进行放大。相比起现有的模拟信号放大器需要微安级甚至毫安级的偏置电流，本申请的信号放大电路只需要纳安级的偏置电流就能够使放大单元1100处于工作状态，由此可见，本申请的信号放大电路所需的偏置电流更小，因此功耗更低。
在一个实施例中，该放大单元1100包括第一放大子单元1110和第二放大子单元1120；该第一放大子单元1110的第一端以及该第二放大子单元1120的第一端均用于输入模拟信号；该第一放大子单元1110的第二端以及该第二放大子单元1120的第二端均用于输出该模拟信号经过放大后的放大信号；该第一放大子单元1110的第三端以及该第二放大子单元1120的第三端连接，并作为电源电压输入端；该第一放大子单元1110的第四端以及该第二放大子单元1120的第四端连接，并作为该偏置电流输入端。
在本实施例中，当输入的模拟信号包括第一输入信号Vinp和第二输入信号Vinn时，第一输入信号Vinp从第一放大子单元1110的第一端传输到第一放大子单元1110，经过第一放大子单元1110放大后，从第一放大子单元1110的第二端输出第一输出信号Voutn；第二输入信号Vinn从第二放大子单元1120的第一端传输到第二放大子单元1120，经过第二放大子单元1120放大后，从第二模拟信号输出端输出第二输出信号Voutp。
可以理解的是，本实施例的第一放大子单元1110和第二放大子单元1120使得信号放大电路可以并行处理带有正相信号和反相信号的模拟信号，提高了信号放大电路的信号处理能力，而且信号放大电路接收并放大不同类型的模拟信号，提高了信号放大电路对于各种模拟信号的兼容性。
在一个实施例中，第一放大子单元1110和第二放大子单元1120均是晶体对管，第一放大子单元1110是第一晶体对管，第二放大子单元1120是第二晶体对管，因此本申请实施例的第一放大子单元1110、第二放大子单元1120的电路架构均为一级放大电路，有利于减少电路中的电子器件，避免更多的电子器件造成更高的能耗，从而降低了整体电路的功耗。
可选地，该第一放大子单元1110为包括第一NPN型三极管和第一PNP型三极管，该第二放大子单元1120包括第二NPN型三极管和第二PNP型三极管。
该第一NPN型三极管的栅极与该第一PNP型三极管的栅极连接，并作为该第一放大子单元1110的第一端；该第二NPN型三极管的栅极与该第二PNP型三极管的栅极连接，并作为该第二放大子单元1120的第一端。
该第一NPN型三极管的漏极与该第一PNP型三极管的漏极连接，并作为该第一放大子单元1110的第二端；该第二NPN型三极管的漏极与该第二PNP型三极管的漏极连接，以作为该第二放大子单元1120的第二端。
该第一PNP型三极管的源极为该第一放大子单元1110的第三端，该第二PNP型三极管的源极为该第二放大子单元1120的第三端。该第一NPN型三极管的源极为该第一放大子单元1110的第四端，该第二NPN型三极管的源极为该第二放大子单元1120的第四端。
请参阅图2，图2是本申请实施例提供的放大单元1100的结构示意图。
可选地，该第一放大子单元1110为包括第一N型场效应管1112和第一P型场效应管1111，该第二放大子单元1120包括第二N型场效应管1122和第二P型场效应管1121。
该第一N型场效应管1112的栅极与该第一P型场效应管1111的栅极连接，并作为该第一放大子单元1110的第一端；该第二N型场效应管1122的栅极与该第二P型场效应管1121的栅极连接，并作为该第二放大子单元1120的第一端。
该第一N型场效应管1112的漏极与该第一P型场效应管1111的漏极连接，并作为该第一放大子单元1110的第二端；该第二N型场效应管1122的漏极与该第二P型场效应管1121的漏极连接，以作为该第二放大子单元1120的第二端。
该第一P型场效应管1111的源极为该第一放大子单元1110的第三端，该第二P型场效应管1121的源极为该第二放大子单元1120的第三端；该第一N型场效应管1112的源极为该第一放大子单元1110的第四端，该第二N型场效应管1122的源极为该第二放大子单元1120的第四端。
在本实施例中，该第一N型场效应管1112以及该第二N型场效应管1122的宽长比均为第一预设值，该第一P型场效应管1111以及该第二P型场效应管1121的宽长比均为第二预设值。
可以理解的是，本申请提供多种不同宽长比的第一N型场效应管1112、第二N型场效应管1122、第一P型场效应管1111以及第二P型场效应管1121的具体实施例，例如，第一N型场效应管1112、第二N型场效应管1122的宽长比均为250，第一P型场效应管1111、第二P型场效应管1121的宽长比均为150；或者，第一N型场效应管1112、第二N型场效应管1122的宽长比均为80，第一P型场效应管1111、第二P型场效应管1121的宽长比均为180。在此不一一列举各种具体实施例。在本实施例中，各种不同宽长比的第一N型场效应管1112、第二N型场效应管1122、第一P型场效应管1111以及第二P型场效应管1121均处于亚阈状态。
可以理解的是，第一输入信号Vinp和第二输入信号Vinn分别经过第一放大子单元1110和第二放大子单元1120放大后，对应输出的第二输出信号Voutp和第一输出信号Voutn可能会出现幅度差异巨大的情况。
在一个实施例中，该信号放大电路包括调节单元1130；该调节单元1130的第一端用于输入工作电压，该调节单元1130的第二端与该电源电压输入端连接，该调节单元1130的第三端用于输入偏置电压。
可以理解的是，本申请实施例的调节单元1130是用于调节放大后的模拟信号的共模电压，使放大后的模拟信号的共模电压更稳定，从而消除第二输出信号Voutp的幅度和第一输出信号Voutn的幅度之间出现的巨大差异。
在本实施例中，上述调节单元1130为晶体管，该调节单元1130可以是三极管也可以是MOS管。
可选地，在一种实施例中，该调节单元1130为第三P型场效应管1131；该第三P型场效应管1131的源极为该调节单元1130的第一端，该第三P型场效应管1131的栅极为该调节单元1130的第三端，该第三P型场效应管1131的漏极为该调节单元1130的第二端。
在本实施例中，来自外部的偏置电压Vcm从第三P型场效应管1131的栅极输入，以根据偏置电压Vcm控制该第三P型场效应管1131的开关，从而控制源极和漏极之间的通路断开或闭合。通过源极和漏极之间的通路控制从第三P型场效应管1131的源极输入的直流电压大小，并利用该直流电压调节放大后的模拟信号的共模电压，以调节第二输出信号Voutp的幅度和第一输出信号Voutn的幅度，进而稳定放大后的模拟信号。
可以理解的是，第一输入信号Vinp和第二输入信号Vinn分别经过第一放大子单元1110和第二放大子单元1120放大后，有可能将第一输入信号Vinp和第二输入信号Vinn的输入噪声也放大了，从而降低放大后的第二输出信号Voutp和第一输出信号Voutn的信噪比。
本实施例的信号放大电路的输入噪声
Figure GDA0004077285920000111
可以用公式(1)来表示：
Figure GDA0004077285920000112
其中，gm为晶体对管的跨导值；WL为晶体对管的尺寸大小；f为信号放大电路的运行频率。如公式(1)所示，输入噪声
Figure GDA0004077285920000113
主要是由晶体对管的热噪声与闪烁噪声组成；其中第一项
Figure GDA0004077285920000114
为热噪声，第二项
Figure GDA0004077285920000115
为闪烁噪声。
首先，根据晶体管热噪声的特性，其噪声功率频谱是均匀分布在整个频域范围内的，本实施例的信号放大电路的带宽被设计为100～10kHz。在不影响语音输入信号带宽的情况下，通过把最大带宽限制在10kHz，大大降低了大于10kHz的高频范围内热噪声的影响。同时得益于本实施例的放大单元1100，大幅提高了信号放大电路的跨导值gm，而根据算式(1)所示，跨导值gm的提升也能有效地降低热噪声所带来的影响。
其次，根据晶体管闪烁噪声的特性，其噪声功率频谱分布是随着频率f的减小而增加的，晶体管闪烁噪声在低频范围内是主要的噪声。
请参阅图3，图3是本申请实施例提供的信号放大电路的第二种结构示意图。
在一个实施例中，本实施例的信号放大电路包括第一电阻1201、第二电阻1202、第一电容1203和第二电容1204；该第一电阻1201的一端连接该第一放大子单元1110的第一端，该第一电阻1201的另一端连接该第一放大子单元1110的第二端；该第二电阻1202的一端连接该第二放大子单元1120的第一端，该第二电阻1202的另一端连接该第二放大子单元1120的第二端；该第一电容1203的一端连接该第一放大子单元1110的第一端，该第一电容1203的另一端连接该第一放大子单元1110的第二端；该第二电容1204的一端连接该第二放大子单元1120的第一端，该第二电容1204的另一端连接该第二放大子单元1120的第二端。
在本实施例中，第一电阻1201、第二电阻1202、第一电容1203、第二电容1204组成了一个100Hz的高通滤波器，可以抑制小于100Hz的低频的闪烁噪声，降低晶体管闪烁噪声所带来的影响。
可选地，该第一放大子单元1110的第一端与第三电容的一端连接，该第三电容的另一端用于输入第一输入信号Vinp；该第二放大子单元1120的第一端与第四电容的一端连接，该第四电容的另一端用于输入第二输入信号Vinn。
可以理解的是，根据公式(1)，增大晶体对管的尺寸大小，可以有效地降低闪烁噪声的影响。因此，本申请的模拟信号放大电路的晶体管尺寸基于电路面积与输入噪声的要求，进行了最优化设计。
优选地，在一种实施例中，上述第一N型场效应管1112、第二N型场效应管1122的宽长比均为160，第一P型场效应管1111、第二P型场效应管1121的宽长比均为360。
在本实施例中，由于偏置电流是在纳安级的，使得第一N型场效应管1112与第二N型场效应管1122的栅极电压Vgs约等于阈值电压VT、第一P型场效应管1111与第二P型场效应管1121的栅极电压Vgs约等于阈值电压VT，从而让第一N型场效应管1112、第二N型场效应管1122、第一P型场效应管1111、第二P型场效应管1121均工作在亚阈状态。由第一N型场效应管1112和第一P型场效应管1111构成的第一放大子单元1110，以及由第二N型场效应管1122和第二P型场效应管1121构成的第二放大子单元1120，大幅提高了信号放大电路的输入噪音效率系数NEF与跨导值gm，同时也为信号放大电路提供了足够的开环增益(open-loop gain)，该开环增益为30-40dB，而且使信号放大电路在闭环连接状态下能够提供芯片应用需求的最大闭环增益，该最大闭环增益为20dB。
在纳安级偏置电流的工作状态下，现有的信号放大器的均方根RMS输入噪声也大幅提升，达到10-20微伏，如此会导致信噪比出现大幅降低，降低了对于语音、视觉、生物电信号等微弱模拟信号的感知精度。不同于现有的信号放大器，本实施例的信号放大电路基于先进的55纳米制造工艺对晶体管的尺寸进行优化，还配置了100Hz的高通滤波器与10kHz的最大带宽限制，使得本实施例的信号放大电路的功耗降低到纳瓦级别同时在100到10kHz的频域实现了小于7微伏的均方根RMS输入噪声。
可以理解的是，在上述实施例中，为了实现低频域高通滤波，第一电阻1201和第二电阻1202的阻抗非常大，达到50-500GΩ，同时第一电容1203和第二电容1204的电容值是皮法级的，当上电时信号放大电路的输入端VIP和输入端VIN发生步阶变化，信号放大电路开始进入步阶响应，其上电建立时间是由第一电阻1201、第二电阻1202、第一电容1203和第二电容1204的时间常数决定的：
τ＝CRAC(2)
其中，τ表示时间常数，RAC表示第一电阻1201的电阻值和第二电阻1202的电阻值，C表示第一电容1203和第二电容1204的电容值。
由算式(2)计算可得，上述实施例的上电建立时间大幅度增加，应对输入异常的反应时间也会更长，如此会导致相关产品的上电工作延时过长，极大影响用户体验。
为了解决上述技术问题，本申请提供一个实施例，本实施例的信号放大电路包括放大单元1100、偏置电流设置为纳安级的偏置电流源1000、开关单元以及检测单元1410；该偏置电流源1000的一端连接该放大单元1100的偏置电流输入端，该偏置电流源1000的另一端接地。
该放大单元1100用于通过该偏置电流输入端获取纳安级的偏置电流，并根据该纳安级的偏置电流确定放大的工作点，以维持其工作状态。
该检测单元1410的输入端与该放大单元1100的输出端连接，该检测单元1410的输出端与该开关单元的控制端连接，用于根据该放大单元1100的输出端输出的放大信号，向该开关单元输出异常控制信号或正常控制信号。
该开关单元的第一端与该放大单元1100的输入端连接，该开关单元的第二一端与该放大单元1100的输出端连接，用于当该开关单元的控制端接收到异常控制信号时，该开关单元的第一端与该开关单元的第二端形成通路，并通过该开关单元的第四端输入共模电压，从该开关单元的第一端和该开关单元的第二端输出共模电压。
可以理解的是，开关单元通过向放大单元1100的输入信号和输出信号提供一个共模电压，可以辅助放大单元1100快速地上电建立与恢复正常，大幅减少上电建立时间与异常反应时间。
请参阅图4，图4是本申请实施例提供的信号放大电路的第三种结构示意图。
可选地，在一种实施例中，该信号放大电路包括第一开关单元1310、第二开关单元1320以及检测单元1410。
该第一开关单元1310的第一端与该第一放大子单元1110的第一端连接，该第一开关单元1310的第二端与该第一放大子单元1110的第二端连接，该第一开关单元1310的第三端与该检测单元1410的第一输出端连接，用于当该第一开关单元1310的第三端接收到异常控制信号时，该第一开关单元1310的第一端与该第一开关单元1310的第二端形成通路，并通过该第一开关单元1310的第四端输入第一共模电压，从该第一开关单元1310的第一端和该第一开关单元1310的第二端输出该第一共模电压。
该第二开关单元1320的第一端与该第二放大子单元1120的第一端连接，该第二开关单元1320的第二端与该第二放大子单元1120的第二端连接，该第二开关单元1320的第三端与该检测单元1410的第二输出端连接，用于当该第二开关单元1320的第三端接收到异常控制信号时，该第二开关单元1320的第一端与该第二开关单元1320的第二端形成通路，并通过该第二开关单元1320的第四端输入第二共模电压，从该第二开关单元1320的第一端和该第二开关单元1320的第二端输出该第二共模电压。
该检测单元1410的第一输入端与该第一放大子单元1110的第二端连接，该检测单元1410的第二输入端与该第二放大子单元1120的第二端连接，用于根据从该检测单元1410的第一输入端、该检测单元1410的第二输入端获取到的放大信号，通过该检测单元1410的第一输出端和该检测单元1410的第二输出端输出异常控制信号或正常控制信号。
在本实施例中，检测单元1410由一个低频数字时钟信号CLK驱动，实时监测第二输出信号Voutp和第一输出信号Voutn。检测第二输出信号Voutp和第一输出信号Voutn是否处于异常状态，其中，当放大单元1100处于上电状态或者输入异常时，放大单元1100输出的第二输出信号Voutp和第一输出信号Voutn会发生异常。第二输出信号Voutp和第一输出信号Voutn的异常状态包括第二输出信号Voutp和第一输出信号Voutn的电压值同时大幅升高或降低，或者第二输出信号Voutp或第一输出信号Voutn的其中一个的电压值大幅上升或下降。
若检测到第一输出信号Voutn处于异常状态，此时检测单元1410的第一控制信号输出端发出异常控制信号INN_C。第一控制信号输入端接收到异常控制信号INN_C时，该第一电源电压端与该第一电压输入端、该第一电压输出端连接，使第一输入信号Vinp和第一输出信号Voutn得到一个共模电压Vcm；同理，若检测到第二输出信号Voutp处于异常状态，此时检测单元1410的第一控制信号输出端发出异常控制信号INP_C。第二控制信号输入端接收到异常控制信号INP_C时，该第二电源电压端与该第二电压输入端、该第二电压输出端连接，使第二输入信号Vinn和第二输出信号Voutp得到一个共模电压Vcm。
在本实施例中，当第二输出信号Voutp或第一输出信号Voutn发生异常时，检测单元1410会相应地输出异常控制信号INP_C或INN_C到第一开关单元1310或第二开关单元1320，第一开关单元1310或第二开关单元1320通过向放大单元1100的输入信号和输出信号提供一个共模电压Vcm，可以辅助放大单元1100快速地上电建立与恢复正常，将上电建立时间与异常反应时间控制在0.1-0.3秒的区间内，达到大幅降低上电建立时间与异常反应时间的目的。
请参阅图5，图5是本申请实施例提供的第一开关单元1310的结构示意图。
具体地，该第一开关单元1310包括第一开关子单元1311、第二开关子单元1312、第三开关子单元1313和第四开关子单元1314；该第一开关子单元1311的第一端、该第二开关子单元1312的第一端、第三开关子单元1313的第一端与第四开关子单元1314的第一端连接，并作为该第一开关单元1310的第四端；该第一开关子单元1311的第二端与该第二开关子单元1312的第二端连接，并作为该第一开关单元1310的第一端；第三开关子单元1313的第二端与第四开关子单元1314的第二端连接，并作为该第一开关单元1310的第二端；该第一开关子单元1311的控制端、该第二开关子单元1312的控制端、该第三开关子单元1313的控制端以及该第四开关子单元1314的控制端均为该第一开关单元1310的第三端。
正常状态下，该第一开关子单元1311的控制端、该第二开关子单元1312的控制端、该第三开关子单元1313的控制端以及该第四开关子单元1314的控制端接收到的是正常控制信号，第一开关子单元1311、第二开关子单元1312、第三开关子单元1313、第四开关子单元1314处于开路状态，从而使共模电压Vcm、第一输入信号Vinp、第一输出信号Voutn相互不连接。
异常状态下，该第一开关子单元1311的控制端、该第二开关子单元1312的控制端、该第三开关子单元1313的控制端以及该第四开关子单元1314的控制端接收到的是异常控制信号INP_C或异常控制信号INN_C，第一开关子单元1311、第二开关子单元1312、第三开关子单元1313、第四开关子单元1314处于闭路状态，从而使共模电压Vcm、第一输入信号Vinp、第一输出信号Voutn相互连接。
可选地，该第一开关子单元1311和该第三开关子单元1313均为N型场效应管，该第二开关子单元1312和该第四开关子单元1314均为P型场效应管。
可选地，该第一开关子单元1311、该第三开关子单元1313均为NPN三极管，该第二开关子单元1312、该第四开关子单元1314均为PNP三极管。
请参阅图6，图6是本申请实施例提供的第二开关单元1320的结构示意图。
具体地，该第二开关单元1320包括第五开关子单元1321、第六开关子单元1322、第七开关子单元1323和第八开关子单元1324；该第五开关子单元1321的第一端、该第六开关子单元1322的第一端、第七开关子单元1323的第一端与第八开关子单元1324的第一端连接，并作为该第二开关单元1320的第四端；该第五开关子单元1321的第二端与该第六开关子单元1322的第二端连接，并作为该第二开关单元1320的第一端；第七开关子单元1323的第二端与第八开关子单元1324的第二端连接，并作为该第二开关单元1320的第二端；该第五开关子单元1321的控制端、该第六开关子单元1322的控制端、第七开关子单元1323的控制端与第八开关子单元1324的控制端均为该第二开关单元1320的第三端。
同理，正常状态下，该第五开关子单元1321的控制端、该第六开关子单元1322的控制端、第七开关子单元1323的控制端与第八开关子单元1324的控制端接收到的是正常控制信号，第五开关子单元1321、第六开关子单元1322、第七开关子单元1323、第八开关子单元1324处于开路状态，从而使共模电压Vcm、第一输入信号Vinp、第一输出信号Voutn相互不连接。
异常状态下，该第五开关子单元1321的控制端、该第六开关子单元1322的控制端、第七开关子单元1323的控制端与第八开关子单元1324的控制端接收到的是异常控制信号INP_C或异常控制信号INN_C，第五开关子单元1321、第六开关子单元1322、第七开关子单元1323、第八开关子单元1324处于闭路状态，从而使共模电压Vcm、第一输入信号Vinp、第一输出信号Voutn相互连接。
可选地，该第五开关子单元1321与该第七开关子单元1323均为N型场效应管，该第六开关子单元1322与该第八开关子单元1324均为P型场效应管。
可选地，该第五开关子单元1321、该第七开关子单元1323均为NPN三极管，该第六开关子单元1322、该第八开关子单元1324均为PNP三极管。
请参阅图7，图7是本申请实施例提供的检测单元1410的结构示意图。
具体地，该检测单元1410包括第一减法运算单元1411、第二减法运算单元1412、第一比较单元1421、第二比较单元1422、逻辑单元1430和触发单元1440。
该第一减法运算单元1411的第一输入端为该该检测单元1410的第一输入端，该第一减法运算单元1411的输出端与该第一比较单元1421的第一输入端连接，用于将通过该第一减法运算单元1411的第二输入端输入的第一预设电压，与通过该第一减法运算单元1411的第一输入端输入的反相模拟信号的电压值进行相减，并将得到的第一差值通过该第一减法运算单元1411的输出端输出。
该第二减法运算单元1412的第一输入端为该该检测单元1410的第二输入端，该第二减法运算单元1412的输出端与该第二比较单元1422的第一输入端连接，用于将通过该第二减法运算单元1412的第二输入端输入的第二预设电压，与通过该第二减法运算单元1412的第一输入端输入的正相模拟信号的电压值进行相减，并将得到的第二差值通过该第二减法运算单元1412的输出端输出。
该第一比较单元1421的第二输入端为该检测单元1410的第二输入端，该第一比较单元1421的输出端与该逻辑单元1430的第一输入端连接，用于将该第一差值与该第一比较单元1421的第二输入端输入的正相模拟信号的电压值进行比较，并将第一比较结果通过该第一比较单元1421的输出端输出。
该第二比较单元1422的第二输入端为该检测单元1410的第一输入端，该第二比较单元1422的输出端与该逻辑单元1430的第二输入端连接，用于将该第二差值与该第二比较单元1422的第二输入端输入的反相模拟信号的电压值进行比较，并将第二比较结果通过该第二比较单元1422的输出端输出。
该逻辑单元1430的输出端与该触发单元1440的输入端连接，用于根据该第一比较结果与该第二比较结果进行逻辑判断，并将判断结果通过该逻辑单元1430的输出端输出。
该触发单元1440的输出端分为该检测单元1410的第一输出端、该检测单元1410的第二输出端，用于根据该判断结果产生正常控制信号或异常控制信号，并将该正常控制信号或该异常控制信号通过该触发单元1440的输出端输出。
可选地，该逻辑单元1430为或门逻辑电路。
可选地，该触发单元1440为由若干个D触发器组成的移位寄存器。
优选地，该第一预设电压与该第二预设电压相同，且该第一预设电压与该第二预设电压为300mV。
在本实施例中，第一减法运算单元1411接收到第一输出信号Voutn时，将第一输出信号Voutn的电压值与第一预设电压Vsub相减，并将第一差值Voutn-Vsub传输到第一比较单元1421；同理，第二减法运算单元1412接收到第二输出信号Voutp时，将第二输出信号Voutp的电压值与第二预设电压Vsub相减，并将第二差值Voutp-Vsub传输到第二比较单元1422。
第一比较单元1421将第一差值Voutn-Vsub与第二输出信号Voutp进行比较，得到第一比较结果Com1，并将第一比较结果Com1传输到该逻辑单元1430；同理，第二比较单元1422将第二差值Voutp-Vsub与第一输出信号Voutn进行比较，得到第二比较结果Com2，并将第二比较结果Com2传输到该逻辑单元1430。
该逻辑单元1430为或门逻辑电路，根据第一比较结果Com1与第二比较结果Com2向触发单元1440输出高电平或低电平。
触发单元1440由n个D触发器串联而成，该D触发器由低频数字时钟信号CLK驱动，根据低频数字时钟信号CLK的频率，通常为50Hz，向外发出高电平或低电平以作为正常控制信号或异常控制信号。
正常状态下，第一差值Voutn-Vsub始终小于第二输出信号Voutp，第二差值Voutp-Vsub始终小于第一输出信号Voutn，第一比较结果Com1与第二比较结果Com2均为0，逻辑单元1430输出低电平，从而使触发单元1440输出正常控制信号。
当发生异常时，即放大模块处于上电状态或者输入异常，导致第一输出信号Voutn和第二输出信号Voutp处于异常状态，第一差值Voutn-Vsub会有一段时间大于第二输出信号Voutp或者第二差值Voutp-Vsub会有一段时间大于第一输出信号Voutn，从而导致第一比较结果Com1或第二比较结果Com2为1，进而导致触发单元1440激活异常控制信号INN_C或异常控制信号INP_C。当重新恢复正常状态时，第一输出信号Voutn和第二输出信号Voutp恢复正常，第一差值Voutn-Vsub小于第二输出信号Voutp，第二差值Voutp-Vsub小于第一输出信号Voutn，第一比较结果Com1与第二比较结果Com2均为0，逻辑单元1430输出低电平，从而使触发单元1440输出正常控制信号。
即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“例如”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“例如”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。
应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

Claims (12)

1.一种信号放大电路，其特征在于，包括放大单元，以及偏置电流设置为纳安级的偏置电流源；
所述偏置电流源的一端连接所述放大单元的偏置电流输入端，所述偏置电流源的另一端接地；
所述放大单元，用于通过所述偏置电流输入端获取纳安级的偏置电流，并根据所述纳安级的偏置电流确定放大的工作点，以维持其工作状态；
所述放大单元包括第一放大子单元和第二放大子单元；
所述第一放大子单元的第一端以及所述第二放大子单元的第一端均用于输入模拟信号；
所述第一放大子单元的第二端以及所述第二放大子单元的第二端均用于输出所述模拟信号经过放大后的放大信号；
所述第一放大子单元的第三端以及所述第二放大子单元的第三端连接，并作为电源电压输入端；
所述第一放大子单元的第四端以及所述第二放大子单元的第四端连接，并作为所述偏置电流输入端；
所述信号放大电路还包括第一电阻、第二电阻、第一电容和第二电容；
所述第一电阻的一端连接所述第一放大子单元的第一端，所述第一电阻的另一端连接所述第一放大子单元的第二端；
所述第二电阻的一端连接所述第二放大子单元的第一端，所述第二电阻的另一端连接所述第二放大子单元的第二端；
所述第一电容的一端连接所述第一放大子单元的第一端，所述第一电容的另一端连接所述第一放大子单元的第二端；
所述第二电容的一端连接所述第二放大子单元的第一端，所述第二电容的另一端连接所述第二放大子单元的第二端；
所述信号放大电路还包括第一开关单元、第二开关单元以及检测单元；
所述第一开关单元的第一端与所述第一放大子单元的第一端连接，所述第一开关单元的第二端与所述第一放大子单元的第二端连接，所述第一开关单元的第三端与所述检测单元的第一输出端连接，用于当所述第一开关单元的第三端接收到异常控制信号时，所述第一开关单元的第一端与所述第一开关单元的第二端形成通路，并通过所述第一开关单元的第四端输入第一共模电压，从所述第一开关单元的第一端和所述第一开关单元的第二端输出所述第一共模电压；
所述第二开关单元的第一端与所述第二放大子单元的第一端连接，所述第二开关单元的第二端与所述第二放大子单元的第二端连接，所述第二开关单元的第三端与所述检测单元的第二输出端连接，用于当所述第二开关单元的第三端接收到异常控制信号时，所述第二开关单元的第一端与所述第二开关单元的第二端形成通路，并通过所述第二开关单元的第四端输入第二共模电压，从所述第二开关单元的第一端和所述第二开关单元的第二端输出所述第二共模电压；
所述检测单元的第一输入端与所述第一放大子单元的第二端连接，所述检测单元的第二输入端与所述第二放大子单元的第二端连接，用于根据从所述检测单元的第一输入端、所述检测单元的第二输入端获取到的放大信号，通过所述检测单元的第一输出端和所述检测单元的第二输出端输出异常控制信号或正常控制信号。
2.根据权利要求1所述的信号放大电路，其特征在于，所述第一放大子单元为包括第一N型场效应管和第一P型场效应管，所述第二放大子单元包括第二N型场效应管和第二P型场效应管：
所述第一N型场效应管的栅极与所述第一P型场效应管的栅极连接，并作为所述第一放大子单元的第一端；所述第二N型场效应管的栅极与所述第二P型场效应管的栅极连接，并作为所述第二放大子单元的第一端；
所述第一N型场效应管的漏极与所述第一P型场效应管的漏极连接，并作为所述第一放大子单元的第二端；所述第二N型场效应管的漏极与所述第二P型场效应管的漏极连接，以作为所述第二放大子单元的第二端；
所述第一P型场效应管的源极为所述第一放大子单元的第三端，所述第二P型场效应管的源极为所述第二放大子单元的第三端；
所述第一N型场效应管的源极为所述第一放大子单元的第四端，所述第二N型场效应管的源极为所述第二放大子单元的第四端。
3.根据权利要求2所述的信号放大电路，其特征在于，所述第一N型场效应管以及所述第二N型场效应管的宽长比均为第一预设值，所述第一P型场效应管以及所述第二P型场效应管的宽长比均为第二预设值。
4.根据权利要求1所述的信号放大电路，其特征在于，包括调节单元；
所述调节单元的第一端用于输入工作电压，所述调节单元的第二端与所述电源电压输入端连接，所述调节单元的第三端用于输入偏置电压。
5.根据权利要求4所述的信号放大电路，其特征在于，所述调节单元为第三P型场效应管；
所述第三P型场效应管的源极为所述调节单元的第一端，所述第三P型场效应管的栅极为所述调节单元的第三端，所述第三P型场效应管的漏极为所述调节单元的第二端。
6.根据权利要求1所述的信号放大电路，其特征在于，所述第一开关单元包括第一开关子单元、第二开关子单元、第三开关子单元和第四开关子单元；
所述第一开关子单元的第一端、所述第二开关子单元的第一端、第三开关子单元的第一端与第四开关子单元的第一端连接，并作为所述第一开关单元的第四端；
所述第一开关子单元的第二端与所述第二开关子单元的第二端连接，并作为所述第一开关单元的第一端；
第三开关子单元的第二端与第四开关子单元的第二端连接，并作为所述第一开关单元的第二端；
所述第一开关子单元的控制端、所述第二开关子单元的控制端、所述第三开关子单元的控制端以及所述第四开关子单元的控制端均为所述第一开关单元的第三端。
7.根据权利要求6所述的信号放大电路，其特征在于，所述第一开关子单元和所述第三开关子单元均为N型场效应管，所述第二开关子单元和所述第四开关子单元均为P型场效应管。
8.根据权利要求1或6所述的信号放大电路，其特征在于，所述第二开关单元包括第五开关子单元、第六开关子单元、第七开关子单元和第八开关子单元；
所述第五开关子单元的第一端、所述第六开关子单元的第一端、第七开关子单元的第一端与第八开关子单元的第一端连接，并作为所述第二开关单元的第四端；
所述第五开关子单元的第二端与所述第六开关子单元的第二端连接，并作为所述第二开关单元的第一端；
第七开关子单元的第二端与第八开关子单元的第二端连接，并作为所述第二开关单元的第二端；
所述第五开关子单元的控制端、所述第六开关子单元的控制端、第七开关子单元的控制端与第八开关子单元的控制端均为所述第二开关单元的第三端。
9.根据权利要求8所述的信号放大电路，其特征在于，所述第五开关子单元与所述第七开关子单元均为N型场效应管，所述第六开关子单元与所述第八开关子单元均为P型场效应管。
10.根据权利要求1所述的信号放大电路，其特征在于，所述检测单元包括第一减法运算单元、第二减法运算单元、第一比较单元、第二比较单元、逻辑单元和触发单元；
所述第一减法运算单元的第一输入端为所述检测单元的第一输入端，所述第一减法运算单元的输出端与所述第一比较单元的第一输入端连接，用于将通过所述第一减法运算单元的第二输入端输入的第一预设电压，与通过所述第一减法运算单元的第一输入端输入的反相模拟信号的电压值进行相减，并将得到的第一差值通过所述第一减法运算单元的输出端输出；
所述第二减法运算单元的第一输入端为所述检测单元的第二输入端，所述第二减法运算单元的输出端与所述第二比较单元的第一输入端连接，用于将通过所述第二减法运算单元的第二输入端输入的第二预设电压，与通过所述第二减法运算单元的第一输入端输入的正相模拟信号的电压值进行相减，并将得到的第二差值通过所述第二减法运算单元的输出端输出；
所述第一比较单元的第二输入端为所述检测单元的第二输入端，所述第一比较单元的输出端与所述逻辑单元的第一输入端连接，用于将所述第一差值与所述第一比较单元的第二输入端输入的正相模拟信号的电压值进行比较，并将第一比较结果通过所述第一比较单元的输出端输出；
所述第二比较单元的第二输入端为所述检测单元的第一输入端，所述第二比较单元的输出端与所述逻辑单元的第二输入端连接，用于将所述第二差值与所述第二比较单元的第二输入端输入的反相模拟信号的电压值进行比较，并将第二比较结果通过所述第二比较单元的输出端输出；
所述逻辑单元的输出端与所述触发单元的输入端连接，用于根据所述第一比较结果与所述第二比较结果进行逻辑判断，并将判断结果通过所述逻辑单元的输出端输出；
所述触发单元的输出端分为所述检测单元的第一输出端、所述检测单元的第二输出端，用于根据所述判断结果产生正常控制信号或异常控制信号，并将所述正常控制信号或所述异常控制信号通过所述触发单元的输出端输出。
11.根据权利要求10所述的信号放大电路，其特征在于，所述逻辑单元为或门逻辑电路。
12.根据权利要求10所述的信号放大电路，其特征在于，所述触发单元为由若干个D触发器组成的移位寄存器。
CN202210104090.3A 2022-01-27 2022-01-27 一种信号放大电路 Active CN114430253B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210104090.3A CN114430253B (zh) 2022-01-27 2022-01-27 一种信号放大电路
PCT/CN2023/072540 WO2023143230A1 (zh) 2022-01-27 2023-01-17 一种信号放大电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210104090.3A CN114430253B (zh) 2022-01-27 2022-01-27 一种信号放大电路

Publications (2)

Publication Number Publication Date
CN114430253A CN114430253A (zh) 2022-05-03
CN114430253B true CN114430253B (zh) 2023-04-14

Family

ID=81313468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210104090.3A Active CN114430253B (zh) 2022-01-27 2022-01-27 一种信号放大电路

Country Status (2)

Country Link
CN (1) CN114430253B (zh)
WO (1) WO2023143230A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114430253B (zh) * 2022-01-27 2023-04-14 深圳市九天睿芯科技有限公司 一种信号放大电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315179A (en) * 1992-09-28 1994-05-24 Motorola, Inc. BICMOS level converter circuit
CN101777877A (zh) * 2010-01-05 2010-07-14 南京广嘉微电子有限公司 单端输入差分输出的宽带射频低噪声放大器
JP4988883B2 (ja) * 2010-03-01 2012-08-01 株式会社半導体理工学研究センター コンパレータ回路
JP5846840B2 (ja) * 2011-10-14 2016-01-20 ルネサスエレクトロニクス株式会社 フィルタ回路及び受信装置
JP5503671B2 (ja) * 2012-01-30 2014-05-28 株式会社半導体理工学研究センター 差動増幅回路
CN103595356B (zh) * 2013-11-12 2016-08-17 四川和芯微电子股份有限公司 高频带宽放大电路
US10432155B2 (en) * 2018-02-07 2019-10-01 Dialog Semiconductor (Uk) Limited Fast startup bias current generator
CN109546974B (zh) * 2018-11-16 2021-09-21 华南理工大学 一种多通道电流复用斩波放大器和芯片
CN112448721B (zh) * 2019-08-29 2023-05-05 天津大学青岛海洋技术研究院 一种具有自偏置电路的低延迟失真特性的低功耗比较器
CN114430253B (zh) * 2022-01-27 2023-04-14 深圳市九天睿芯科技有限公司 一种信号放大电路

Also Published As

Publication number Publication date
CN114430253A (zh) 2022-05-03
WO2023143230A1 (zh) 2023-08-03

Similar Documents

Publication Publication Date Title
KR100991699B1 (ko) 정전압 회로 및 그 동작 제어 방법
US7589587B2 (en) Feedback amplifier circuit operable at low voltage by utilizing switched operational amplifier and chopper modulator
Nagulapalli et al. High performance circuit techniques for nueral front-end design in 65nm CMOS
CN114430253B (zh) 一种信号放大电路
CN114978073A (zh) 放大电路、检测芯片及可穿戴设备
Chow et al. High CMRR instrumentation amplifier for biomedical applications
JP2011229073A (ja) 利得変動補償装置
Arbet et al. Fully differential difference amplifier for low-noise applications
Arbet et al. Low-voltage bulk-driven variable gain amplifier in 130 nm cmos technology
Carrillo et al. Single-pair bulk-driven CMOS input stage: A compact low-voltage analog cell for scaled technologies
KR20050034596A (ko) 증폭 회로
Dal Fabbro et al. An integrated CMOS instrumentation amplifier with improved CMRR
JP2010050686A (ja) 可変利得回路
Arbet et al. Variable-gain amplifier for ultra-low voltage applications in 130nm CMOS technology
KR102615524B1 (ko) 포지티브 피드백 루프와 네거티브 커패시턴스 방식의 입력 임피던스 증폭 회로
JP4180411B2 (ja) トランスコンダクタンス増幅器
Singh et al. Design of an Integrator-Differentiator Block For a Transimpedance Amplifier Using $0.18\mu\mathrm {m} $ Technology
Baker et al. A micropower envelope detector for audio applications [hearing aid applications]
CN111865243A (zh) 一种适用于生物医学信号采集模拟前端的可变增益放大器
Pakdel et al. Design of a low noise low power amplifier for biomedical applications
Arbet et al. Two-stage bulk-driven variable gain amplifier for low-voltage applications
Hussain et al. A 45nm ultra-low power operational amplifier with high gain and high CMRR
Cao et al. Ultra-low-power neural recording microsystem for implantable brain machine interface
CN212435654U (zh) 一种适用于生物医学信号采集模拟前端的可变增益放大器
Chen et al. A low-noise neural signal amplifier achieving 1.6 NEF and 2.56 PEF for brain-machine Interface

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant