CN114360430B - 移位寄存器及驱动方法、栅极驱动电路、显示面板 - Google Patents

Abstract

本发明提供了一种移位寄存器及驱动方法、栅极驱动电路、显示面板、显示装置，涉及显示技术领域，可以窄化显示面板的边框。其中移位寄存器包括移位寄存电路和信号输出电路；移位寄存电路被配置为在初始扫描信号输出端输出初始扫描信号；信号输出电路被配置为在第一扫描信号输出端输出第一扫描信号，在第二扫描信号输出端输出第二扫描信号；其中，第一扫描信号的波形与第二扫描信号的波形不完全相同，第一扫描信号为与移位寄存器电连接的子像素所需的一种信号，第二扫描信号为子像素所需的另一种信号。上述移位寄存器可以应用于栅极驱动电路、显示面板及显示装置中。

Description

移位寄存器及驱动方法、栅极驱动电路、显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器及驱动方法、栅极驱动电路、显示面板、显示装置。

背景技术

栅极驱动电路(也称扫描驱动电路)是显示装置中的重要组成部分，栅极驱动电路包括多级级联的移位寄存器，每一级移位寄存器与显示屏中的栅线耦接。栅极驱动电路的功能是一行一行地有序输出TFT(Thin Film Transistor，薄膜晶体管)器件的开关态电压，也即逐行向显示屏中的栅线输出扫描信号(也可以称为栅信号)，从而逐行开启显示屏中与同一栅线耦接的多个TFT，在其中一行栅线耦接的多个TFT开启的情况下，通过数据线将像素电压输入至各子像素的像素电极中，从而进行画面显示。

发明内容

本发明提供一种移位寄存器及驱动方法、栅极驱动电路、显示面板、显示装置，以窄化显示面板的边框。

为达到上述目的，本发明采用如下技术方案：

本发明的第一方面提供了一种移位寄存器，包括移位寄存电路和信号输出电路；其中，所述移位寄存电路电连接于初始扫描信号输出端，所述移位寄存电路被配置为在所述初始扫描信号输出端输出初始扫描信号。

所述信号输出电路电连接于初始扫描信号输入端、控制信号端、第一时钟信号端、第一电压信号端、第二电压信号端、第三电压信号端、第一扫描信号输出端和第二扫描信号输出端，所述初始扫描信号输入端与所述初始扫描信号输出端电连接；所述信号输出电路被配置为，响应于在所述控制信号端处接收的控制信号、在所述初始扫描信号输入端处接收的初始扫描信号、在所述第一时钟信号端处接收的第一时钟信号、在所述第一电压信号端处接收的第一电压信号、在所述第二电压信号端处接收的第二电压信号、以及在所述第三电压信号端处接收的第三电压信号，在所述第一扫描信号输出端输出第一扫描信号，在所述第二扫描信号输出端输出第二扫描信号；其中，所述第一扫描信号的波形与所述第二扫描信号的波形不完全相同，所述第一扫描信号为与所述移位寄存器电连接的子像素所需的一种信号，所述第二扫描信号为所述子像素所需的另一种信号。。

本发明的上述实施例提供的移位寄存器可以为一个子像素提供波形不完全相同的两个扫描信号，即一个移位寄存器可以为同一子像素提供两种不同的时序信号，进而能够减少显示面板中移位寄存器的数量，减少显示面板中移位寄存器所占据的空间，窄化边框。

在一些实施例中，所述第一扫描信号为与所述移位寄存器电连接的子像素所需的栅极扫描信号，所述第二扫描信号为所述子像素所需的发光控制信号。

在一些实施例中，所述信号输出电路包括：第一扫描信号输出电路和第二扫描信号输出电路。所述第一扫描信号输出电路电连接于所述控制信号端、所述初始扫描信号输入端、所述第一时钟信号端和所述第一扫描信号输出端；所述第一扫描信号输出电路被配置为，响应于在所述控制信号端处接收的所述控制信号，分别在不同的阶段将在所述初始扫描信号输入端处接收的所述初始扫描信号和在所述第一时钟信号端处所收的所述第一时钟信号由所述第一扫描信号输出端输出，进而使得所述第一扫描信号输出端输出所述第一扫描信号。

所述第二扫描信号输出电路电连接于所述初始扫描信号输入端、所述第一电压信号端、第二电压信号端、所述第三电压信号端和所述第二扫描信号输出端；所述第二扫描信号输出电路被配置为，响应于在所述初始扫描信号输入端处接收的所述初始扫描信号和在所述第三电压信号端处接收的所述第三电压信号，分别在不同的阶段将在所述第一电压信号端处接收的所述第一电压信号和在所述第二电压信号端处接收的所述第二电压信号由所述第二扫描信号输出端输出，进而使得所述第二扫描信号输出端输出所述第二扫描信号。

在一些实施例中，所述控制信号端包括第二时钟信号端和第三时钟信号端；所述第一扫描信号输出电路包括：第一输出子电路和第二输出子电路。所述第一输出子电路电连接于所述第二时钟信号端、所述第一时钟信号端和所述第一扫描信号输出端，所述第一输出子电路被配置为，响应于在所述第二时钟信号端处接收的第二时钟信号，将在所述第一时钟信号端处接收的所述第一时钟信号传输至所述第一扫描信号输出端。所述第二输出子电路电连接于所述第三时钟信号端、所述初始扫描信号输入端和所述第一扫描信号输出端，所述第二输出子电路被配置为，响应于在所述第三时钟信号端处接收的第三时钟信号，将在所述初始扫描信号输入端处接收的所述初始扫描信号传输至所述第一扫描信号输出端。

在一些实施例中，所述第一输出子电路包括：第一晶体管，所述第一晶体管的控制极电连接于所述第二时钟信号端，所述第一晶体管的第一极电连接于所述第一时钟信号端，所述第一晶体管的第二极电连接于所述第一扫描信号输出端；所述第二输出子电路包括：第二晶体管，所述第二晶体管的控制极电连接于所述第三时钟信号端，所述第二晶体管的第一极电连接于所述初始扫描信号输入端，所述第二晶体管的第二极电连接于所述第一扫描信号输出端。

在一些实施例中，所述第二扫描信号输出电路包括：第三输出子电路、第一控制子电路、第二控制子电路和第四输出子电路。所述第三输出子电路电连接于所述初始扫描信号输入端、所述第一电压信号端和所述第二扫描信号输出端；所述第三输出子电路被配置为，响应于在所述初始扫描信号输入端处接收的所述初始扫描信号，将在所述第一电压信号端处接收的第一电压信号传输至所述第二扫描信号输出端；，所述第一控制子电路电连接于所述初始扫描信号输入端、所述第一电压信号端和第一节点；所述第一控制子电路被配置为，响应于在所述初始扫描信号输入端处接收的所述初始扫描信号，将在所述第一电压信号端处接收的所述第一电压信号传输至所述第一节点。

所述第二控制子电路电连接于所述第一节点和所述第三电压信号端，所述第二控制子电路被配置为，根据在所述第三电压信号端处所接收的第三电压信号，和所述第一控制子电路共同控制所述第一节点的电压；所述第四输出子电路电连接于所述第一节点、所述第二电压信号端和所述第二扫描信号输出端；所述第四输出子电路被配置为，响应于所述第一节点的电压，将在所述第二电压信号端处接收的第二电压信号传输至所述第二扫描信号输出端。

在一些实施例中，所述第二控制子电路被配置为，在所述第一电压信号未传输至所述第一节点的情况下，将在所述第三电压信号端处所述第三电压信号传输至所述第一节点以改变所述第一节点的电压。

在一些实施例中，所述第二控制子电路包括：第四晶体管，所述第四晶体管的控制极和第一极均电连接于所述第三电压信号端，所述第四晶体管的第二极电连接于所述第一节点。

在一些实施例中，所述第二控制子电路包括：调控子电路和储能子电路。所述调控子电路电连接于第四时钟信号端、所述第一节点和所述第三电压信号端；所述调控子电路被配置为，响应于在所述第四时钟信号端处接收的第四时钟信号，将在所述第三电压信号端处接收的第三电压信号传输至所述第一节点；所述储能子电路电连接于第五时钟信号端和所述第一节点；所述储能子电路被配置为，在所述第一电压信号和所述第三电压信号未传输至所述第一节点的情况下，根据在所述第五时钟信号端处接收的第五时钟信号，通过耦合作用改变所述第一节点的电压。

在一些实施例中，所述调控子电路包括：第七晶体管，所述第七晶体管的控制极电连接于所述第四时钟信号端，所述第七晶体管的第一极电连接于所述第三电压信号端，所述第七晶体管的第二极电连接于所述第一节点。所述储能子电路包括：第一电容器，所述第一电容器的第一端电连接于所述第五时钟信号端，所述第一电容器的第二端电连接于所述第一节点。

在一些实施例中，所述第一控制子电路包括：第三晶体管，所述第三晶体管的控制极电连接于所述初始扫描信号输入端，所述第三晶体管的第一极电连接于所述第一电压信号端，所述第三晶体管的第二极电连接于所述第一节点。和/或，所述第三输出子电路包括：第五晶体管，所述第五晶体管的控制极电连接于所述初始扫描信号输入端，所述第五晶体管的第一极电连接于所述第一电压信号端，所述第五晶体管的第二极电连接于所述第二扫描信号输出端。和/或，所述第四输出子电路包括：第六晶体管，所述第六晶体管的控制极电连接于所述第一节点，所述第六晶体管的第一极电连接于所述第二电压信号端，所述第六晶体管的第二极电连接于所述第二扫描信号输出端。

在一些实施例中，移位寄存电路包括：输入子电路和输出控制子电路。所述输入子电路电连接于第一信号端、第二信号端和第二节点，所述输入子电路被配置为，响应于在所述第一信号端处接收的第一信号，将在所述第二信号端处接收的第二信号传输至所述第二节点，其中，所述第一信号端或所述第二信号端电连接于上一级移位寄存器中移位寄存电路的初始扫描信号输出端；所述输出控制子电路电连接于所述第二节点、第六时钟信号端和所述初始扫描信号输出端，所述输出控制子电路被配置为，响应于所述第二节点的电压，将在所述第六时钟信号端处接收的第六时钟信号传输至所述初始扫描信号输出端；其中，所述第六时钟信号的周期至少是所述第一时钟信号周期的二倍。

本发明的第二方面提供了一种栅极驱动电路，该栅极驱动电路包括N级级联的上述一些实施例所提供的移位寄存器，N为大于或等于1的正整数；所述移位寄存器包括：移位寄存电路和信号输出电路，所述移位寄存电路包括输入子电路，所述输入子电路电连接于第一信号端、第二信号端和第二节点，其中，第n级移位寄存器中移位寄存电路的初始扫描信号输出端电连接于第n+1级移位寄存器中移位寄存电路的第一信号端或第二信号端，1≤n≤N-1。

本发明的第三方面提供了一种显示面板，该显示面板包括：上述一些实施例所提供的栅极驱动电路。

在一些实施例中，显示面板还包括多行子像素、多条栅极扫描信号线和多条发光控制信号线。至少一条栅极扫描信号线与栅极驱动电路中一个移位寄存器的第一扫描信号输出端电连接，进而与一行子像素电连接；至少一条发光控制信号线与栅极驱动电路中一个移位寄存器的第二扫描信号输出端电连接，进而与一行子像素电连接。

本发明的第四方面提供了一种显示装置，该显示装置包括：以上实施例所提供的显示面板。

本发明的第五方面提供了一种移位寄存器的驱动方法，用于一种移位寄存器，所述移位寄存器包括移位寄存电路和信号输出电路；其中，所述移位寄存电路电连接于初始扫描信号输出端，所述移位寄存电路被配置为在所述初始扫描信号输出端输出初始扫描信号；所述信号输出电路电连接于初始扫描信号输入端、控制信号端、第一时钟信号端、第一电压信号端、第二电压信号端、第三电压信号端、第一扫描信号输出端和第二扫描信号输出端，所述初始扫描信号输入端与所述初始扫描信号输出端电连接。

所述驱动方法包括：所述移位寄存电路在所述初始扫描信号输出端输出初始扫描信号；所述信号输出电路响应于在所述控制信号端处接收的控制信号、在所述初始扫描信号输入端处接收的初始扫描信号、在所述第一时钟信号端处接收的第一时钟信号、在所述第一电压信号端处接收的第一电压信号、在所述第二电压信号端处接收的第二电压信号、以及在所述第三电压信号端处接收的第三电压信号，在所述第一扫描信号输出端输出第一扫描信号，在所述第二扫描信号输出端输出第二扫描信号；其中，所述第一扫描信号的波形与所述第二扫描信号的波形不完全相同。

在一些实施例中，所述信号输出电路包括第一扫描信号输出电路和第二扫描信号输出电路。该移位寄存器的驱动方法一个帧周期包括：充电阶段、输出阶段和复位阶段，其中，所述输出阶段包括像素初始化阶段和刷新与补偿阶段，所述复位阶段包括第一发光阶段和第二发光阶段。

在所述充电阶段，所述移位寄存电路向所述初始扫描信号输出端输出初始扫描信号的第一电平。

在所述输出阶段，所述移位寄存电路向所述初始扫描信号输出端输出初始扫描信号的第二电平；在所述输出阶段中的所述像素初始化阶段，第一扫描信号输出电路响应于在控制信号端处接收的控制信号，将在第一时钟信号端处接收的第一时钟信号传输至第一扫描信号输出端；第二扫描信号输出电路响应于在所述初始扫描信号输入端处接收的所述初始扫描信号，将在第一电压信号端处接收的第一电压信号传输至第二扫描信号输出端。

在所述输出阶段中的所述刷新与补偿阶段，所述第一扫描信号输出电路响应于在所述控制信号端处接收的所述控制信号，将在所述初始扫描信号输入端处接收的所述初始扫描信号传输至所述第一扫描信号输出端；所述第二扫描信号输出电路响应于在所述初始扫描信号输入端处接收的所述初始扫描信号，将在所述第一电压信号端处接收的所述第一电压信号传输至所述第二扫描信号输出端。

在所述复位阶段，所述移位寄存电路向所述初始扫描信号输出端输出初始扫描信号的第一电平；在所述复位阶段的所述第一发光阶段，所述第一扫描信号输出电路响应于在所述控制信号端处接收的所述控制信号，将在所述第一时钟信号端处接收的所述第一时钟信号传输至所述第一扫描信号输出端；所述第二扫描信号输出电路响应于在第三电压信号端处接收的第三电压信号，将在第二电压信号端处接收的第二电压信号传输至所述第二扫描信号输出端。

在所述复位阶段的所述第二发光阶段，所述第一扫描信号输出电路响应于在所述控制信号端处接收的所述控制信号，将在所述初始扫描信号输入端处接收的所述初始扫描信号传输至所述第一扫描信号输出端；所述第二扫描信号输出电路响应于在所述第三电压信号端处接收的所述第三电压信号，将在所述第二电压信号端处接收的所述第二电压信号传输至所述第二扫描信号输出端。

可以理解地，本发明的上述实施例提供的栅极驱动电路、显示面板、显示装置及移位寄存器的驱动方法，其所能达到的有益效果可参考上文中移位寄存器的有益效果，此处不再赘述。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1A为本发明实施例所提供的显示装置的一种结构图；

图1B为本发明实施例所提供的显示面板的一种结构图；

图1C为本发明实施例所提供的显示面板的另一种结构图；

图2A为本发明实施例所提供的移位寄存器的一种结构图；

图2B为本发明实施例所提供的显示面板的又一种结构图；

图3A为本发明实施例所提供的像素驱动电路的一种结构图；

图3B为本发明实施例所提供的像素驱动电路的时序图；

图4A～图4C为本发明实施例中所提供的像素驱动电路的驱动过程图；

图5A为本发明实施例所提供的移位寄存器中信号输出电路的一种结构图；

图5B为本发明实施例所提供的移位寄存器中信号输出电路的另一种结构图；

图5C为本发明实施例所提供的移位寄存器中信号输出电路的又一种结构图；

图5D为本发明实施例所提供的移位寄存器中信号输出电路的一种时序图；

图6A～图6D为本发明实施例中所提供的移位寄存器中信号输出电路的一种驱动过程图；

图7A为本发明实施例所提供的移位寄存器中信号输出电路的再一种结构图；

图7B为本发明实施例所提供的移位寄存器中信号输出电路的另一种结构图；

图7C为本发明实施例所提供的移位寄存器中信号输出电路的另一种时序图；

图8A～图8F为本发明实施例中所提供的移位寄存器中信号输出电路的另一种驱动过程图；

图9A为本发明实施例所提供的移位寄存器中移位寄存电路的一种结构图；

图9B为本发明实施例所提供的移位寄存器的一种时序图；

图9C为本发明实施例所提供的移位寄存器的另一种结构图；

图9D为本发明实施例所提供的移位寄存器的又一种结构图；

图9E为本发明实施例所提供的移位寄存器的另一种时序图；

图9F为本发明实施例所提供的移位寄存器中移位寄存电路的另一种结构图；

图10A～图10C为本发明实施例中所提供的移位寄存器中移位寄存电路的一种驱动过程图；

图11A为本发明实施例所提供的移位寄存器中移位寄存电路的又一种结构图；

图11B为本发明实施例所提供的移位寄存器的再一种结构图；

图11C为本发明实施例所提供的移位寄存器的又一种时序图；

图11D为本发明实施例所提供的移位寄存器的另一种结构图；

图11E为本发明实施例所提供的移位寄存器的再一种时序图；

图11F为本发明实施例所提供的移位寄存器中移位寄存电路的再一种结构图；

图12A～图12D为本发明实施例中所提供的移位寄存器中移位寄存电路的另一种驱动过程图；

图13为本发明实施例所提供的栅极驱动电路的一种结构图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。

参见图1A，本发明的一些实施例提供一种显示装置100，该显示装置100包括显示面板200，其中，现有常见的显示装置100包括手机、平板电脑、个人数字助理(PersonalDigital Assistant，简称PDA)、车载电脑、可穿戴显示设备等。本发明实施例对上述显示装置100的具体形式不做特殊限制。

参见图1B和图1C，显示面板200包括显示区AA和位于显示区AA至少一侧的周边区BB，其中，显示区AA内设置有多个子像素21和多条扫描信号线S，多个子像素21按照指定规则排列设置于显示区AA内，其中，子像素21是显示面板200内进行画面显示的最小单元，每个子像素21可以显示单一的颜色，例如红色、绿色或蓝色，通过调节不同子像素21的亮度，使得颜色叠加可以实现多种颜色的显示。其中，每个子像素21均包括发光器件OLED和用于驱动该发光器件OLED发光的像素驱动电路211。而像素驱动电路211与扫描信号线S耦接，以此接收来自扫描信号线S的扫描信号。

参见图1C，在一些实施例中，周边区BB设置有栅极驱动电路300，栅极驱动电路300中包括***信号走线和多级级联的移位寄存器400’，其中，***信号走线可以为移位寄存器400’提供工作信号。移位寄存器400’主要由晶体管、电容器等器件组成，在移位寄存器400’的工作过程中，通过晶体管、电容器对内部的控制节点的电位进行控制，进而实现扫描信号的输出。移位寄存器400’的输出端与扫描信号线S耦接，而像素驱动电路211与扫描信号线S耦接，因此，移位寄存器400’的输出端所输出的扫描信号可以通过扫描信号线S传输至像素驱动电路211。

参见图1C，显示面板包括的多个子像素呈阵列排布，排列成多行，多条扫描信号线S沿多个子像素的行方向延伸，一条扫描信号线S电连接于一行子像素21，即一条扫描信号线S能够为一行子像素21提供扫描信号，多条扫描信号对多行子像素进行逐行扫描，以使多行子像素逐步打开。如图3A所示，以“7T1C”的像素驱动电路为例，像素驱动电路211包括第一复位晶体管T8、补偿晶体管T9、驱动晶体管T10、写入晶体管T11、第一发光控制晶体管T12、第二发光控制晶体管T13、第二复位晶体管T14和第二电容器C2，在像素驱动电路21中，通过一种扫描信号将写入晶体管T11打开，以写入数据电压，通过另一种扫描信号将第一发光控制晶体管T12和第二发光控制晶体管T13打开，以使得发光器件发光，因此一行像素驱动电路211至少与两条栅极扫描信号线电连接，一个移位寄存器400’可以输出一种扫描信号，一行像素驱动电路211至少需要两个移位寄存器400’为其提供扫描信号。

示例性的，显示面板200中的移位寄存器400’包括栅极扫描移位寄存器401和发光控制移位寄存器402，栅极扫描移位寄存器401能够输出栅极扫描信号g(n)，并通过一条扫描信号线S(例如栅极扫描信号线G)传输给一行子像素21，发光控制移位寄存器402能够输出发光控制信号em(n)，并通过一条扫描信号线S(例如发光控制信号线Em)传输给一行子像素21。

一行子像素21至少需要两个移位寄存器400’为其提供扫描信号，导致显示面板200中需要设置较多数量的移位寄存器400’，且每个移位寄存器400包括多个晶体管以及电容器，致使移位寄存器400’占用较大的空间，不利于窄边框显示面板200的设计。

基于此，本发明的一些实施例提供一种移位寄存器400，参见图2A,该移位寄存器400包括移位寄存电路410和信号输出电路420，移位寄存电路410可以生成初始扫描信号，并将初始扫描信号goa(n)传输至信号输出电路420，而信号输出电路420可以根据初始扫描信号goa(n)，在第一扫描信号输出端G(n)和第二扫描信号输出端EM(n)分别输出第一扫描信号和第二扫描信号，其中，示例性地，第一扫描信号为栅极扫描信号g(n)，第二扫描信号为发光控制信号em(n)。因此，本发明所提供的移位寄存器400可以提供栅极扫描信号g(n)和发光控制信号em(n)两种信号，以此减少显示面板200中移位寄存器400的数量，有利于窄化显示面板200的边框。

以下介绍移位寄存器400的结构。参见图2A，移位寄存器400中的移位寄存电路410电连接于初始扫描信号输出端GOA(n)，移位寄存电路410被配置为在初始扫描信号输出端GOA(n)输出初始扫描信号goa(n)。

参见图2A，移位寄存器400中的信号输出电路420电连接于初始扫描信号输入端VIN(n)、控制信号端CT、第一时钟信号端CLK1、第一电压信号端V1、第二电压信号端V2、第三电压信号端V3、第一扫描信号输出端G(n)和第二扫描信号输出端EM(n)，初始扫描信号输入端VIN(n)与初始扫描信号输出端GOA(n)电连接。

其中，初始扫描信号输入端VIN(n)电连接于初始扫描信号输出端GOA(n)，进而移位寄存器400经由初始扫描信号输出端GOA(n)输出的初始扫描信号goa(n)能够传输至信号输出电路420。由第一电压信号端V1传输至信号输出电路420的第一电压信号为恒压信号，由第二电压信号端V2传输至信号输出电路420的第二电压信号为恒压信号，由第三电压信号端V3传输至信号输出电路420的第三电压信号为恒压信号。其中，第一电压信号与第二电压信号之间存在压差，而第一电压信号与第三电压信号之间存在压差。

信号输出电路420被配置为，响应于在控制信号端CT处接收的控制信号、在初始扫描信号输入端VIN(n)处接收的初始扫描信号goa(n)、在第一时钟信号端CLK1处接收的第一时钟信号clk1、在第一电压信号端V1处接收的第一电压信号、在第二电压信号端V2处接收的第二电压信号、以及在第三电压信号端V3处接收的第三电压信号，在第一扫描信号输出端G(n)输出第一扫描信号，在第二扫描信号输出端EM(n)输出第二扫描信号。其中，第一扫描信号与第二扫描信号均可以通过两条扫描信号线S分别传输至像素驱动电路211。

信号输出电路420可以根据控制信号、初始扫描信号goa(n)、第一时钟信号clk1、第一电压信号、第二电压信号以及第三电压信号形成第一扫描信号和第二扫描信号。可选的，第一扫描信号与第二扫描信号的波形不完全相同。且第一扫描信号为与移位寄存器400电连接的子像素所需的一种信号，第二扫描信号为子像素所需的另一种信号。

其中，一个移位寄存器400可以通过至少一条扫描信号线S电连接于一行子像素，进而将扫描信号传输至与该移位寄存器400电连接的子像素。一个移位寄存器400所产生的第一扫描信号和第二扫描信号可以分别通过两条扫描信号线传输至同一行子像素，即本公开的一些实施例所提供的移位寄存器400可以为同一行子像素提供两种波形不完全相同的信号。进而减少了显示面板200中移位寄存器400的数量，减少移位寄存器400的占用面积，有利于窄化显示面板200的边框。在一些实施例中，第一扫描信号为与移位寄存器400电连接的子像素21所需的栅极扫描信号g(n)，第二扫描信号为子像素21所需的发光控制信号em(n)。

参见图2B，显示面板200中设置有多条栅极扫描信号线G，每条栅极扫描信号线G可以电连接于一个移位寄存器400中的第一扫描信号输出端G(n)，以接收栅极扫描信号g(n)。此外，每条栅极扫描信号线G还可以电连接于一行子像素21，以将在第一扫描信号输出端G(n)接收的栅极扫描信号g(n)传输至一行子像素21，其中栅极扫描信号线G沿X方向延伸。

显示面板200中还设置有多条发光控制信号线Em，每条发光控制信号线Em可以电连接于一个移位寄存器400中的第二扫描信号输出端EM(n)，以接收发光控制信号em(n)。此外，每条发光控制信号线Em还可以电连接于一行子像素21，以将在第二扫描信号输出端EM(n)接收的发光控制信号em(n)传输至一行子像素21，其中栅极扫描信号线G沿X方向延伸。

综上，本发明的一些实施例所提供的移位寄存器400可以提供栅极扫描信号g(n)和发光控制信号em(n)，即一个移位寄存器400可以为子像素21提供两种不同的扫描信号，相当于一个移位寄存器400实现图1C中的栅极扫描移位寄存器401和发光控制移位寄存器402的功能，进而能够减少显示面板200中移位寄存器的数量，减少显示面板200中移位寄存器所占据的空间，窄化边框。

上述移位寄存器400输出的栅极扫描信号g(n)和发光控制信号em(n)传输分别经由栅极扫描信号线G和发光控制信号线Em传输至像素驱动电路211，在一些实施例中，本发明中的像素驱动电路211可以为包括2T1C、7T1C或者6T1C的电路，其中T代表晶体管，C代表电容器，以下以7T1C模式的像素驱动电路211为例做介绍。

示例性的，参见图3A，像素驱动电路211具体可以包括第一复位晶体管T8、补偿晶体管T9、驱动晶体管T10、写入晶体管T11、第一发光控制晶体管T12、第二发光控制晶体管T13、第二复位晶体管T14和第二电容器C2，与像素驱动电路211电连接的扫描信号线S包括栅极扫描信号线G、复位信号线Rst和发光控制信号线Em，此外，像素驱动电路211还电连接于第一高电压信号线Vdd和第三低电压信号线Vss。

其中，第一复位晶体管T8的栅极电连接于复位信号线Rst，第一复位晶体管T8的第一极电连接于初始化信号线Vt，第一复位晶体管T8的第二极电连接于驱动节点A；补偿晶体管T9的栅极电连接于栅极扫描信号线G，补偿晶体管T9的第一极电连接于驱动晶体管T10的第二极，补偿晶体管T9的第二极电连接于驱动节点A；驱动晶体管T10的栅极电连接于驱动节点A；写入晶体管T11的栅极与栅极扫描信号线G电连接，写入晶体管T11的第一极电连接于数据信号线Dt，写入晶体管T11的第二极电连接于驱动晶体管T10的第一极；第一发光控制晶体管T12的栅极与第二发光控制晶体管T13的栅极均电连接于发光控制信号线Em，第一发光控制晶体管T12的第一极与第一高电压信号线Vdd电连接，第一发光控制晶体管T12的第二极电连接于驱动晶体管T10的第一极，第二发光控制晶体管T13的第一极电连接于驱动晶体管T10的第二极，第二发光控制晶体管T13的第二极电连接于发光器件OLED的阳极；第二复位晶体管T14的栅极电连接于栅极扫描信号线G，第二复位晶体管T14的第一极电连接于初始化信号线Vt，第二复位晶体管T14的第二极电连接于发光器件OLED的阳极，发光器件OLED的阴极电连接于第三低电压信号线Vss电连接。

可选的，第二复位晶体管T14的第一极电连接于初始化信号线Vt与第一复位晶体管T8的第一极电连接于初始化信号线Vt的电压可以不相同。

其中，栅极扫描信号线G、复位信号线Rst和发光控制信号线Em均与一行子像素中的像素驱动电路211电连接，该行子像素与一级移位寄存器相对应。栅极扫描信号线G电连接于该级移位寄存器的第一扫描信号输出端G(n)，以接收第一扫描信号输出端G(n)所输出的栅极扫描信号g(n)，栅极扫描信号线G用于传输栅极扫描信号g(n)；发光控制信号线Em电连接于该级移位寄存器的第二扫描信号输出端EM(n)，以接收第二扫描信号输出端EM(n)所输出的发光控制信号em(n)，发光控制信号线Em用于传输发光控制信号em(n)。复位信号线Rst用于传输复位时序信号rst，在一些实施例中，复位信号线Rst连接于上一级移位寄存器400中的第一扫描信号输出端G(n)，以接收上一级移位寄存器400所输出的栅极扫描信号g(n-1)，即上一级移位寄存器400所输出栅极扫描信号g(n-1)可以作为本行子像素21所需要的复位时序信号rst。初始化信号线Vt用于传输初始化信号，数据信号线Dt用于传输数据信号dt。如图2B所示，数据信号线Dt和第一高电压信号线Vdd沿Y方向延伸。

在一些实施例中，像素驱动电路211中的各个晶体管可以为P型晶体管，P型晶体管在栅极接收到低电压信号的情况下导通。在其他一些实施例中，像素驱动电路211中的各个晶体管可以为N型晶体管，N型晶体管在栅极接收到高电压信号的情况下导通。此外，在其他一些实施例中，像素驱动电路211中的部分晶体管为N型晶体管，其余部分晶体管为P型晶体管，例如：T8，T9是N型管，其余是P型管。需要说明的是，上述提到的“高电压信号”和“低电压信号”是通俗说法，一般来说，N型晶体管的导通条件为栅源电压差大于其阈值电压，即N型晶体管的栅极电压大于其源极电压与其阈值电压之和，N型晶体管的阈值电压为正值，则称使得N型晶体管导通的栅极电压信号为高电压信号，P型晶体管的导通条件为栅源电压差的绝对值大于其阈值电压，P型晶体管的阈值电压为负值，即P型晶体管的栅极电压小于其源极电压与其阈值电压之和，则称使得P型晶体管导通的栅极电压信号为低电压信号，“高电压信号”和“低电压信号”中的高低是相对基准电压(例如0V)来说的。

以下以像素驱动电路211中的各个晶体管均为P型晶体管为例，并结合图3B所示出的像素驱动电路211的时序图，对上述像素驱动电路211的驱动过程进行具体的介绍。

上述像素驱动电路211的驱动过程为：一个帧周期包括像素初始化阶段t21、刷新与补偿阶段t22和发光阶段t30。其中，参见图3B和图4A，在像素初始化阶段t21，复位时序信号rst为低电平，第一复位晶体管T8在复位时序信号rst的控制下导通，使得初始化信号写入到驱动节点A，进而对驱动节点A进行复位。栅极扫描信号g(n)以及发光控制信号em(n)均为高电平，补偿晶体管T9、写入晶体管T11以及第二复位晶体管T14在栅极扫描信号g(n)的控制下处于断开状态。第一发光控制晶体管T12和第二发光控制晶体管T13在发光控制信号em(n)的控制下处于断开状态。此时，驱动晶体管T10导通，但发光器件OLED不发光。

参见图3B和图4B，在刷新与补偿阶段t22，复位时序信号rst为高电平，第一复位晶体管T8在复位时序信号rst的控制下断开。栅极扫描信号g(n)为低电平，第二复位晶体管T14在栅极扫描信号g(n)的控制下导通，进而使得初始化信号写入到发光器件OLED的阳极，进而对发光器件OLED的阳极进行复位。写入晶体管T11在栅极扫描信号g(n)的控制下导通，补偿晶体管T9在栅极扫描信号g(n)的控制下导通，驱动晶体管T10维持像素初始化阶段t21的导通状态，因此数据信号dt可以依次通过写入晶体管T11、驱动晶体管T10和补偿晶体管T9传输至驱动节点A，使得驱动节点A的电压改变，直至驱动节点A的电压达到驱动晶体管T10的阈值电压与数据信号dt的电压之和，使得驱动晶体管T10断开。在刷新与补偿阶段t22，可以将驱动晶体管T10的阈值电压写入到驱动节点A，以此补偿驱动晶体管T10的阈值电压漂移，避免驱动晶体管T10产生的驱动信号发生变化，减少对发光器件OLED的发光强度所产生的影响。在该阶段，发光控制信号em(n)为高电平，第一发光控制晶体管T12和第二发光控制晶体管T13在发光控制信号em(n)的控制下处于断开的状态。

参见图3B和图4C，在发光阶段，栅极扫描信号g(n)为高电平，第二复位晶体管T14在栅极扫描信号g(n)的控制下断开。复位时序信号rst为高电平，第一复位晶体管T8在复位时序信号rst的控制下断开，补偿晶体管T9在栅极扫描信号g(n)的控制下断开，写入晶体管T11和第二复位晶体管T14在栅极扫描信号g(n)的控制下断开。发光控制信号em(n)为低电平，第一发光控制晶体管T12和第二发光控制晶体管T13在发光控制信号em(n)的控制下导通，进而使得传输于第一高电压信号线Vdd中的第一电压信号写入到驱动晶体管T10的第一极，发光器件OLED的阳极电压可以写入到驱动晶体管T10的第二极，进而使得驱动晶体管T10导通，以此在第一高电压信号线Vdd与发光器件OLED之间形成通路，将第一电压信号写入发光器件OLED的阳极，使得发光器件OLED发光。

可选的，在一些实施例中移位寄存器400中的信号输出电路420被配置为，为该移位寄存器400所连接的像素驱动电路211提供栅极扫描信号g(n)和复位时序信号rst；例如：该移位寄存器400为所连接的像素驱动电路211的T9，T8分别提供栅极扫描信号g(n)和复位时序信号rst，即第一扫描信号和第二扫描信号分别为栅极扫描信号g(n)和复位时序信号rst。

可选的，在一些实施例中移位寄存器400中的信号输出电路420被配置为，为该移位寄存器400所连接的像素驱动电路211的T11和T9分别提供信号，例如：T11是P型管，T9是N型管。可以理解的是，此时，T11和T9的栅极分别连接两条不同的信号线，进而为T11和T9提供两种两种波形不完全相同的信号。

可选的，本发明一些实施例所提供的移位寄存器400中的信号输出电路420被配置为，为该移位寄存器400所连接的像素驱动电路211提供栅极扫描信号g(n)和发光控制信号em(n)，即第一扫描信号和第二扫描信号分别为栅极扫描信号g(n)和发光控制信号em(n)。

本发明的一些实施例提供了一种移位寄存器的驱动方法，该驱动方法包括：移位寄存电路410在初始扫描信号输出端GOA(n)输出初始扫描信号goa(n)；信号输出电路420响应于在控制信号端CT处接收的控制信号、在初始扫描信号输入端VIN(n)处接收的初始扫描信号goa(n)、在第一时钟信号端CLK1处接收的第一时钟信号clk1、在第一电压信号端V1处接收的第一电压信号、在第二电压信号端V2处接收的第二电压信号、以及在第三电压信号端V3处接收的第三电压信号，在第一扫描信号输出端G(n)输出第一扫描信号，在第二扫描信号输出端EM(n)输出第二扫描信号；其中，第一扫描信号的波形与第二扫描信号的波形不完全相同。

本发明的一些实施例所提供的移位寄存器的驱动方法，可以用于本发明一些实施例所提供的移位寄存器400，以使得移位寄寄存器400输出波形不完全相同的第一扫描信号和第二扫描信号。

移位寄存器400的信号输出电路420能够为同一行子像素提供栅极扫描信号g(n)和发光控制信号em(n)。在一些实施例中，参见图5A、图5B和图5C，信号输出电路420包括：第一扫描信号输出电路421和第二扫描信号输出电路422。其中，第一扫描信号输出电路421被配置为输出第一扫描信号即栅极扫描信号g(n)，而第二信号输出电路420被配置为输出第二扫描信号即发光控制信号em(n)。以下以移位寄存器400用于为上述各个晶体管均为P型晶体管的像素驱动电路211提供栅极扫描信号g(n)和发光控制信号em(n)为例，对第一扫描信号输出电路421和第二扫描信号输出电路422进行具体的介绍。

在一些实施例中，参见图5A、图5B和图5C，第一扫描信号输出电路421电连接于控制信号端CT、初始扫描信号输入端VIN(n)、第一时钟信号端CLK1和第一扫描信号输出端G(n)。第一扫描信号输出电路421被配置为，响应于在控制信号端CT处接收的控制信号，分别在不同的阶段将在初始扫描信号输入端VIN(n)处接收的初始扫描信号goa(n)和在第一时钟信号端CLK1处所收的第一时钟信号clk1由第一扫描信号输出端G(n)输出，进而使得第一扫描信号输出端G(n)输出第一扫描信号即栅极扫描信号g(n)。

其中，参见图5D，在像素初始化阶段t21，第一扫描信号即栅极扫描信号g(n)为高电平，在刷新与补偿阶段t22，栅极扫描信号g(n)为低电平，此时，像素驱动电路211中写入晶体管T11和补偿晶体管T9，在栅极扫描信号g(n)的控制下打开。在发光阶段，栅极扫描信号g(n)为高电平。

在一些实施例中，参见图5A、图5B和图5C，第二扫描信号输出电路422电连接于初始扫描信号输入端VIN(n)、第一电压信号端V1、第二电压信号端V2、第三电压信号端V3和第二扫描信号输出端EM(n)；第二扫描信号输出电路422被配置为，响应于在初始扫描信号输入端VIN(n)处接收的初始扫描信号goa(n)和在第三电压信号端V3处接收的第三电压信号，分别在不同的阶段将在第一电压信号端V1处接收的第一电压信号和在第二电压信号端V2处接收的第二电压信号由第二扫描信号输出端EM(n)输出，进而使得第二扫描信号输出端EM(n)输出第二扫描信号。示例性的，第一电压信号端V1为第一高电压信号端VDD，第一电压信号为高电平信号；而第二电压信号端V2为第二低电压信号端VGL，第二电压信号为低电平信号；第三电压信号端V3为第一低电压信号端VSS，第三电压信号为低电平信号，且第二电压信号与第三电压信号之间存在压差。其中，第二电压信号的电压与第三电压信号的电压可以同为负值，此时第一电压信号的电压为正值。在其他一些示例中，第二电压信号的电压与第三电压信号的电压可以同为正值，而此时，第一电压信号的电压可以为负值。

其中，参见图5D，在像素初始化阶段t21，第二扫描信号即发光控制信号em(n)为高电平；在刷新与补偿阶段t22，发光控制信号em(n)为高电平；在发光阶段，发光控制信号em(n)为低电平，此时，像素驱动电路211中第一发光控制晶体管T12、第二发光控制晶体管T13，在栅极扫描信号g(n)的控制下打开。第二扫描信号输出电路422在初始扫描信号goa(n)和第三电压信号的控制下，在不同阶段将第一电压信号和第二电压信号传输至第二扫描信号输出端EM(n)。第一电压信号和第二电压信号均为恒压信号，而第二扫描信号在不同阶段具有不同的电平，因此，第一电压信号和第二电压信号其中的一个为高电平信号，另一个为低电平信号。示例性的，第一电压信号为高电平信号，而第二电压信号为低电平信号。

本发明的一些实施例还提供了一种移位寄存器400的驱动方法，该驱动方法包括：如图5D所示，一个帧周期包括：充电阶段t1、输出阶段t2和复位阶段t3，其中，输出阶段t2包括像素初始化阶段t21和刷新与补偿阶段t22，复位阶段t3包括第一发光阶段t31和第二发光阶段t32。以下以移位寄存器400所输出的栅极扫描信号g(n)和发光控制信号em(n)用于7T1C的像素驱动电路211，且像素驱动电路211中的晶体管均为P型晶体管为例，对移位寄存器400的驱动方法进行介绍。

在充电阶段t1，移位寄存电路410向初始扫描信号输出端GOA(n)输出初始扫描信号goa(n)的第一电平。示例性的，参见图5D，初始扫描信号goa(n)的第一电平为高电平。

在输出阶段t2，移位寄存电路410向初始扫描信号输出端GOA(n)输出初始扫描信号goa(n)的第二电平。示例性的，参见图5D，初始扫描信号goa(n)的第二电平为低电平。输出阶段t2对应于第一时钟信号clk1的一周期，在输出阶段t2的像素初始化阶段t21，第一时钟信号clk1为高电平，在输出阶段t2的刷新与补偿阶段t22，第一时钟信号clk1变化至低电平。

在输出阶段t2中的像素初始化阶段t21，第一扫描信号输出电路421响应于在控制信号端CT处接收的控制信号，将在第一时钟信号端CLK1处接收的第一时钟信号clk1传输至第一扫描信号输出端G(n)。第二扫描信号输出电路422响应于在初始扫描信号输入端VIN(n)处接收的初始扫描信号goa(n)，将在第一电压信号端V1处接收的第一电压信号传输至第二扫描信号输出端EM(n)。

其中，在像素初始化阶段t21，在控制信号的控制下，第一扫描信号输出电路421将第一时钟信号clk1传输至第一扫描信号输出端G(n)。示例性的，参见图5D，第一时钟信号clk1为高电平，进而，第一扫描信号即栅极扫描信号g(n)在像素初始化阶段t21为高电平。

在像素初始化阶段t21，在初始扫描信号goa(n)控制下，第二扫描信号输出电路422将第一电压信号传输至第二扫描信号输出端EM(n)。示例性的，参见图5D，第一电压信号为高电平信号，进而第二扫描信号即发光控制信号em(n)在像素初始化阶段t21为高电平。

在输出阶段t2中的刷新与补偿阶段t22，第一扫描信号输出电路421响应于在控制信号端CT处接收的控制信号，将在初始扫描信号输入端VIN(n)处接收的初始扫描信号goa(n)传输至第一扫描信号输出端G(n)。第二扫描信号输出电路422响应于在初始扫描信号输入端VIN(n)处接收的初始扫描信号goa(n)，将在第一电压信号端V1处接收的第一电压信号传输至第二扫描信号输出端EM(n)。

其中，在刷新与补偿阶段t22，在控制信号的控制下，第一扫描信号输出电路421将初始扫描信号goa(n)传输至第一扫描信号输出端G(n)，示例性的，参见图5D，初始扫描信号goa(n)为低电平，进而栅极扫描信号g(n)在刷新与补偿阶段t22为低电平。

在刷新与补偿阶段t22，在初始扫描信号goa(n)的控制下，第二扫描信号输出电路422将第一电压信号传输至第二扫描信号输出端EM(n)。示例性的，参见图5D，第一电压信号为高电平信号，进而第二扫描信号在刷新与补偿阶段t22为高电平。

在复位阶段t3，移位寄存电路410向初始扫描信号输出端GOA(n)输出初始扫描信号goa(n)的第一电平。示例性的，参见图5D，初始扫描信号goa(n)在复位阶段t3为高电平。

在复位阶段t3的第一发光阶段t31，第一扫描信号输出电路421响应于在控制信号端CT处接收的控制信号，将在第一时钟信号端CLK1处接收的第一时钟信号clk1传输至第一扫描信号输出端G(n)。第二扫描信号输出电路422响应于在第三电压信号端V3处接收的第三电压信号，将在第二电压信号端V2处接收的第二电压信号传输至第二扫描信号输出端EM(n)。

其中，在第一发光阶段t31，在控制信号的控制下，第一扫描信号输出电路421将第一时钟信号clk1传输至第一扫描信号输出端G(n)。示例性的，参见图5D，第一时钟信号clk1在第一发光阶段t31为高电平，进而第一扫描信号即栅极扫描信号g(n)在第一发光阶段t31为高电平。

在第一发光阶段t31，第二扫描信号输出电路422可以根据第三电压信号，将第二电压信号传输至第二扫描信号输出端EM(n)。示例性的，参见图5D，第二电压信号为低电平信号，进而第二扫描信号即发光控制信号em(n)在第一发光阶段t31为低电平。

在复位阶段t3的第二发光阶段t32，第一扫描信号输出电路421响应于在控制信号端CT处接收的控制信号，将在初始扫描信号输入端VIN(n)处接收的初始扫描信号goa(n)传输至第一扫描信号输出端G(n)。第二扫描信号输出电路422响应于在第三电压信号端V3处接收的第三电压信号，将在第二电压信号端V2处接收的第二电压信号传输至第二扫描信号输出端EM(n)。

其中，在第二发光阶段t32，在控制信号的控制下，第一扫描信号输出电路421将初始扫描信号goa(n)传输至第一扫描信号输出端G(n)。示例性的，参见图5D，初始扫描信号goa(n)在第二发光阶段t32为高电平，进而第一扫描信号即栅极扫描信号g(n)在第二发光阶段t32为高电平。

在第二发光阶段t32，第二扫描信号输出电路422可以根据第三电压信号，将第二电压信号传输至第二扫描信号输出端EM(n)。示例性的，参见图5D，第二电压信号为低电平信号，进而第二扫描信号即发光控制信号em(n)在第二发光阶段t32为低电平。

综上，本发明的一些实施例所提供的移位寄存器400的驱动方法，第一扫描信号输出电路421可以在像素初始化阶段t21输出第一时钟信号clk1，在刷新与补偿阶段t22输出初始扫描信号goa(n)，在第一发光阶段t31输出第一时钟信号clk1，在第二发光阶段t32输出初始扫描信号goa(n)，进而在不同阶段输出的第一时钟信号clk1和初始扫描信号goa(n)形成了第一扫描信号即栅极扫描信号g(n)。第二扫描信号输出电路422可以在像素初始化阶段t21输出第一电压信号，在刷新与补偿阶段t22输出第一电压信号，在第一发光阶段t31输出第二电压信号，在第二发光阶段t32输出第二电压信号，进而在不同阶段输出的第一电压信号和第二电压信号形成了第二扫描信号即发光控制信号em(n)。

其中，第一发光阶段t31和第二发光阶段t32均属于上述发光阶段t30，因此，发光阶段t30与复位阶段t3为同一阶段。

本发明的一些实施例中，第一扫描信号输出电路421被配置为输出第一扫描信号，在一些实施例中，参见图5B和图5C，第一扫描信号输出电路421包括：第一输出子电路4211和第二输出子电路4212，控制信号端CT包括第二时钟信号端CLK2和第三时钟信号端CLK3。其中，第一输出子电路4211电连接于第二时钟信号端CLK2、第一时钟信号端CLK1和第一扫描信号输出端G(n)，第一输出子电路4211被配置为，响应于在第二时钟信号端CLK2处接收的第二时钟信号clk2，将在第一时钟信号端CLK1处接收的第一时钟信号clk1传输至第一扫描信号输出端G(n)。第二输出子电路4212电连接于第三时钟信号端CLK3、初始扫描信号输入端VIN(n)和第一扫描信号输出端G(n)，第二输出子电路4212被配置为，响应于在第三时钟信号端CLK3处接收的第三时钟信号clk3，将在初始扫描信号输入端VIN(n)处接收的初始扫描信号goa(n)传输至第一扫描信号输出端G(n)。

其中，在第二时钟信号clk2的控制下，第一输出子电路4211可以使得第一时钟信号端CLK1与第一扫描信号输出端G(n)之间导通或断开。在第三时钟信号clk3的控制下，第二输出子电路4212可以使得初始扫描信号输入端VIN(n)即初始扫描信号输出端GOA(n)与第一扫描信号输出端G(n)之间导通或断开。需要说明的是，当第一时钟信号端CLK1与第一扫描信号输出端G(n)之间导通，初始扫描信号输入端VIN(n)与第一扫描信号输出端G(n)之间断开连接。当第一时钟信号端CLK1与第一扫描信号输出端G(n)之间断开连接，初始扫描信号输入端VIN(n)与第一扫描信号输出端G(n)之间导通。

本发明的一些实施例所提供的移位寄存器400的驱动方法还包括：参见图图5D和图6A，在像素初始化阶段t21，第一输出子电路4211响应于在第二时钟信号端CLK2处接收的第二时钟信号clk2，将在第一时钟信号端CLK1处接收的第一时钟信号clk1传输至第一扫描信号输出端G(n)。第二输出子电路4212响应于在第三时钟信号端CLK3处接收的第三时钟信号clk3，使初始扫描信号输入端VIN(n)与第一扫描信号输出端G(n)之间断开连接。

其中，参见图5D，第二时钟信号clk2的周期与第一时钟信号clk1的周期相同，且第二时钟信号clk2与第一时钟信号clk1的波形变化相反，且在输出阶段t2，第二时钟信号clk2经历一个周期，在输出阶段t2的像素初始化阶段t21，第二时钟信号clk2为低电平，在输出阶段t2的刷新与补偿阶段t22，第二时钟信号clk2为高电平。

其中，参见图5D，第三时钟信号clk3与第一时钟信号clk1的周期相同，第三时钟信号clk3与第一时钟信号clk1的波形变化相同，且在输出阶段t2，第三时钟信号clk3经历一个周期，在输出阶段t2的像素初始化阶段t21，第三时钟信号clk3为高电平，在输出阶段t2的刷新与补偿阶段t22，第三时钟信号clk3为低电平。

在一些实施例中，第二时钟信号clk2与第一时钟信号clk1(或者第三时钟信号clk3)可以有适当错位，即第二时钟信号clk2的上升沿与第一时钟信号clk1的下降沿不在同一时刻，第二时钟信号clk2的电平变化相比第一时钟信号clk1的电平变化有稍微提前或者延后。

其中，参见图6A，在像素初始化阶段t21，在第二时钟信号clk2的控制下，第一输出子电路4211处于导通状态；在第三时钟信号clk3的控制下，第二输出子电路4212处于断路状态，进而第一时钟信号clk1能够传输至第一扫描信号输出端G(n)，而初始扫描信号goa(n)无法传输至第一扫描信号输出端G(n)。

参见图5D和图6B，在刷新与补偿阶段t22，第一输出子电路4211响应于在第二时钟信号端CLK2处接收的第二时钟信号clk2，使第一时钟信号端CLK1与第一扫描信号输出端G(n)之间断开连接；第二输出子电路4212响应于在第三时钟信号端CLK3处接收的第三时钟信号clk3，将在初始扫描信号输入端VIN(n)处接收的初始扫描信号goa(n)传输至第一扫描信号输出端G(n)。

其中，参见图6B，在刷新与补偿阶段t22，在第二时钟信号clk2的控制下，第一输出子电路4211处于断路状态；在第三时钟信号clk3的控制下，第二输出子电路4212处于导通状态，进而第一时钟信号clk1无法传输至第一扫描信号输出端G(n)，而初始扫描信号goa(n)可以传输至第一扫描信号输出端G(n)。

参见图5D和图6C，在第一发光阶段t31，第一输出子电路4211响应于在第二时钟信号端CLK2处接收的第二时钟信号clk2，将在第一时钟信号端CLK1处接收的第一时钟信号clk1传输至第一扫描信号输出端G(n)；第二输出子电路4212响应于在第三时钟信号端CLK3处接收的第三时钟信号clk3，使初始扫描信号输入端VIN(n)与第一扫描信号输出端G(n)之间断开连接。

其中，参见图6C，在第一发光阶段t31，在第二时钟信号clk2的控制下，第一输出子电路4211处于导通状态；在第三时钟信号clk3的控制下，第二输出子电路4212处于断开状态，进而第一时钟信号clk1可以传输至第一扫描信号输出端G(n)，而初始扫描信号goa(n)无法传输至第一扫描信号输出端G(n)。

参见图5D和图6D，在第二发光阶段t32，第一输出子电路4211响应于在第二时钟信号端CLK2处接收的第二时钟信号clk2，使第一时钟信号端CLK1与第一扫描信号输出端G(n)之间断开连接；第二输出子电路4212响应于在第三时钟信号端CLK3处接收的第三时钟信号clk3，将在初始扫描信号输入端VIN(n)处接收的初始扫描信号goa(n)传输至第一扫描信号输出端G(n)。

其中，参见图6D，在第二发光阶段t32，在第二时钟信号clk2的控制下，第一输出子电路4211处于断路状态；在第三时钟信号clk3的控制下，第二输出子电路4212处于导通状态，进而第一时钟信号clk1无法传输至第一扫描信号输出端G(n)，而初始扫描信号goa(n)可以传输至第一扫描信号输出端G(n)。

综上，本发明的一些实施例所提供的第一输出子电路4211和第二输出子电路4212，可以在不同的阶段导通，进而使得第一时钟信号clk1和初始扫描信号goa(n)在不同的阶段传输至第一扫描信号输出端G(n)。

在一些实施例中，参见图5C，第一输出子电路4211包括第一晶体管T1，第一晶体管T1的控制极电连接于第二时钟信号端CLK2，第一晶体管T1的第一极电连接于第一时钟信号端CLK1，第一晶体管T1的第二极电连接于第一扫描信号输出端G(n)。其中，第一晶体管T1在第二时钟信号clk2的控制下，可以使得第一晶体管T1的第一极与第二极之间导通或关闭，在第一晶体管T1的第一极与第二极之间导通的情况下，第一时钟信号clk1能够传输至第一扫描信号输出端G(n)。

在一些示例中，第一晶体管T1为P型晶体管，当第二时钟信号clk2为低电平时，第一晶体管T1导通。在其他一些示例中，第一晶体管T1为N型晶体管，当第二时钟信号clk2为高电平时，第一晶体管T1导通。

在一些实施例中，参见图5C，第二输出子电路4212包括第二晶体管T2，第二晶体管T2的控制极电连接于第三时钟信号端CLK3，第二晶体管T2的第一极电连接于初始扫描信号输入端VIN(n)，第二晶体管T2的第二极电连接于第一扫描信号输出端G(n)。其中，第二晶体管T2在第三时钟信号clk3的控制下，可以使得第二晶体管T2的第一极与第二极之间导通或关闭，在第二晶体管T2的第一极与第二极之间导通的情况下，初始扫描信号goa(n)能够传输至第一扫描信号输出端G(n)。

在一些示例中，第二晶体管T2为P型晶体管，当第三时钟信号clk3为低电平时，第二晶体管T2导通。在其他一些示例中，第二晶体管T2为N型晶体管，当第三时钟信号clk3为高电平时，第二晶体管T2导通。

在一些实施例中，第一晶体管T1和第二晶体管T2均为P型晶体管，以下以第一晶体管T1和第二晶体管T2均为P型晶体管为例，对本发明的一些实施例所提供的移位寄存器400及驱动方法进行具体的说明。

参见图5D和图6A，在像素初始化阶段t21，第二时钟信号clk2为低电平，在第二时钟信号clk2的控制下，第一晶体管T1导通，进而使得第一时钟信号clk1传输至第一扫描信号输出端G(n)，此时，第一时钟信号clk1为高电平，进而第一扫描信号即栅极扫描信号g(n)在像素初始化阶段t21为高电平。第三时钟信号clk3为高电平，在第三时钟信号clk3的控制下，第二晶体管T2断开，进而使得初始扫描信号输入端VIN(n)与第一扫描信号输出端G(n)之间断开。

参见图5D和图6B，在刷新与补偿阶段t22，第二时钟信号clk2为高电平，在第二时钟信号clk2的控制下，第一晶体管T1断开，进而使得第一时钟信号端CLK1与第一扫描信号输出端G(n)之间断开连接。第三时钟信号clk3为低电平，在第三时钟信号clk3的控制下，第二晶体管T2导通，进而使得初始扫描信号goa(n)传输至第一扫描信号输出端G(n)，此时，初始扫描信号goa(n)为低电平，进而初始扫描信号goa(n)在刷新与补偿阶段t22为低电平。

参见图5D和图6C，在第一发光阶段t31，第二时钟信号clk2为低电平，在第二时钟信号clk2的控制下，第一晶体管T1导通，进而使得第一时钟信号clk1传输至第一扫描信号输出端G(n)，此时，第一时钟信号clk1为高电平，进而第一扫描信号即栅极扫描信号g(n)在像素初始化阶段t21为高电平。第三时钟信号clk3为高电平，在第三时钟信号clk3的控制下，第二晶体管T2断开，进而使得初始扫描信号输入端VIN(n)与第一扫描信号输出端G(n)之间断开。

参见图5D和图6D，在第二发光阶段t32，第二时钟信号clk2为高电平，在第二时钟信号clk2的控制下，第一晶体管T1断开，进而使得第一时钟信号端CLK1与第一扫描信号输出端G(n)之间断开连接。第三时钟信号clk3为低电平，在第三时钟信号clk3的控制下，第二晶体管T2导通，进而使得初始扫描信号goa(n)传输至第一扫描信号输出端G(n)，此时，初始扫描信号goa(n)为高电平，进而初始扫描信号goa(n)在第二发光阶段t32为高电平。

在一些实施例中，第一晶体管T1和第二晶体管T2均为P型晶体管，第一时钟信号端CLK1与第三时钟信号端CLK3为同一信号端，进而第一扫描信号输出电路421可以在第一时钟信号端CLK1和第三时钟信号端CLK3接收相同的时钟信号。

第一扫描信号输出电路421被配置为输出第一扫描信号，而第二扫描信号输出电路422被配置为输出第二扫描信号。以下对第二扫描信号输出电路422进行介绍。

在一些实施例中，参见图5B和图5C，第二扫描信号输出电路422包括：第三输出子电路4221、第一控制子电路4222、第二控制子电路4223和第四输出子电路4224。其中，第三输出子电路4221能够在初始扫描信号goa(n)的控制下输出第一电压信号，第四输出子电路4224能够在第一控制子电路4222和第二控制子电路4223的控制下输出第二电压信号。

在一些实施例中，参见图5B和图5C，第三输出子电路4221电连接于初始扫描信号输入端VIN(n)、第一电压信号端V1和第二扫描信号输出端EM(n)。第三输出子电路4221被配置为，响应于在初始扫描信号输入端VIN(n)处接收的初始扫描信号goa(n)，将在第一电压信号端V1处接收的第一电压信号传输至第二扫描信号输出端EM(n)。

其中，第三输出子电路4221可以在初始扫描信号goa(n)的控制下，使得第一电压信号端V1与第二扫描信号输出端EM(n)之间导通或断开，在第一电压信号端V1与第二扫描信号输出端EM(n)之间导通的情况下，第二扫描信号输出端EM(n)能够输出第一电压信号。

在一些实施例中，参见图5B和图5C，第一控制子电路4222电连接于初始扫描信号输入端VIN(n)、第一电压信号端V1和第一节点N1，第一控制子电路4222被配置为，响应于在初始扫描信号输入端VIN(n)处接收的初始扫描信号goa(n)，将在第一电压信号端V1处接收的第一电压信号传输至第一节点N1。

其中，第一控制子电路4222可以在初始扫描信号goa(n)的控制下，使得第一电压信号端V1与第一节点N1之间导通或断开，在第一电压信号端V1与第一节点N1之间导通的情况下，第一节点N1的电压与第一电压信号的电压相同。

在一些实施例中，参见图5B和图5C，第二控制子电路4223电连接于第一节点N1和第三电压信号端V3，第二控制子电路4223被配置为，根据在第三电压信号端V3处接收的第三电压信号，和第一控制子电路4222共同控制第一节点N1的电压。

其中，第二控制子电路4223与第一控制子电路4222共同作用于第一节点N1，以此控制第一节点N1的电压，进而控制第四输出子电路4224的导通或断开。其中，第一控制子电路4222可以控制第一电压信号是否传输至第一节点，当第一控制子电路4222在初始扫描信号goa(n)控制下断开时，第一电压信号无法传输至第一节点N1，此时，第二控制子电路4223则可以根据第三电压信号改变第一节点N1的电压。因此，第一控制子电路4222和第二控制子电路4223可以控制第一节点N1的电压，以此控制第四输出子电路4224的导通或断开。

在一些实施例中，参见图5B和图5C，第四输出子电路4224电连接于第一节点N1、第二电压信号端V2和第二扫描信号输出端EM(n)；第四输出子电路4224被配置为，响应于第一节点N1的电压，将在第二电压信号端V2处接收的第二电压信号传输至第二扫描信号输出端EM(n)。

其中，第四输出子电路4224可以在第一节点N1的电压的控制下，使得第二电压信号端V2与第二扫描信号输出端EM(n)之间导通或断开，在第二电压信号端V2与第二扫描信号输出端EM(n)之间导通的情况下，第二扫描信号输出端EM(n)能够输出第二电压信号。

本发明的一些实施例所提供的移位寄存器400的驱动方法还包括：在像素初始化阶段t21和刷新与补偿阶段t22，参见图6A和图6B，第三输出子电路4221响应于在初始扫描信号输入端VIN(n)处接收到的初始扫描信号goa(n)，将在第一电压信号端V1处接收的第一电压信号传输至第二扫描信号输出端EM(n)。示例性的，参见图5D，第一电压信号为高电平信号，在像素初始化阶段t21和刷新与补偿阶段t22，第二扫描信号输出端EM(n)均输出第一电压信号，进而第二扫描信号极发光控制信号在像素初始化阶段t21和刷新与补偿阶段t22均为高电平。

参见图6A和图6B，第一控制子电路4222响应于在初始扫描信号输入端VIN(n)处接收的初始扫描信号goa(n)，将在第一电压信号端V1处接收的第一电压信号传输至第一节点N1；第二控制子电路4223，保持第一节点N1的电压。其中，第一控制子电路4222和第二控制子电路4223可以使得第一节点N1的电压与第一电压信号端V1的电压大致相同，示例性的，参见图5D，第一电压信号为高电平信号，因此，在像素初始化阶段t21和刷新与补偿阶段t22，第一节点N1的电压为高电平。

第四输出子电路4224响应于第一节点N1的电压，使得第二电压信号端V2与第二扫描信号输出端EM(n)之间断开连接，因此，第二电压信号无法传输至第二扫描信号输出端EM(n)。

在第一发光阶段t31和第二发光阶段t32，参见图6C和图6D，第三输出子电路4221响应于在初始扫描信号输入端VIN(n)处接收到的初始扫描信号goa(n)，使第一电压信号端V1与第二扫描信号输出端EM(n)之间断开连接，因此，第一电压信号无法传输至第二扫描信号输出端EM(n)。

第一控制子电路4222响应于在初始扫描信号输入端VIN(n)处接收的初始扫描信号goa(n)，使第一电压信号端V1与第一节点N1之间断开连接；第二控制子电路4223在第一电压信号未传输至第一节点N1的情况下，根据在第三电压信号端V3处接收的第三电压信号改变第一节点N1的电压。

在第一发光阶段t31和第二发光阶段t32，参见图6C和图6D，第一电压信号端V1与第一节点N1之间断开连接，因此，第一电压信号无法传输至第一节点N1。

第四输出子电路4224响应于第一节点N1的电压，将在第二电压信号端V2处接收的第二电压信号传输至第二扫描信号输出端EM(n)。示例性的，参见图5D，第二电压信号为低电平信号，进而第二扫描信号即发光控制信号em(n)在第一发光阶段t31和第二发光阶段t32均为低电平。

在一些实施例，参见图5C，第三输出子电路4221包括第五晶体管T5，第五晶体管T5的控制极电连接于初始扫描信号输入端VIN(n)，第五晶体管T5的第一极电连接于第一电压信号端V1，第五晶体管T5的第二极电连接于第二扫描信号输出端EM(n)。和/或，第四输出子电路4224包括第六晶体管T6，第六晶体管T6的控制极电连接于第一节点N1，第六晶体管T6的第一极电连接于第二电压信号端V2，第六晶体管T6的第二极电连接于第二扫描信号输出端EM(n)。

示例性的，第五晶体管T5为P型晶体管，在像素初始化阶段t21和刷新与补偿阶段t22，参见图5D，初始扫描信号goa(n)为低电平，其可以控制第五晶体管T5导通，进而使得第一电压信号传输至第二扫描信号输出端EM(n)。

示例性的，第六晶体管T6为P型晶体管，在像素初始化阶段t21和刷新与补偿阶段t22，第一电压信号传输至第一节点N1，此时，第一节点N1的电压为高电平，因此，第六晶体管T6处于断开状态，以此使得第二电压信号无法传输至。而在第一发光阶段t31和第二发光阶段t32，第一控制子电路4222和第二控制子电路4223控制第一节点N1的电压变为低电平，进而使得第六晶体管T6导通。

其中，需要说明的是，当第六晶体管T6为P型晶体管时，第三电压信号的电压要小于第二电压信号的电压，进而保证当第三电压信号传输至第一节点N1时，第六晶体管T6的控制极的电压减去第一极的电压，即第三电压信号的电压减去第二电压信号的电压所得到的电压差值小于第六晶体管T6的阈值电压，以使得第六晶体管T6导通。其中，第二电压信号的电压与第三电压信号的电压同为负值。当第一电压信号传输至第一节点N1时，可以使得第六晶体管T6断开，进而第一电压信号的电压为正值。

以下分别介绍两种第二控制子电路4223的结构，以及对应的移位寄存器400的驱动方法。

在一些实施例中，第二控制子电路4223被配置为，在第一电压信号未传输至第一节点N1的情况下，将在第三电压信号端V3处第三电压信号传输至第一节点N1以改变第一节点N1的电压。

其中，在第一控制子电路4222处于导通的状态下，即第一电压信号能够传输至第一节点N1，此时，第一节点N1保持第一电压信号的电压。在第一控制子电路4222处于断开的状态下，即第一电压信号无法传输至第一节点N1，此时，第二控制子电路4223能够根据第三电压信号改变第一节点N1的电压。

针对上述一些实施例所提供的第二控制子电路4223的结构，本发明的一些实施例所提供的移位寄存器400的驱动方法还包括：在一个帧周期内，像素初始化阶段t21、刷新与补偿阶段t22、第一发光阶段t31和第二发光阶段t32依次完成。在第一发光阶段t31和第二发光阶段t32，第二控制子电路4223在第一电压信号未传输至第一节点N1的情况下，将在第三电压信号端V3处第三电压信号传输至第一节点N1以改变第一节点N1的电压。

示例性的，第三电压信号为低电平信号。参见图6C和图6D，在第一发光阶段t31和第二发光阶段t32，由于第一控制子电路4222处于断开状态，第一电压信号无法传输至第一节点N1，此时，第一节点N1处于悬浮状态，因此，第三电压信号能够传输至第一节点N1，进而改变第一节点N1的电压，使得第一节点N1的电压为低电平。

在一些实施例中，参见图5C，第一控制子电路4222包括第三晶体管T3，第三晶体管T3的控制极电连接于初始扫描信号输入端VIN(n)，第三晶体管T3的第一极电连接于第一电压信号端V1，第三晶体管的第二极电连接于第一节点N1。第二控制子电路4223包括第四晶体管T4，第四晶体管T4的控制极和第一极均电连接于第三电压信号端V3，第四晶体管T4的第二极电连接于第一节点N1。

在一个帧周期内，参见图6A至图6D，第四晶体管T4始终处于导通状态。在像素初始化阶段t21和刷新与补偿阶段t22，参见图5D，初始扫描信号goa(n)为低电平。参见图6A和图6B，在初始扫描信号goa(n)的控制下，第三晶体管T3处于导通状态，因此第一电压信号传输至第一节点N1，此时即使第四晶体管T4导通，但是由于第四晶体管T4的控制极与第一极连接于同一信号端，因此，第四晶体管T4相当于一电阻，因此，第四晶体管T4的第一极所接收到的第三电压信号无法写入到第一节点N1，此时，第一节点N1的电压为高电平，第六晶体管T6断开。

在第一发光阶段t31和第二发光阶段t32，参见图5D，初始扫描信号goa(n)为低电平。参见图6C和图6D，在初始扫描信号goa(n)的控制下，第三晶体管T3处于断开状态，第一电压信号无法传输至第一节点N1，第一节点N1处于悬浮状态，而第四晶体管T4处于导通状态，因此，第三电压信号能够写入到第一节点N1，此时，第一节点N1的电压为低电平，进而使得第六晶体管T6导通。

以上介绍了第二控制子电路4223的一种结构以及对应的移位寄存器400的驱动方法，以下对第二控制子电路4223的另一种结构以及对应的移位寄存器400的驱动方法进行介绍。

在一些实施例中，参见图7A，第二控制子电路4223包括：调控子电路42231和储能子电路42232。其中，调控子电路42231电连接于第四时钟信号端CLK4、第一节点N1和第三电压信号端V3；调控子电路42231被配置为，响应于在第四时钟信号端CLK4处接收的第四时钟信号clk4，将在第三电压信号端V3处接收的第三电压信号传输至第一节点N1。储能子电路42232电连接于第五时钟信号端CLK5和第一节点N1；储能子电路42232被配置为，在第一电压信号和第三电压信号未传输至第一节点N1的情况下，根据在第五时钟信号端CLK5处接收的第五时钟信号clk5，通过耦合作用改变第一节点N1的电压。

其中，在第四时钟信号clk4的控制下，调控子电路42231可以使得第三电压信号端V3与第一节点N1之间导通或断开，当第三电压信号端V3与第一节点N1之间导通，第三电压信号能够传输至第一节点N1。在此需要说明的是，在第一电压信号未传输至第一节点N1的情况下，第三电压信号才能传输至第一节点N1。

当第三电压信号端V3与第一节点N1之间断开连接，第三电压信号无法传输至第一节点N1，同时，第一电压信号无法传输至第一节点N1，此时，第一节点N1处于悬浮状态。

储能子电路42232电连接于第一节点N1，储能子电路42232电连接于第五时钟信号端CLK5，第五时钟信号clk5的电平可以改变，在第一节点N1处于悬浮状态的情况下，储能子电路42232可以根据第五时钟信号clk5电平的变化，改变第一节点N1的电压。

针对上述一些实施例所提供的第二控制子电路4223的结构，本发明的一些实施例所提供的移位寄存器400的驱动方法还包括：

第一发光阶段t31包括第一子发光阶段t301和第三子发光阶段t303，二发光阶段包括第二子发光阶段t302和第四子发光阶段t304，在一个帧周期内，像素初始化阶段t21、刷新与补偿阶段t22、第一子发光阶段t301、第二子发光阶段t302、第三子发光阶段t303和第四子发光阶段t304依次完成。

参见图8A和图8B，在像素初始化阶段t21和刷新与补偿阶段t22，调控子电路42231响应于在第四时钟信号端CLK4处接收的第四时钟信号clk4，使第三电压信号端V3与第一节点N1之间断开连接；储能子电路42232保持第一节点N1的电压。其中，参见图7C，在输出阶段t2，第四时钟信号clk4经历二分之一周期，在输出阶段t2，第四时钟信号clk4均为高电平，而在第一子发光阶段t301、第二子发光阶段t302，第四时钟信号clk4为低电平，在第三子发光阶段t303和第四子发光阶段t304，第四时钟信号clk4均为高电平。示例性地，第四时钟信号clk4的周期为第一时钟信号clk1的二倍，且二者的高电平的电压值相等，二者的低电平的电压值相等。

其中，在像素初始化阶段t21和刷新与补偿阶段t22，第一控制子电路4222在初始扫描信号goa(n)的控制下，使得第一电压信号传输至第一节点N1，示例性的，第一电压信号为高电平信号，因此，第一节点N1的电压在像素初始化阶段t21和刷新与补偿阶段t22为高电平。而调控子电路42231在第四时钟信号clk4的控制下，使得第三电压信号端V3与第一节点N1之间断开连接，进而第三电压信号无法传输至第一节点N1。此时，第一节点N1的电压能够维持高电平。

参见图8C和图8D，在第一子发光阶段t301和第二子发光阶段t302，调控子电路42231响应于在第四时钟信号端CLK4处接收的第四时钟信号clk4，将在第三电压信号端V3处接收的第三电压信号传输至第一节点N1；储能子电路42232，保持第一节点N1的电压。

其中，在第一子发光阶段t301和第二子发光阶段t302，第一控制子电路4222在初始扫描信号goa(n)的控制下，使得第一电压信号端V1与第一节点N1之间断开连接，进而第一电压信号无法传输至第一节点N1。调控子电路42231在第四时钟信号clk4的控制下，将第三电压信号传输至第一节点N1，其中，第三电压信号为低电平信号。此时，第一节点N1的电平与第三电压信号的电平相同。

参见图8E和图8F，在第三子发光阶段t303和第四子发光阶段t304，调控子电路42231响应于在第四时钟信号端CLK4处接收的第四时钟信号clk4，使第三电压信号端V3与第一节点N1之间断开连接；储能子电路42232在第一电压信号和第三电压信号未传输至第一节点N1的情况下，根据在第五时钟信号端CLK5处接收的第五时钟信号clk5，通过耦合作用改变第一节点N1的电压。

其中，参见图7C，第五时钟信号clk5与第二时钟信号clk2的周期相同，第五时钟信号clk5与第二时钟信号clk2的波形变化相同，且在输出阶段t2，第五时钟信号经历一个周期，在输出阶段t2的像素初始化阶段t21，第五时钟信号clk5为低电平，在输出阶段t2的刷新与补偿阶段t22，第五时钟信号clk5为高电平。

其中，在第三子发光阶段t303和第四子发光阶段t304，参见图8E和图8F，第一控制子电路4222在初始扫描信号goa(n)的控制下，使得第一电压信号端V1与第一节点N1之间断开连接，进而第一电压信号无法传输至第一节点N1。而调控子电路42231在第四时钟信号clk4的控制下，使得第三电压信号端V3与第一节点N1之间断开连接，进而第三电压信号无法传输至第一节点N1，因此，第一节点N1处于悬浮状态。

而储能子电路42232分别连接于第五时钟信号端CLK5和第一节点N1，由于在第三子发光阶段t303和第四子发光阶段t304，第一电压信号和第三电压信号均无法传输至第一节点N1，第一节点N1处于悬浮状态，因此，第五时钟信号clk5的电平变化能够引起第一节点N1的电平发生变化，进而控制第三输出子电路4221的状态，使得第二电压信号传输至第二扫描信号输出端EM(n)。

在一些实施例中，参见图7B，第一控制子电路4222包括第三晶体管T3，第三晶体管T3的控制极电连接于初始扫描信号输入端VIN(n)，第三晶体管T3的第一极电连接于第一电压信号端V1，第三晶体管的第二极电连接于第一节点N1。调控子电路42231包括第七晶体管T7，第七晶体管T7的控制极电连接于第四时钟信号端CLK4，第七晶体管T7的第一极电连接于第三电压信号端V3，第七晶体管T7的第二极电连接于第一节点N1。储能子电路42232包括：第一电容器C1，第一电容器C1的第一端电连接于第五时钟信号端CLK5，第一电容器C1的第二端电连接于第一节点N1。

示例性的，第七晶体管T7可以为P型晶体管，在像素初始化阶段t21和刷新与补偿阶段t22，第四时钟信号clk4为高电平，进而第七晶体管T7可以断开，使得第三电压信号无法传输至第一节点N1。

在像素初始化阶段t21和刷新与补偿阶段t22，参见图8A，初始扫描信号goa(n)为低电平。参见图8A和图8B，初始扫描信号goa(n)为低电平，进而使得第三晶体管T3导通，将第一电压信号传输至第一节点N1，第一节点N1为高电平。第四时钟信号clk4为高电平，因此，第七晶体管T7断开，因此，第三电压信号无法传输至第一节点N1。

在第一子发光阶段t301和第二子发光阶段t302，参见图7C、图8C和图8D，初始扫描信号goa(n)为高电平，进而使得第三晶体管T3断开。第四时钟信号clk4为低电平，进而能够控制第七晶体管T7导通，使得第三电压信号传输至第一节点N1，因此，第一节点N1为低电平，以此控制第六晶体管T6导通。第五时钟信号clk5在第一子发光阶段t301为低电平，在第二子发光阶段t302为高电平，在第一子发光阶段t301变化至第二子发光阶段t302时，第五时钟信号clk5的电平虽然发生改变，但是不会引起第一节点N1的电平改变。

在第三子发光阶段t303，参见图7C和图8E，初始扫描信号goa(n)为高电平，进而使得第三晶体管T3断开。第四时钟信号clk4为高电平，使得第七晶体管T7断开，导致第三电压信号无法传输至第一节点N1，同时第一电压信号无法传输至第一节点N1。而第五时钟信号clk5由高电平变化至低电平，其中，第五时钟信号clk5的电平降低了ΔV，进而第一电容器C1能够带动第一节点N1的电平进一步降低，以此控制第六晶体管T6维持导通状态。其中，为了方便叙述，可以将第一节点N1在第一子发光阶段t301和第二子发光阶段t302的电平定义为V1，因此，在第三子发光阶段t303，第一节点N1的电平变化为V1-ΔV。

第四子发光阶段t304，参见图7C和图8F，初始扫描信号goa(n)为高电平，进而使得第三晶体管T3断开。第四时钟信号clk4为高电平，使得第七晶体管T7断开，导致第三电压信号无法传输至第一节点N1，同时第一电压信号无法传输至第一节点N1。而第五时钟信号clk5由低电平变化至高电平，进而使得第一节点N1的电平升高，其中，第五时钟信号clk5的电平升高了ΔV，因此第一节点N1的电平由V1-ΔV升高了ΔV，此时第一节点N1的电平为(V1-ΔV)+ΔV＝V1，即在第四子发光阶段t304，第一节点N1的电平升高至V1，其依旧为低电平，可以使得第六晶体管T6处于导通状态。

在一些实施例中，参见图7C，第五时钟信号clk5可以与第二时钟信号clk2相同，即第五时钟信号端CLK5与第二时钟信号端CLK2为同一信号端。

在一些实施例中，参见图7C，第四时钟信号clk4的周期为第一时钟信号clk1的周期的二倍，第四时钟信号clk4的周期为第二时钟信号clk2的周期的二倍。其中，第一时钟信号clk1与第二时钟信号clk2的周期相同。

在一些实施例中，第一晶体管T1、第二晶体管T2……第七晶体管T7可以均为P型晶体管。

以上对各个晶体管均为P型晶体管的像素驱动电路211所对应的信号输出电路420进行了具体的介绍，以下对相应的移位寄存电路410进行介绍。

在一些实施例中，参见图9A，移位寄存电路410包括：输入子电路411和输出控制子电路412，输入子电路411电连接于第一信号端、第二信号端和第二节点N2，输入子电路411被配置为，响应于在第一信号端处接收的第一信号，将在第二信号端处接收的第二信号传输至第二节点N2，其中，第一信号端或第二信号端电连接于上一级移位寄存器400中移位寄存电路410的初始扫描信号输出端GOA(n-1)。输出控制子电路412电连接于第二节点N2、第六时钟信号端CLK6和初始扫描信号输出端GOA(n)，输出控制子电路412被配置为，响应于第二节点N2的电压，将在第六时钟信号端CLK6处接收的第六时钟信号clk6传输至初始扫描信号输出端GOA(n)。其中，第六时钟信号clk6的周期至少是第一时钟信号clk1周期的二倍。

其中，第一信号端或第二信号端电连接于上一级移位寄存电路410中的初始扫描信号输出端GOA(n-1)，进而栅极驱动电路300中的多个移位寄存器400级联。其中，为了方便叙述可以将上一级移位寄存电路410所输出的初始扫描信号goa(n)称之为上一级初始扫描信号goa(n-1)，而本级移位寄存电路410所输出的初始扫描信号goa(n)称之为初始扫描信号goa(n)，下一级移位寄存电路410所输出的初始扫描信号goa(n)称之为下一级初始扫描信号goa(n+1)，上一级移位寄存电路410中的初始扫描信号输出端GOA(n)称之为上一级初始扫描信号输出端GOA(n-1)，而本级移位寄存电路410中的初始扫描信号输出端GOA(n)称之为初始扫描信号输出端GOA(n)，下一级移位寄存电路410所输出的初始扫描信号goa(n)可以称之为下一级初始扫描信号goa(n+1)。

在第一信号的控制下，输入子电路411可以使得第二信号端与本级的初始扫描信号输出端GOA(n)之间导通或断开。在第二节点N2的电平的控制下，可以使得第六时钟信号端CLK6与初始扫描信号输出端GOA(n)之间导通或断开。

在一些示例中，第一信号端电连接于上一级移位寄存电路410中的初始扫描信号输出端GOA(n-1)，即第一信号端可以接收上一级移位寄存电路410所输出的初始扫描信号goa(n-1)。

在充电阶段t1，在第一信号即上一级初始扫描信号goa(n-1)的控制下，输入子电路411将第二信号传输至第二节点N2，示例性的，参见图9A，第二信号端可以为上述第三电压信号端V3，进而将第三电压信号传输第二节点N2。在第二节点N2的电平的控制下，输出控制子电路412可以将第六时钟信号clk6传输至初始扫描信号输出端GOA(n)，示例性的，参见图9B,第六时钟信号clk6在充电阶段t1为高电平，进而使得初始扫描信号goa(n)在充电阶段t1为高电平即第一电平。

在输出阶段t2，在第一信号即上一级初始扫描信号goa(n-1)的控制下，输入子电路411使得第三电压信号端V3与初始扫描信号输出端GOA(n)之间断开连接，进而第三电压信号无法传输至第二节点N2。在第二节点N2的电平的控制下，输出控制子电路412可以将第六时钟信号clk6传输至初始扫描信号输出端GOA(n)。参见图9B，第六时钟信号clk6在输出阶段t2为低电平，因此，初始扫描信号goa(n)在输出阶段t2为低电平即第二电平。

在复位阶段t3，在第一信号即上一级初始扫描信号goa(n-1)的控制下，输入子电路411使得第三电压信号端V3与初始扫描信号输出端GOA(n)之间断开连接，进而第三电压信号无法传输至第二节点N2。在第二节点N2的电平的控制下，输出控制子电路412使得第六时钟信号端CLK6与初始扫描信号输出端GOA(n)之间断开连接，此时，初始扫描信号goa(n)的电平为第一电平。

在一些实施例中，参见图9A，输入子电路411包括第八晶体管M8，第八晶体管M8的控制极电连接于上一级初始扫描信号输出端GOA(n-1)，第一极电连接于第三电压信号端V3，第二极电连接于第二节点N2；输出控制子电路412包括第十晶体管M10，第十晶体管M10的控制极电连接于第二节点N2，第一极电连接于第六时钟信号端CLK6，第二极电连接于初始扫描信号输出端GOA(n)。

此外，移位寄存电路410还包括第九晶体管M9、第十一晶体管M11、第十二晶体管M12……第十八晶体管M18以及第三电容器C3，其中，第九晶体管M9的控制极电连接于下一级初始扫描信号输出端GOA(n+1)，第一极电连接于第一电压信号端V1。第十一晶体管M11的控制极电连接于第四电压信号端V4，第一极电连接于第五电压信号端V5，第二极电连接于第二节点N2。第十二晶体管M12的控制极电连接于第三节点N3，第一极电连接于第六电压信号端V6，第二极电连接于第四节点N4。第十三晶体管M13的控制极电连接于第二节点N2，第一极电连接于第五电压信号端V5，第二极电连接于第四节点N4。第十四晶体管M14的控制极电连接于第四电压信号端V4，第一极电连接于第五电压信号端V5，第二极电连接于初始扫描信号输出端GOA(n)。第十五晶体管M15的控制极电连接于第二节点N2，第一极电连接于第五电压信号端V5，第二极电连接于第三节点N3。第十六晶体管M16的控制极与第一极均电连接于第六电压信号端V6，第二极电连接于第三节点N3。第十七晶体管M17的控制极电连接于第四节点N4，第一极电连接于第五电压信号端V5，第二极电连接于第二节点N2。第十八晶体管M18的控制极电连接于第四节点N4，第一极电连接于第五电压信号端V5，第二极电连接于初始扫描信号输出端GOA(n)。第三电容器C3的第一端电连接于第二节点N2，第二端电连接初始扫描信号输出端GOA(n)。

在一些实施例中，第二控制子电路4223包括第四晶体管T4，此时，移位寄存器400的结构如图9C所示，其所对应的时序图如图9B所示。在其他一些实施例中，第二控制子电路4223包括第七晶体管T7和第一电容器C1，此时，移位寄存器400的结构如图9D所示，其所对应的时序图如图9E所示。

在一些实施例中，第八晶体管M8～第十八晶体管M18均为P型晶体管，以下以移位寄存电路410中的各个晶体管均为P型晶体管为例，对第四电压信号～第六电压信号进行说明。

示例性的，参见图9A，第四电压信号端V4可以为第四高电压信号端GCH，其用于接收高电压信号，即第四电压信号为高电压信号，第四高电压信号端GCH所接收的高电压信号可以在显示面板200处于Display(显示)状态时为高电平，处于Blanking(空白)状态时为低电平。其中，当移位寄存器400处于充电阶段t1、输出阶段t2和复位阶段t3时，显示面板200均处于显示状态。

示例性的，参见图9A，第五电压信号端V5为第五高电压信号端VGH，其用于接收高电压信号，即五电压信号为高电压信号，其具有高电平。

示例性的，参见图9A，第六电压信号端V6为第六低电压信号端GCL，其用于接收低电压信号，即第六电压信号为低电压信号，第六电压信号在显示面板200处于Display状态时为低电平，处于Blanking状态时为高电平。

在一些实施例中，参见图9F，第一信号端和第二信号端可以均为上一级移位寄存器400中移位寄存电路410的初始扫描信号输出端GOA(n-1)，即输入子电路411中的第八晶体管M8的控制极和第一极均电连接于上一级移位寄存器400中移位寄存电路410的初始扫描信号输出端GOA(n-1)。

针对上述各个晶体管均为P型晶体管的移位寄存电路410，本公开还提供了一种移位寄存器400的驱动方法，该驱动方法还包括：一个帧周期包括充电阶段t1、输出阶段t2和复位阶段t3。

在充电阶段t1，参见图9B、图9E和图10A，上一级初始扫描信号goa(n-1)输出信号为低电平，进而控制第八晶体管M8打开，第八晶体管M8将第三电压信号传输至第二节点N2，使得第二节点N2被充电至低电平。第二节点N2为低电平，进而控制第十三晶体管M13和第十五晶体管M15导通，第十三晶体管M13将第五电压信号传输至第四节点N4，第四节点N4被充电至高电平，而第十五晶体管M15将第五电压信号传输至第三节点N3，进而第三节点N3被充电至高电平。由于第三节点N3被拉高至高电平，第十二晶体管M12断开。由于第四节点N4为高电平，因此，第十七晶体管M17和第十八晶体管M18断开。而下一级初始扫描信号goa(n+1)为高电平，因此第十晶体管M10断开。此外，由于第二节点N2被充电至低电平，因此第十晶体管M10导通，第十晶体管M10将第六时钟信号clk6传输至初始扫描信号输出端GOA(n)，由于第六时钟信号clk6在充电阶段t1为高电平，因此，初始扫描信号goa(n)在充电阶段t1为高电平。

在输出阶段t2，参见图9B、图9E和图10B，上一级初始扫描信号goa(n-1)变为高电平，使得第八晶体管M8断开，且下一级初始扫描信号goa(n+1)依旧为高电平，因此，第九晶体管M9断开，此时，第二节点N2处于悬浮状态，保持低电平。由于第二节点N2保持充电阶段t1的低电平，因此，第十三晶体管M13和第十五晶体管M15依旧保持导通状态。第十五晶体管M15将第五电压信号传输至第三节点，第五电压信号为高电平，因而第三节点N3保持充电阶段t1的高电平，因此第十二晶体管M12保持断开状态。第十三晶体管M13将第五电压信号传输至第四节点N4，第四节点N4保持高电平，进而使得第十七晶体管M17、第十八晶体管M18处于断开状态。由于第二节点N2保持低电平，因此第十晶体管M10保持导通状态，第十晶体管M10将第六时钟信号clk6传输至初始扫描信号输出端GOA(n)，而第六时钟信号clk6在输出阶段t2处于低电平，因此，初始扫描信号goa(n)在输出阶段t2为低电平即第二电平。

其中，在输出阶段t2，初始扫描信号输出端GOA(n)的信号的电平由高电平变化至低电平，由于第三电容器C3的耦合作用，能够使得第二节点N2的电平进一步降低，进而使得第十晶体管M10进一步导通，以此保证第六时钟信号clk6传输至初始扫描信号输出端GOA(n)。需要说明的是，在输出阶段t2，像素驱动电路211处于像素初始化阶段t21和刷新与补偿阶段t22。

在复位阶段t3，参见图9B、图9E和图10C，上一级初始扫描信号goa(n-1)保持高电平，因此，第八晶体管M8断开。而下一级初始扫描信号goa(n+1)为低电平，因此，第九晶体管M9导通，将第一电压信号传输至第二节点N2，将第二节点N2充电至高电平，对第二节点N2进行降噪。第二节点N2为高电平，进而控制第十三晶体管M13、第十五晶体管M15和第十晶体管M10断开，由于第十晶体管M10断开，因此第六时钟信号clk6无法经过第十晶体管M10传输至初始扫描信号输出端GOA(n)。此时，由于第十五晶体管M15断开，而第十六晶体管M16处于导通状态，进而第十六晶体管M16能够将第六电压信号传输至第三节点N3，第三电压信号为低电平，进而将第三节点N3充电至低电平，以此控制第十二晶体管M12导通，第十二晶体管M12将第六电压信号传输至第四节点N4，将第四节点N4充电至低电平，进而控制第十八晶体管M18和第十七晶体管M17导通，其中，第十八晶体管M18将第五电压信号传输至初始扫描信号输出端GOA(n)，而第五电压信号为高电平，因此初始扫描信号goa(n)在复位阶段t3为高电平即第一电平。而第十七晶体管M17可以将第五电压信号传输至第二节点N2，对第二节点N2进行降噪。需要说明的是，在复位阶段t3，像素驱动电路211处于发光阶段。

其中，需要说明的是，在充电阶段t1、输出阶段t2和复位阶段t3，第四电压信号均为高电平，第十一晶体管M11和第十四晶体管M14均断开。在复位阶段t3结束后，第四电压信号变化为低电平，使得第十一晶体管M11和第十四晶体管M14导通，其中，第十一晶体管M11可以将第五电压信号传输至第二节点N2，进而对第二节点N2进行复位，而第十四晶体管M14可以第五电压信号传输至初始扫描信号输出端GOA(n)，对初始扫描信号输出端GOA(n)进行复位。

在一些实施例中，如图9B和图9E所示，第六时钟信号clk6的周期至少是第一时钟信号clk1的周期和第二时钟信号clk2的周期的二倍，例如第六时钟信号clk6的周期大于或等于第一时钟信号clk1的周期和第二时钟信号clk2的周期的二倍，且小于或等于第一时钟信号clk1的周期和第二时钟信号clk2的周期的四倍。以第六时钟信号clk6的周期是第一时钟信号clk1的周期和第二时钟信号clk2的周期的二倍为例，移位寄存电路410在输出阶段t2输出的初始扫描信号goa(n)为第十晶体管M10导通状态下，所输出的第六时钟信号clk6的第二电平(低电平)时，在移位寄存电路410在输出阶段t2输出的初始扫描信号goa(n)的第二电平时，第一扫描信号输出电路421在第二时钟信号clk2和第三时钟信号clk3的控制下，依次导通第一晶体管T1和第二晶体管T2，进而在第一晶体管T1导通期间将对应的第一时钟信号clk1的第一电平(高电平)输出，在第二晶体管T2导通期间将对应的初始扫描信号goa(n)的第二电平输出，作为第一扫描信号，从而第一扫描信号的第二电平的持续时长，为初始扫描信号goa(n)的第二电平的持续时长的一半。第二扫描信号输出电路422能够根据初始扫描信号goa(n)的第二电平，将第一电压信号传输至第二扫描信号输出端EM(n)，即使第二扫描信号在输出阶段t2的像素初始化阶段t21和刷新与补偿阶段t22输出高电平。示例性的，在充电阶段t1，第六时钟信号clk6为高电平，在输出阶段t2，第六时钟信号clk6为低电平。

此外，第六时钟信号clk6的周期小于或等于第一时钟信号clk1的周期和第二时钟信号clk2的周期的四倍，以此避免各信号端所输出的信号错乱。

在一些实施例中，如图9E所示，第六时钟信号clk6的周期可以等于或大于第四时钟信号clk4的周期。

以上介绍了在一种移位寄存电路410的结构，其中，第一信号端电连接于上一级移位寄存电路410中的初始扫描信号输出端GOA(n-1)。在其他一些实施例所提供的移位寄存电路410中，第二信号端电连接于上一级移位寄存电路410中的初始扫描信号输出端GOA(n-1)，以下对该种移位寄存电路410的具体结构以及驱动方法进行介绍。

在一些实施例中，参见图11A，输入子电路411包括第十九晶体管M19，第十九晶体管M19的控制极电连接于第七时钟信号端CLK7，第一极电联接与上一级初始扫描信号输出端GOA(n-1)，第二极电连接于第五节点N5。

输出控制子电路412包括第二十三晶体管M23，第二十三晶体管M23的控制极电连接于第二节点N2，第一极电连接于第六时钟信号端CLK6，第二极电连接于初始扫描信号输出端GOA(n)。

此外，移位寄存电路410还包括第二十晶体管M20、第二十一晶体管M21、第二十二晶体管M22、第二十四晶体管M24、第二十五晶体管M25、第二十六晶体管M26、第四电容器C4以及第五电容器C5。其中第二十晶体管M20的控制极电连接于第五节点N5，第一极电连接于第七时钟信号端CLK7，第二极电连接于第六节点N6。第二十一晶体管M21的控制极电连接第七时钟信号端CLK7，第一极电连接于第二电压信号端V2，第二极电连接第六节点N6。第二十二晶体管M22的控制极电连接于第六节点N6，第一极电连接于第五电压信号端V5，第二极电连接于初始扫描信号输出端GOA(n)。第二十三晶体管M23的控制极电连接于第二节点N2，第一极电连接于第六时钟信号端CLK6，第二极电连接于初始扫描信号输出端GOA(n)。第二十四晶体管M24的控制极电连接于第六节点N6，第一极电连接于第五电压信号端V5，第二极电连接于第八节点N8。第二十五晶体管M25的控制极电连接于第六时钟信号端CLK6，第一极电连接于第五节点N5，第二极电连接于第八节点N8。第二十六晶体管M26的控制极电连接于第二电压信号端V2，第一极电连接于第五节点N5，第二极电连接于第二节点N2。第四电容器C4的第一端连接接于第二节点N2，第二端电连接于初始扫描信号输出端GOA(n)。第五电容器C5的第一端电连接于第六节点N6，第二端电连接于第五电压信号端V5。

在一些实施例中，第二控制子电路4223包括第四晶体管T4，此时，移位寄存器400的结构如图11B所示，其所对应的时序图如图11C所示。在其他一些实施例中，第二控制子电路4223包括第七晶体管T7和第一电容器C1，此时，移位寄存器400的结构如图11D所示，其所对应的时序图如图11E所示。

在一些实施例中，参见图11F，第一信号端和第二信号端可以均为上一级移位寄存器400中移位寄存电路410的初始扫描信号输出端GOA(n-1)。即输入子电路411中的第十九晶体管M19的控制极和第一极均电连接于上一级移位寄存器400中移位寄存电路410的初始扫描信号输出端GOA(n-1)。

在一些实施例，第十九晶体管M19～第二十六晶体管M26可以均为P型晶体管。对应的，第二电压信号端V2为第二低电压信号端VGL，第二电压信号为低电平信号；第五电压信号端为第五高电压信号端VGH，其用于接收高电压信号，即五电压信号为高电压信号，其具有高电平。

针对上述第十九晶体管M19～第二十六晶体管M26均为P型晶体管的移位寄存电路410，本公开还提供了一种移位寄存器400的驱动方法，该驱动方法还包括：一个帧周期包括充电阶段t1、输出阶段t2和复位阶段t3，其中，复位阶段t3包括第一上拉阶段t310和第二上拉阶段t320。

在充电阶段t1，参见图11C、图11E和图12A，在第七时钟信号端CLK7处所接收的第七时钟信号clk7为低电平，进而使得第十九晶体管M19导通，第十九晶体管M19将上一级初始扫描信号goa(n-1)传输至第五节点N5，上一级初始扫描信号goa(n-1)为低电平，因此，第五节点N5为低电平。在第七时钟信号clk7的控制下，第二十一晶体管M21导通，第二十一晶体管M21将第二电压信号传输至第六节点N6。在第五节点N5的控制下，第二十晶体管M20导通，第二十晶体管M20将第七时钟信号clk7传输至第六节点N6；其中，第二电压信号为低电平，第七时钟信号端CLK7在充电阶段t1为低电平，因此，第六节点N6为低电平。

在第六节点N6的控制下，第二十四晶体管M24导通，第二十四晶体管M24将第五电压信号传输至第八节点N8，第五电压信号为高电平，因此第八节点N8为高电平。而第六时钟信号clk6为高电平，在第六时钟信号clk6的控制下，第二十一晶体管M21断开，因此，第八节点N8的高电平无法写入第五节点N5。

第二电压信号为低电平，进而控制第二十六晶体管M26导通，第五节点N5的信号可以写入第二节点N2，因此，第二节点N2为低电平。

第六节点N6为低电平，进而控制第二十二晶体管M22导通，第二十二晶体管M22将第五电压信号传输至初始扫描信号输出端GOA(n)。第二节点N2为低电平，以此控制第二十三晶体管M23导通，第二十三晶体管M23将第六时钟信号clk6传输至初始扫描信号输出端GOA(n)。其中，第五电压信号为高电平，第六时钟信号clk6在充电阶段t1为高电平，因此，初始扫描信号goa(n)在充电阶段t1为高电平即第一电平。

在输出阶段t2，参见图11C、图11E和图12B，第七时钟信号clk7为高电平，进而控制第十九晶体管M19断开，因此，上一级初始扫描信号goa(n-1)无法传输至第五节点N5，第五节点N5保持低电平。

第七时钟信号clk7为高电平，进而控制第二十一晶体管M21断开，第二电压信号无法传输至第六节点N6。而第五节点N5保持低电平，进而控制第二十晶体管M20导通，第二十晶体管M20将第七时钟信号clk7传输至第六节点N6，第七时钟信号clk7在输出阶段t2为高电平，因此，第六节点N6为高电平，进而控制第二十二晶体管M22断开，使得第五电压信号无法传输至初始扫描信号输出端GOA(n)。

第六节点N6为高电平，因此，第二十四晶体管M24断开，第五电压信号无法传输至第八节点N8。第六时钟信号clk6为低电平，进而控制第二十五晶体管M25打开，第二十五晶体管M25将第五节点N5的低电平写入第八节点N8。

第五节点N5为低电平，由于第二十六晶体管M26导通，第五节点N5的低电平可以写入第二节点N2，第二节点N2为低电平，进而控制第二十三晶体管M23导通，第二十三晶体管M23将第六时钟信号clk6传输至初始扫描信号输出端GOA(n)，第二时钟信号clk2在输出阶段t2为低电平，因此，初始扫描信号goa(n)在输出阶段t2为低电平，即第二电平。由于初始扫描信号输出端GOA(n)的电平由高电平变化至低电平，在第四电容器C4的控制下，第二节点N2的电平进一步降低，进而使得第二十三晶体管M23进一步打开。

在第一上拉阶段t310，参见图11C、图11E和图12C，第七时钟信号clk7为低电平，进而控制第十九晶体管M19导通，第十九晶体管M19将上一级初始扫描信号goa(n-1)传输至第五节点N5，上一级初始扫描信号goa(n-1)为高电平，因此，第五节点N5为高电平。而第二十六晶体管M26导通，进而将第五节点N5的低电平写入第二节点N2，第二节点N2为高电平，以此控制第二十三晶体管M23断开。

第五节点N5为高电平，进而控制第二十晶体管M20断开。第六时钟信号clk6为高电平，进而控制第二十五晶体管M25断开。第六节点N6为低电平，进而控制第二十四晶体管M24导通，第二十四晶体管M24将第五电压信号传输至第八节点N8，第八节点N8为高电平。

第七时钟信号clk7为低电平，进而控制第二十一晶体管M21导通，第二十一晶体管M21将第二电压信号传输至第六节点N6，第二电压信号为低电平，因此，第六节点N6为低电平，进而控制第二十二晶体管M22导通，第二十二晶体管M22将第五电压信号传输至初始扫描信号输出端GOA(n)，第五电压信号为高电平，因此，初始扫描信号goa(n)在第一上拉阶段t310为高电平即第一电平。

其中需要说明的是，在第一上拉阶段t310像素驱动电路211中处于发光阶段。

在第二上拉阶段t320，参见图11C、图11E和图12D，第七时钟信号clk7为高电平，第十九晶体管M19断开，上一级初始扫描信号goa(n-1)无法传输至第五节点N5。而第六节点N6为低电平，进而控制第二十四晶体管M24导通，第六时钟信号clk6为低电平，第二十五晶体管M25导通，因此，第五电压信号依次通过第二十四晶体管M24和第二十五晶体管M25写入第五节点N5，第五电压信号为高电平，因此，第五节点N5为高电平。第二十六晶体管M26导通，将第五节点N5的电平写入第二节点N2，第二节点N2为高电平，进而控制第二十三晶体管M23断开，因此，第六时钟信号clk6无法写入初始扫描信号输出端GOA(n)。

第七时钟信号clk7为高电平，第二十一晶体管M21断开，第二电压信号无法传输至第六节点N6。第五节点N5为高电平，进而控制第二十晶体管M20断开。第六节点N6保持低电平，因此第二十二晶体管M22导通，第二十二晶体管M22将第五电压信号传输至初始扫描信号输出端GOA(n)，第五电压信号为高电平，因此初始扫描信号goa(n)在第二上拉阶段t320为高电平，即第一电平。其中需要说明的是，在第二上拉阶段t320像素驱动电路211中处于发光阶段。

在一些实施例中，如图11C和图11E所示，第七时钟信号clk7的周期可以与第六时钟信号clk6的周期相同，而第六时钟信号clk6的周期可以大于或等于第一时钟信号clk1的周期的二倍，小于第一时钟信号clk1周期的四倍；第六时钟信号clk6的周期可以大于或等于第二时钟信号clk2的周期的二倍，小于第二时钟信号clk2的四倍，第四时钟信号clk4的周期可以等于第一时钟信号clk1的周期二倍。其中，第一时钟信号clk1即为第三时钟信号clk3，第二时钟信号clk2即为第五时钟信号clk5。

示例性的，参见图11E，在充电阶段t1和输出阶段t2，第七时钟信号clk7经历一个周期的部分，在充电阶段t1的前段，第七时钟信号clk7为低电平，在即将进入输出阶段t2时，第七时钟信号clk7变化至高电平，在整个输出阶段t2内，第七时钟信号clk7均为高电平，且在第一上拉阶段t310的前段，第七时钟信号clk7依旧为高电平。在第一上拉阶段t310的前段，第七时钟信号clk7变化至低电平；在进入第二上拉阶段t320时，第七时钟信号clk7变化至高电平。

除上述实施例所提供的移位寄存电路410，在其他一些实施例中，移位寄存电路410中还可以包括10T、12T和13T等其他模式，在此不一一介绍。

以上对各个晶体管均为P型晶体管的像素驱动电路211所需的移位寄存器400进行了详细的介绍，在其他一些实施例中，像素驱动电路211中的各个晶体管可以为N型晶体管，像素驱动电路211中的各个晶体管的控制极接收到高电平信号时导通，该像素驱动电路211的时序图可以进行适应性调整。示例性的，该像素驱动电路211所需的初始扫描信号goa(n)在充电阶段t1为低电平即第一电平，在输出阶段t2为高电平即第二电平，在复位阶段t3为低电平。

在一些实施例中，移位寄存器400中的多个晶体管可以均为N型晶体管，而连接于移位寄存器400的多个信号端所输出的信号可以适应性调整。示例性的，第一电压信号端V1为第三低电压信号端VSS，而第二电压信号端V2为第五高压信号端VGH，第三电压信号端V3为第一高电压信号端VDD。其他时钟信号进行适应性调整，在此不一一列举。其中，需要说明的是，此时，第六晶体管为N型晶体管，第三电压信号的电压要大于第二电压信号的电压，进而保证当第三电压信号传输至第一节点时，第六晶体管T6的控制极的电压减去第一极电压，即第三电压信号的电压减去第二电压信号的电压所得到的电压差值大于第六晶体管T6的阈值电压，进而使得第六晶体管T6导通。此时，第二电压信号的电压与第三电压信号的电压可以同为正值。而当第一电压信号传输至第一节点N1时，可以使得第六晶体管T6断开，第一电压信号的电压可以为负值。

本发明的一些实施例还提供了一种栅极驱动电路300，该栅极驱动电路300包括N级级联的以上任一实施例所提供的移位寄存器400，N为大于等于1的正整数；所述移位寄存器400包括：移位寄存电路410和信号输出电路420，所述移位寄存电路410包括输入子电路411，输入子电路411电连接于第一信号端、第二信号端和第二节点N2，其中，第n级移位寄存器400中移位寄存电路的初始扫描信号输出端GOA(n)电连接于第n+1级移位寄存器中移位寄存电路的第一信号端或第二信号端。

参见图13，在栅极驱动电路300中，包括N个移位寄存器400，移位寄存器400中移位寄存电路410依次级联，实现移位寄存功能，信号输出电路420仅实现第一扫描信号和第二扫描信号输出，不进行移位寄存功能。

参见图13，第n移位寄存器400中移位寄存电路的初始扫描信号输出端GOA(n)电连接于第n+1级移位寄存器中移位寄存电路的第一信号端或第二信号端。示例性的，n为1，因此第一级移位寄存400(R1)的初始扫描信号输出端GOA(n)电连接于第二级移位寄存器400(R2)中移位寄存电路的第一信号端或第二信号端。其中，可以理解的是，n<N。

其中，除第N级移位寄存器400(R(N))外，每级移位寄存器中移位寄存电路410的第一信号端或第二信号端电连接于上一级移位寄存器400中的初始扫描信号输出端GOA(n)，其中，可以将第一信号端和第二信号端统称为信号输入端IN。示例性地，第一级移位寄存器400(R(1))中移位寄存电路410的信号输入端IN可以电连接起始信号线STV。

本发明的一些实施例所提供的栅极驱动电路300具有以上一些实施例所提供的移位寄存器400的全部有益效果，在此不进行赘述。

本发明的一些实施例还提供了一种显示面板200，可参见图2B，该显示面板200包括：以上一些实施例所提供的栅极驱动电路300。本发明的一些实施例所提供的显示面板200具有以上一些实施例所提供的栅极驱动电路300的全部有益效果，在此不进行赘述。

在一些实施例中，显示面板200还包括：多行子像素21、多条栅极扫描信号线G和多条发光控制信号线Em。其中，至少一条栅极扫描信号线G与栅极驱动电路300中一个移位寄存器400的第一扫描信号输出端G(n)电连接，进而与一行子像素21电连接。至少一条发光控制信号线Em与栅极驱动电路300中一个移位寄存器400的第二扫描信号输出端EM(n)电连接，进而与一行子像素21电连接。

示例性的，一个移位寄存器400中的第一扫描信号输出端G(n)和第二扫描信号输出端EM(n)可以分别连接于一条栅极扫描信号线G和一条发光控制信号线Em。在一些实施例中，第一扫描信号输出端G(n)被配置为输出栅极扫描信号g(n)，第二扫描信号输出端EM(n)被配置为输出发光控制信号em(n)。一条栅极扫描信号线G可以电连接于第一扫描信号输出端G(n)以及一行子像素21中的多个子像素21，一条发光控制信号线Em可以电连接于第二扫描信号输出端EM(n)以及一行子像素21中的多个子像素21，因此，一个移位寄存器400能够通过一条栅极扫描信号线G为一行子像素21提供栅极扫描信号g(n)，通过一条发光控制信号线Em为一行子像素21提供发光控制信号em(n)，即一个移位寄存器400能够为栅极扫描信号线G和发光控制信号线Em分别提供栅极扫描信号g(n)和发光控制信号em(n)两种信号，以此减少了显示面板200中移位寄存器400的数量，减少移位寄存器400的占用面积，有利于窄化显示面板200的边框。

本发明的一些实施例所提供的显示面板200，例如可以为OLED(Organic Light-Emitting Diode)显示面板、微型有机发光二极管(Micro Organic Light-EmittingDiode，Micro OLED)显示面板、量子点有机发光二级管(Quantum Dot Light EmittingDiodes，QLED)显示面板、迷你型发光二极管(Mini Light-Emitting Diode，Mini LED)显示面板或微型发光二极管(Micro Light-Emitting Diode，Micro LED)显示面板等。

本发明的一些实施例还提供了一种显示装置100，该显示装置100包括上述一些实施例所提供的显示面板200，因此，本发明的一些实施例所提供的显示装置100具有以上实施例所提供的显示面板200的全部有益效果，在此不进行赘述。

需要说明的是，本实施例中的显示装置100可以为电子纸LCD、OLED(OrganicLight-Emitting Diode，有机发光二极管)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种移位寄存器，其特征在于，包括移位寄存电路和信号输出电路；其中，

所述移位寄存电路电连接于初始扫描信号输出端，所述移位寄存电路被配置为在所述初始扫描信号输出端输出初始扫描信号；

所述信号输出电路电连接于初始扫描信号输入端、控制信号端、第一时钟信号端、第一电压信号端、第二电压信号端、第三电压信号端、第一扫描信号输出端和第二扫描信号输出端，所述初始扫描信号输入端与所述初始扫描信号输出端电连接；

所述信号输出电路被配置为，响应于在所述控制信号端处接收的控制信号、在所述初始扫描信号输入端处接收的初始扫描信号、在所述第一时钟信号端处接收的第一时钟信号、在所述第一电压信号端处接收的第一电压信号、在所述第二电压信号端处接收的第二电压信号、以及在所述第三电压信号端处接收的第三电压信号，在所述第一扫描信号输出端输出第一扫描信号，在所述第二扫描信号输出端输出第二扫描信号，其中，所述第一扫描信号的波形与所述第二扫描信号的波形不完全相同，所述第一扫描信号为与所述移位寄存器电连接的子像素所需的一种信号，所述第二扫描信号为所述子像素所需的另一种信号。

2.根据权利要求1所述的移位寄存器，其特征在于，

所述第一扫描信号为与所述移位寄存器电连接的子像素所需的栅极扫描信号，所述第二扫描信号为所述子像素所需的发光控制信号。

3.根据权利要求1所述的移位寄存器，其特征在于，所述信号输出电路包括：

第一扫描信号输出电路，所述第一扫描信号输出电路电连接于所述控制信号端、所述初始扫描信号输入端、所述第一时钟信号端和所述第一扫描信号输出端；所述第一扫描信号输出电路被配置为，响应于在所述控制信号端处接收的所述控制信号，分别在不同的阶段将在所述初始扫描信号输入端处接收的所述初始扫描信号和在所述第一时钟信号端处所收的所述第一时钟信号由所述第一扫描信号输出端输出，进而使得所述第一扫描信号输出端输出所述第一扫描信号；

第二扫描信号输出电路，所述第二扫描信号输出电路电连接于所述初始扫描信号输入端、所述第一电压信号端、第二电压信号端、所述第三电压信号端和所述第二扫描信号输出端；所述第二扫描信号输出电路被配置为，响应于在所述初始扫描信号输入端处接收的所述初始扫描信号和在所述第三电压信号端处接收的所述第三电压信号，分别在不同的阶段将在所述第一电压信号端处接收的所述第一电压信号和在所述第二电压信号端处接收的所述第二电压信号由所述第二扫描信号输出端输出，进而使得所述第二扫描信号输出端输出所述第二扫描信号。

4.根据权利要求3所述的移位寄存器，其特征在于，

所述控制信号端包括第二时钟信号端和第三时钟信号端；

所述第一扫描信号输出电路包括：

第一输出子电路，所述第一输出子电路电连接于所述第二时钟信号端、所述第一时钟信号端和所述第一扫描信号输出端，所述第一输出子电路被配置为，响应于在所述第二时钟信号端处接收的第二时钟信号，将在所述第一时钟信号端处接收的所述第一时钟信号传输至所述第一扫描信号输出端；

第二输出子电路，所述第二输出子电路电连接于所述第三时钟信号端、所述初始扫描信号输入端和所述第一扫描信号输出端，所述第二输出子电路被配置为，响应于在所述第三时钟信号端处接收的第三时钟信号，将在所述初始扫描信号输入端处接收的所述初始扫描信号传输至所述第一扫描信号输出端。

5.根据权利要求4所述的移位寄存器，其特征在于，

所述第一输出子电路包括：第一晶体管，所述第一晶体管的控制极电连接于所述第二时钟信号端，所述第一晶体管的第一极电连接于所述第一时钟信号端，所述第一晶体管的第二极电连接于所述第一扫描信号输出端；

所述第二输出子电路包括：第二晶体管，所述第二晶体管的控制极电连接于所述第三时钟信号端，所述第二晶体管的第一极电连接于所述初始扫描信号输入端，所述第二晶体管的第二极电连接于所述第一扫描信号输出端。

6.根据权利要求3所述的移位寄存器，其特征在于，所述第二扫描信号输出电路包括：

第三输出子电路，所述第三输出子电路电连接于所述初始扫描信号输入端、所述第一电压信号端和所述第二扫描信号输出端；所述第三输出子电路被配置为，响应于在所述初始扫描信号输入端处接收的所述初始扫描信号，将在所述第一电压信号端处接收的第一电压信号传输至所述第二扫描信号输出端；

第一控制子电路，所述第一控制子电路电连接于所述初始扫描信号输入端、所述第一电压信号端和第一节点；所述第一控制子电路被配置为，响应于在所述初始扫描信号输入端处接收的所述初始扫描信号，将在所述第一电压信号端处接收的所述第一电压信号传输至所述第一节点；

第二控制子电路，所述第二控制子电路电连接于所述第一节点和所述第三电压信号端，所述第二控制子电路被配置为，根据在所述第三电压信号端处所接收的第三电压信号，和所述第一控制子电路共同控制所述第一节点的电压；第四输出子电路，所述第四输出子电路电连接于所述第一节点、所述第二电压信号端和所述第二扫描信号输出端；所述第四输出子电路被配置为，响应于所述第一节点的电压，将在所述第二电压信号端处接收的第二电压信号传输至所述第二扫描信号输出端。

7.根据权利要求6所述的移位寄存器，其特征在于，

所述第二控制子电路被配置为，在所述第一电压信号未传输至所述第一节点的情况下，将在所述第三电压信号端处所述第三电压信号传输至所述第一节点以改变所述第一节点的电压。

8.根据权利要求7所述的移位寄存器，其特征在于，

所述第二控制子电路包括：第四晶体管，所述第四晶体管的控制极和第一极均电连接于所述第三电压信号端，所述第四晶体管的第二极电连接于所述第一节点。

9.根据权利要求6所述的移位寄存器，其特征在于，

所述第二控制子电路包括：

调控子电路，所述调控子电路电连接于第四时钟信号端、所述第一节点和所述第三电压信号端；所述调控子电路被配置为，响应于在所述第四时钟信号端处接收的第四时钟信号，将在所述第三电压信号端处接收的第三电压信号传输至所述第一节点；

储能子电路，所述储能子电路电连接于第五时钟信号端和所述第一节点；所述储能子电路被配置为，在所述第一电压信号和所述第三电压信号未传输至所述第一节点的情况下，根据在所述第五时钟信号端处接收的第五时钟信号，通过耦合作用改变所述第一节点的电压。

10.根据权利要求9所述的移位寄存器，其特征在于，

所述调控子电路包括：第七晶体管，所述第七晶体管的控制极电连接于所述第四时钟信号端，所述第七晶体管的第一极电连接于所述第三电压信号端，所述第七晶体管的第二极电连接于所述第一节点；

所述储能子电路包括：第一电容器，所述第一电容器的第一端电连接于所述第五时钟信号端，所述第一电容器的第二端电连接于所述第一节点。

11.根据权利要求6至10任一项所述的移位寄存器，其特征在于，

所述第一控制子电路包括：第三晶体管，所述第三晶体管的控制极电连接于所述初始扫描信号输入端，所述第三晶体管的第一极电连接于所述第一电压信号端，所述第三晶体管的第二极电连接于所述第一节点；

和/或，

所述第三输出子电路包括：第五晶体管，所述第五晶体管的控制极电连接于所述初始扫描信号输入端，所述第五晶体管的第一极电连接于所述第一电压信号端，所述第五晶体管的第二极电连接于所述第二扫描信号输出端；

和/或，

所述第四输出子电路包括：第六晶体管，所述第六晶体管的控制极电连接于所述第一节点，所述第六晶体管的第一极电连接于所述第二电压信号端，所述第六晶体管的第二极电连接于所述第二扫描信号输出端。

12.根据权利要求1所述的移位寄存器，其特征在于，

移位寄存电路包括：

输入子电路，所述输入子电路电连接于第一信号端、第二信号端和第二节点，所述输入子电路被配置为，响应于在所述第一信号端处接收的第一信号，将在所述第二信号端处接收的第二信号传输至所述第二节点，其中，所述第一信号端或所述第二信号端电连接于上一级移位寄存器中移位寄存电路的初始扫描信号输出端；

输出控制子电路，所述输出控制子电路电连接于所述第二节点、第六时钟信号端和所述初始扫描信号输出端，所述输出控制子电路被配置为，响应于所述第二节点的电压，将在所述第六时钟信号端处接收的第六时钟信号传输至所述初始扫描信号输出端；

其中，所述第六时钟信号的周期至少是所述第一时钟信号周期的二倍。

13.一种栅极驱动电路，其特征在于，包括N级级联的如权利要求1至12任一项所述的移位寄存器，N为大于或等于1的正整数；所述移位寄存器包括：移位寄存电路和信号输出电路，所述移位寄存电路包括输入子电路，所述输入子电路电连接于第一信号端、第二信号端和第二节点，其中，第n级移位寄存器中移位寄存电路的初始扫描信号输出端电连接于第n+1级移位寄存器中移位寄存电路的第一信号端或第二信号端，1≤n≤N-1。

14.一种显示面板，其特征在于，包括：

如权利要求13所述的栅极驱动电路。

15.根据权利要求14所述的显示面板，其特征在于，包括：多行子像素；

多条栅极扫描信号线，至少一条栅极扫描信号线与栅极驱动电路中一个移位寄存器的第一扫描信号输出端电连接，进而与一行子像素电连接；

多条发光控制信号线，至少一条发光控制信号线与栅极驱动电路中一个移位寄存器的第二扫描信号输出端电连接，进而与一行子像素电连接。

16.一种显示装置，其特征在于，包括：如权利要求14或15所述的显示面板。

17.一种移位寄存器的驱动方法，其特征在于，用于一种移位寄存器，所述移位寄存器包括移位寄存电路和信号输出电路；其中，所述移位寄存电路电连接于初始扫描信号输出端，所述移位寄存电路被配置为在所述初始扫描信号输出端输出初始扫描信号；所述信号输出电路电连接于初始扫描信号输入端、控制信号端、第一时钟信号端、第一电压信号端、第二电压信号端、第三电压信号端、第一扫描信号输出端和第二扫描信号输出端，所述初始扫描信号输入端与所述初始扫描信号输出端电连接；

所述驱动方法包括：

所述移位寄存电路在所述初始扫描信号输出端输出初始扫描信号；

所述信号输出电路响应于在所述控制信号端处接收的控制信号、在所述初始扫描信号输入端处接收的初始扫描信号、在所述第一时钟信号端处接收的第一时钟信号、在所述第一电压信号端处接收的第一电压信号、在所述第二电压信号端处接收的第二电压信号、以及在所述第三电压信号端处接收的第三电压信号，在所述第一扫描信号输出端输出第一扫描信号，在所述第二扫描信号输出端输出第二扫描信号；其中，所述第一扫描信号的波形与所述第二扫描信号的波形不完全相同。

18.根据权利要求17所述的移位寄存器的驱动方法，其特征在于，

所述信号输出电路包括第一扫描信号输出电路和第二扫描信号输出电路；

所述驱动方法包括：一个帧周期包括：充电阶段、输出阶段和复位阶段，其中，所述输出阶段包括像素初始化阶段和刷新与补偿阶段，所述复位阶段包括第一发光阶段和第二发光阶段；

在所述充电阶段，所述移位寄存电路向所述初始扫描信号输出端输出初始扫描信号的第一电平；

在所述输出阶段，所述移位寄存电路向所述初始扫描信号输出端输出初始扫描信号的第二电平；

在所述输出阶段中的所述像素初始化阶段，第一扫描信号输出电路响应于在控制信号端处接收的控制信号，将在第一时钟信号端处接收的第一时钟信号传输至第一扫描信号输出端；

第二扫描信号输出电路响应于在所述初始扫描信号输入端处接收的所述初始扫描信号，将在第一电压信号端处接收的第一电压信号传输至第二扫描信号输出端；

在所述输出阶段中的所述刷新与补偿阶段，所述第一扫描信号输出电路响应于在所述控制信号端处接收的所述控制信号，将在所述初始扫描信号输入端处接收的所述初始扫描信号传输至所述第一扫描信号输出端；

所述第二扫描信号输出电路响应于在所述初始扫描信号输入端处接收的所述初始扫描信号，将在所述第一电压信号端处接收的所述第一电压信号传输至所述第二扫描信号输出端；

在所述复位阶段，所述移位寄存电路向所述初始扫描信号输出端输出初始扫描信号的第一电平；

在所述复位阶段的所述第一发光阶段，所述第一扫描信号输出电路响应于在所述控制信号端处接收的所述控制信号，将在所述第一时钟信号端处接收的所述第一时钟信号传输至所述第一扫描信号输出端；

所述第二扫描信号输出电路响应于在第三电压信号端处接收的第三电压信号，将在第二电压信号端处接收的第二电压信号传输至所述第二扫描信号输出端；

在所述复位阶段的所述第二发光阶段，所述第一扫描信号输出电路响应于在所述控制信号端处接收的所述控制信号，将在所述初始扫描信号输入端处接收的所述初始扫描信号传输至所述第一扫描信号输出端；

所述第二扫描信号输出电路响应于在所述第三电压信号端处接收的所述第三电压信号，将在所述第二电压信号端处接收的所述第二电压信号传输至所述第二扫描信号输出端。