CN112764450A - 基准电压源电路和低压差线性稳压器 - Google Patents
基准电压源电路和低压差线性稳压器 Download PDFInfo
- Publication number
- CN112764450A CN112764450A CN202110375416.1A CN202110375416A CN112764450A CN 112764450 A CN112764450 A CN 112764450A CN 202110375416 A CN202110375416 A CN 202110375416A CN 112764450 A CN112764450 A CN 112764450A
- Authority
- CN
- China
- Prior art keywords
- transistor
- voltage
- resistor
- reference voltage
- mirror image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例公开了一种基准电压源电路和低压差线性稳压器。基准电压源电路包括基准电压生成电路和过温保护电路；基准电压生成电路包括第一电流镜模块、第二电流镜模块、分压模块、第一电阻、第二电阻、第三电阻、第四电阻以及接入电源信号的多条支路；过温保护电路包括输入模块、比较模块、第一反相器和第二反相器。基准电压源电路可生成近似与温度无关的基准电压、具有负温度系数的参考电压以及具有正温度系数的第一电压和第二电压，参考电压、第一电压和第二电压可用于进行过温判断，本方案使基准电压源电路和低压差线性稳压器具有过温保护及迟滞功能，有利于降低过温保护电路的功耗，并缩减过温保护电路占用的版图面积。
Description
技术领域
本发明实施例涉及集成电路技术领域，尤其涉及一种基准电压源电路和低压差线性稳压器。
背景技术
现有集成电路中一般设置有过温保护电路，过温保护电路通常需要保持在开启状态，以在集成电路持续工作于高温环境时，为集成电路提供保护动作，降低集成电路内部芯片出现烧毁的风险。过温保护电路还具有迟滞功能，当集成电路所处的环境温度下降至安全值时，过温保护电路能够使集成电路恢复正常工作。然而，现有过温保护电路存在功耗较高以及占用版图面积较大的问题，这样会增加集成电路的功耗，并增大集成电路的版图面积。
发明内容
本发明实施例提供一种基准电压源电路和低压差线性稳压器，以降低过温保护电路的功耗，并缩减过温保护电路占用的版图面积。
第一方面，本发明实施例提供了一种基准电压源电路，包括：基准电压生成电路和过温保护电路；所述基准电压生成电路包括第一电流镜模块、第二电流镜模块、分压模块、第一电阻、第二电阻、第三电阻、第四电阻以及接入电源信号的多条支路，所述多条支路至少包括第一支路、第二支路和第三支路；
所述第一电流镜模块连接在所述多条支路上，用于在所述多条支路上生成镜像电流；所述第二电流镜模块包括第一镜像单元和第二镜像单元，所述第一镜像单元和所述第一电阻位于所述第一支路，并依次串接在所述第一电流镜模块和地之间，所述第二镜像单元位于所述第二支路，并连接在所述第一电流镜模块和地之间，所述第一镜像单元的控制端连接自身的第一端和所述第二镜像单元的控制端；所述分压模块、所述第二电阻、所述第三电阻和所述第四电阻均位于所述第三支路，并依次串接在所述第一电流镜模块和地之间；
所述分压模块的控制端连接自身的第一端，所述分压模块的控制端与自身的第二端之间的压差与温度呈负相关；所述基准电压源电路的基准电压端连接于所述第一电流镜模块与所述分压模块之间，所述基准电压生成电路通过所述基准电压端生成基准电压；所述基准电压生成电路的参考电压端连接于所述第一镜像单元和所述第二镜像单元之间，所述基准电压生成电路的第一电压端连接于所述第二电阻和所述第三电阻之间，所述基准电压生成电路的第二电压端连接于所述第三电阻和所述第四电阻之间；
所述过温保护电路包括输入模块、比较模块、第一反相器和第二反相器；所述输入模块的第一输入端连接所述第一电压端，第二输入端连接所述第二电压端，输出端连接所述比较模块的第一输入端，所述比较模块的第二输入端连接所述参考电压端，所述比较模块的输出端连接所述第一反相器的输入端；所述第一反相器的输出端连接所述第二反相器的输入端和所述输入模块的第一控制端，所述第二反相器的输出端连接所述输入模块的第二控制端；
所述输入模块用于在其第一控制端的信号和第二控制端的信号的控制下，将所述第一电压端的第一电压或所述第二电压端的第二电压传输至所述比较模块的第一输入端；所述比较模块用于将其第一输入端和第二输入端的电压进行比较，以得到过温保护信号。
第二方面，本发明实施例还提供了一种低压差线性稳压器，包括第一方面所述的基准电压源电路。
本发明实施例提供了一种基准电压源电路和低压差线性稳压器，基准电压源电路包括基准电压生成电路和过温保护电路，基准电压生成电路包括第一电流镜模块、第二电流镜模块、分压模块、第一电阻、第二电阻、第三电阻、第四电阻以及接入电源信号的多条支路，过温保护电路包括输入模块、比较模块、第一反相器和第二反相器，通过基准电压生成电路不但能够生成近似与温度无关的基准电压，还能生成具有负温度系数的参考电压，以及具有正温度系数的第一电压和第二电压，参考电压、第一电压和第二电压可作为比较模块进行过温判断的电压，以实现过温保护及迟滞功能。与现有技术相比，本方案中用于过温判断的电压取自基准电压生成电路，无需额外在过温保护电路中设置生成该电压的结构，有利于降低过温保护电路的功耗，以及缩减过温保护电路占用的版图面积，在基准电压源电路应用于低压差线性稳压器LDO芯片时，本方案能够使LDO芯片具备过温保护及迟滞功能，即使在LDO芯片空载或轻载时也能进行过温保护，有利于提升LDO芯片的可靠性，并减小LDO芯片消耗的静态电流。
附图说明
图1是现有技术中的一种过温保护电路；
图2是现有技术中的另一种过温保护电路；
图3是本发明实施例提供的一种基准电压生成电路的结构示意图；
图4是本发明实施例提供的一种过温保护电路的结构示意图；
图5是本发明实施例提供的另一种基准电压生成电路的结构示意图；
图6是本发明实施例提供的另一种过温保护电路的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术所述，现有过温保护电路存在功耗较高以及占用版图面积较大的问题，这样会增加集成电路的功耗，并增大集成电路的版图面积。经发明人研究发现，出现上述问题的原因在于：示例性地，图1是现有技术中的一种过温保护电路，该过温保护电路可用于保护集成电路，如图1所示，该电路包括运算放大器AMP、电阻R11、电阻R12和晶体管NM1，该电路可通过电流镜镜像一路与温度呈正相关的电流ICTAT流过电阻R11和电阻R12，从而产生一个与温度呈负相关的电压VCTAT，接入用作比较器使用的运算放大器AMP的反相端，运算放大器AMP的同相端接入与温度无关的带隙基准电压VBG，运算放大器AMP的输出信号OVT既可用于控制晶体管NM1的导通，又能作为过温保护信号。运算放大器AMP能够在不同温度下对带隙基准电压VBG和电压VCTAT进行比较，并根据比较结果对晶体管NM1进行控制，当出现过温现象时，运算放大器AMP的输出信号OVT可控制晶体管NM1导通，使电阻R11被短路，集成电路受到保护而停止工作。该电路使用的带隙基准电压VBG约为1.2V，在过温现象未发生时，电压VCTAT需达到1.2V左右，为实现过温保护功能，该电路消耗的电能较高，增加了集成电路的功耗。
示例性地，图2是现有技术中的另一种过温保护电路，与图1所示过温保护电路不同的是，运算放大器AMP的同相端接入具有负温特性的电压VBE，该电压VBE为三极管Q1的基极电压与发射极电压之差，运算放大器AMP的反相端接入电压VPTAT，流过三极管Q1的电流IBias无温度系数要求，流过电阻R11和R12的电流I具有正温特性。运算放大器AMP能够在不同温度下对电压VBE和电压VPTAT进行比较，并根据比较结果对晶体管NM1进行控制，当出现过温现象时，运算放大器AMP的输出信号OVT可控制晶体管NM1截止，使电阻R11接入电路，集成电路受到保护而停止工作。图1和图2所示过温保护电路，均需在集成电路的基础上额外设置电阻等器件来产生用于进行过温判断的电压，增加了集成电路的整体版图面积。
另外，现有技术还会在集成电路处于空载或轻载时，控制过温保护电路停止工作，以降低功耗。然而，这样会使集成电路在空载或轻载时丧失过温保护功能，降低了集成电路的可靠性。
针对上述问题，本发明实施例提供了一种基准电压源电路。图3是本发明实施例提供的一种基准电压生成电路的结构示意图，具体为一种基准电压生成电路的模块结构示意图，图4是本发明实施例提供的一种过温保护电路的结构示意图，结合图3和图4，本发明实施例提供的基准电压源电路，包括基准电压生成电路10和过温保护电路20；基准电压生成电路10包括第一电流镜模块110、第二电流镜模块120、分压模块130、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4以及接入电源信号VDD的多条支路，多条支路至少包括第一支路L1、第二支路L2和第三支路L3；
第一电流镜模块110连接在多条支路上，用于在多条支路上生成镜像电流；第二电流镜模块120包括第一镜像单元121和第二镜像单元122，第一镜像单元121和第一电阻R1位于第一支路L1，并依次串接在第一电流镜模块110和地GND之间，第二镜像单元122位于第二支路L2，并连接在第一电流镜模块110和地GND之间，第一镜像单元121的控制端g1连接自身的第一端和第二镜像单元122的控制端g2；分压模块130、第二电阻R2、第三电阻R3和第四电阻R4均位于第三支路L3，并依次串接在第一电流镜模块110和地GND之间；
分压模块130的控制端g3连接自身的第一端，分压模块130的控制端g3与自身的第二端之间的压差与温度呈负相关；基准电压源电路的基准电压端N1连接于第一电流镜模块110与分压模块130之间，基准电压生成电路10通过基准电压端N1生成基准电压Vref；基准电压生成电路10的参考电压端N2连接于第一镜像单元121和第二镜像单元122之间，基准电压生成电路10的第一电压端A1连接于第二电阻R2和第三电阻R3之间，基准电压生成电路10的第二电压端A2连接于第三电阻R3和第四电阻R4之间；
过温保护电路20包括输入模块210、比较模块220、第一反相器INV1和第二反相器INV2；输入模块210的第一输入端连接第一电压端A1，第二输入端连接第二电压端A2，输出端连接比较模块220的第一输入端，比较模块220的第二输入端连接参考电压端N2，比较模块220的输出端连接第一反相器INV1的输入端；第一反相器INV1的输出端连接第二反相器INV2的输入端和输入模块210的第一控制端，第二反相器INV2的输出端连接输入模块210的第二控制端；
输入模块210用于在其第一控制端的信号和第二控制端的信号的控制下，将第一电压端A1的第一电压VPTAT1或第二电压端A2的第二电压VPTAT2传输至比较模块220的第一输入端；比较模块220用于将其第一输入端和第二输入端的电压进行比较，以得到过温保护信号。
具体地，基准电压源电路可以设置在集成电路中，例如设置在低压差线性稳压器（Low Dropout Regulator，即LDO）中。基准电压生成电路10能够生成基准电压Vref，该基准电压Vref可以是近似与温度无关的带隙基准电压。过温保护电路20可输出过温保护信号，当基准电压源电路应用于LDO芯片时，过温保护电路20能够对LDO芯片进行过温保护，例如过温保护电路20能够在LDO芯片出现过温现象时，通过过温保护信号启动过温保护动作，对LDO芯片进行过温保护。
第一电流镜模块110能够在基准电压生成电路10的多条支路上按设定比例产生镜像电流，示例性地，当基准电压生成电路10包括第一支路L1、第二支路L2和第三支路L3时，第一电流镜模块110能够根据第一支路L1上的电流，在第二支路L2和第三支路L3上按设定比例产生镜像电流，例如第一支路L1上的电流、第二支路L2上的电流和第三支路L3上的电流之比可为1:1:2。可选地，当基准电压生成电路10包括第一支路L1、第二支路L2、第三支路L3和第四支路L4时，第一电流镜模块110能够根据第一支路L1上的电流，在第二支路L2、第三支路L3和第四支路L4上按设定比例产生镜像电流，例如第一支路L1上的电流、第二支路L2上的电流、第三支路L3上的电流以及第四支路L4上的电流之比可为1:1:1:2。需要说明的是，上述各支路上的电流比例仅用于示意性说明，并非是对本发明实施例的限定。
第二电流镜模块120包括第一镜像单元121和第二镜像单元122，电流镜一般由晶体管或三极管构成，示例性地，当第一镜像单元121和第二镜像单元122均包括晶体管时，比较模块230的第二输入端连接于第一镜像单元121中的晶体管的栅极和第二镜像单元122中的晶体管的栅极之间，因此，参考电压端N2的参考电压VGS11、第二镜像单元122中的晶体管的栅压以及该晶体管的栅极与第二极之间的压差相等。晶体管的栅极与第二极之间的压差一般与温度呈负相关，温度越高，该压差值越低，因此，参考电压端N2的参考电压VGS11也与温度呈负相关，即比较模块230的第二输入端的电压与温度呈负相关。
当第一电流镜模块110在第一支路L1、第二支路L2和第三支路L3上产生的镜像电流之间的设定比例已知时，可根据第一电阻R1所在支路上的电流，确定第三支路L3上的电流，进而确定基准电压端N1的基准电压Vref、第一电压端A1的第一电压VPTAT1和第二电压端A2的第二电压VPTAT2。示例性地，当第一镜像单元121和第二镜像单元122均包括晶体管时，第一电阻R1两端的电压与第二镜像单元122中的晶体管的栅极与第二极之间的压差，以及第一镜像单元121中的晶体管的栅极与第二极之间的压差之差相关，由于晶体管的栅极与第二极之间的压差与热电压（Thermal Voltage）之间存在数值关系，二者之间近似呈正相关，因此第一电阻R1所在支路上的电流与热电压呈正相关，即第一电阻R1所在支路上的电流与温度呈正相关，进而可知第三支路L3上的电流也与温度呈正相关。
根据分压模块130两端的电压、第二电阻R2两端的电压、第三电阻R3两端的电压和第四电阻R4两端的电压，可确定基准电压Vref。由于分压模块130的控制端g3连接自身的第一端，且分压模块130的控制端g3与自身的第二端之间的压差与温度呈负相关，因此分压模块130的第一端与第二端之间的电压与温度呈负相关。由于第三支路L3上的电流与温度呈正相关，因此第二电阻R2两端的电压、第三电阻R3两端的电压和第四电阻R4两端的电压均与温度呈正相关。即，基准电压Vref中的一部分电压与温度呈正相关，一部分电压与温度呈负相关，通过对分压模块130、第二电阻R2、第三电阻R3和第四电阻R4进行设置，可使两部分电压的温度系数相互抵消，从而得到近似与温度无关的基准电压Vref。
根据第三电阻R3两端的电压和第四电阻R4两端的电压，可确定第一电压端A1的第一电压VPTAT1，即第一开关210的第一端的电压；根据第四电阻R4两端的电压，可确定第二电压端A2的第二电压VPTAT2，即第二开关220的第一端的电压。由于第三电阻R3两端的电压和第四电阻R4两端的电压均与温度呈正相关，因此，第一电压VPTAT1和第二电压VPTAT2均与温度呈正相关。
第一反相器INV1输出的第一过温控制信号OVT_N与第二反相器INV2输出的第二过温控制信号OVT_P，既可作为启动过温保护动作的过温保护信号，也可作为输入模块210的控制信号。第一过温控制信号OVT_N与第二过温控制信号OVT_P反相，输入模块210在其第一控制端的信号和第二控制端的信号的控制下，将第一电压端A1的第一电压VPTAT1或第二电压端A2的第二电压VPTAT2传输至比较模块220的第一输入端，是指输入模块210能够在第一过温控制信号OVT_N和第二过温控制信号OVT_P的控制下，将第一电压VPTAT1和第二电压VPTAT2交替传输至比较模块220的第一输入端。下文将以第一过温控制信号OVT_N为第一电平信号，第二过温控制信号OVT_P为第二电平信号时，输入模块210将第一电压VPTAT1传输至比较模块220的第一输入端，第一过温控制信号OVT_N为第二电平信号，第二过温控制信号OVT_P为第一电平信号时，输入模块210将第二电压VPTAT2传输至比较模块220的第一输入端为例进行说明。其中，第一电平信号和第二电平信号为相对的高电平信号和低电平信号，即第一电平信号和第二电平信号中的一个是高电平信号时，另一个是低电平信号。
由于比较模块220的第二输入端的参考电压VGS11与温度呈负相关，第一输入端的电压为第一电压VPTAT1或第二电压VPTAT2，第一电压VPTAT1和第二电压VPTAT2均与温度呈正相关，因此，比较模块220可对其第一输入端的电压和第二输入端的电压进行比较，从而实现过温判断。示例性地，可设置未发生过温现象时，第二输入端的参考电压VGS11大于第一输入端的电压，比较模块220输出第一电平信号，第一过温控制信号OVT_N为第二电平信号，第二过温控制信号OVT_P为第一电平信号，比较模块220的第一输入端的电压为第二电压VPTAT2，此时过温保护电路20未进行过温保护动作。当过温现象发生时，第二输入端的参考电压VGS11小于第一输入端的电压，比较模块220输出第二电平信号，第一过温控制信号OVT_N为第一电平信号，第二过温控制信号OVT_P为第二电平信号，比较模块220的第一输入端的电压为第一电压VPTAT1，过温保护电路20启动过温保护动作。由于第一电压VPTAT1大于第二电压VPTAT2，因此只有当温度下降至比出现过温现象的临界温度值更低时，参考电压VGS11才会大于第一电压VPTAT1，比较模块220才能输出第一电平信号，使过温保护电路20停止过温保护动作，实现了过温保护电路20的迟滞功能。根据参考电压VGS11、第一电压VPTAT1和第二电压VPTAT2的大小，可确定两次过温判断的临界温度值。
本发明实施例提供的基准电压源电路，包括基准电压生成电路和过温保护电路，基准电压生成电路包括第一电流镜模块、第二电流镜模块、分压模块、第一电阻、第二电阻、第三电阻、第四电阻以及接入电源信号的多条支路，过温保护电路包括输入模块、比较模块、第一反相器和第二反相器，通过基准电压生成电路不但能够生成近似与温度无关的基准电压，还能生成具有负温度系数的参考电压，以及具有正温度系数的第一电压和第二电压，参考电压、第一电压和第二电压可作为比较模块进行过温判断的电压，以实现过温保护及迟滞功能。与现有技术相比，本方案中用于过温判断的电压取自基准电压生成电路，无需额外在过温保护电路中设置生成该电压的结构，有利于降低过温保护电路的功耗，以及缩减过温保护电路占用的版图面积，在该基准电压源电路应用于LDO芯片时，本方案能够使LDO芯片具备过温保护及迟滞功能，即使在LDO芯片空载或轻载时也能进行过温保护，有利于提升LDO芯片的可靠性，并减小LDO芯片消耗的静态电流。
图5是本发明实施例提供的另一种基准电压生成电路的结构示意图，图5可为图3所示基准电压生成电路的一种具体化结构。如图5所示，在上述方案的基础上，可选地，设置多条支路还包括第四支路L4，第一电流镜模块110包括第一镜像开关111、第二镜像开关112、第三镜像开关113、第四镜像开关114、第五镜像开关115、第六镜像开关116、第七镜像开关117、第八镜像开关118、第五电阻R5和负反馈单元119；
第一镜像开关111、第二镜像开关112、第五电阻R5和负反馈单元119依次串接在第四支路L4上；第一镜像开关111的第一端接入电源信号VDD，第五电阻R5的第一端连接第一镜像开关111的控制端、第三镜像开关113的控制端、第五镜像开关115的控制端和第七镜像开关117的控制端，第五电阻R5的第二端连接第二镜像开关112的控制端、第四镜像开关114的控制端、第六镜像开关116的控制端、第八镜像开关118的控制端和负反馈单元119的第一端；负反馈单元119的第二端连接于第一镜像单元121和第一电阻R1之间，负反馈单元119的控制端连接于第六镜像开关116和第二镜像单元122之间；
第三镜像开关113和第四镜像开关114位于第一支路L1，第三镜像开关113的第一端接入电源信号VDD，第三镜像开关113的第二端连接第四镜像开关114的第一端，第四镜像开关114的第二端连接第一镜像单元121；
第五镜像开关115和第六镜像开关116位于第二支路L2，第五镜像开关115的第一端接入电源信号VDD，第五镜像开关115的第二端连接第六镜像开关116的第一端，第六镜像开关116的第二端连接第二镜像单元122；
第七镜像开关117和第八镜像开关118位于第三支路L3，第七镜像开关117的第一端接入电源信号VDD，第七镜像开关117的第二端连接第八镜像开关118的第一端，第八镜像开关118的第二端连接分压模块130。
具体地，第五电阻R5的第一端的信号，可控制第一镜像开关111、第三镜像开关113、第五镜像开关115和第七镜像开关117工作，第五电阻R5的第二端的信号，可控制第二镜像开关112、第四镜像开关114、第六镜像开关116和第八镜像开关118工作，通过对各镜像开关进行设置，可使第二支路L2、第三支路L3和第四支路L4上产生与第一支路L1上的电流呈设定比例的镜像电流。第一镜像开关111、第二镜像开关112和第五电阻R5可构成自偏置结构，以使该基准电压生成电路能够在较低的电源电压下工作，并提升各镜像开关复制镜像电流的精度。负反馈单元119用于实现负反馈，以提升电源抑制比。
示例性地，当基准电压生成电路仅包括第一支路L1、第二支路L2和第三支路L3时，自偏置结构可形成在第一支路L1上，以使第二支路L2和第三支路L3上产生与第一支路L1上的电流呈设定比例的镜像电流。与基准电压生成电路仅包括三条支路的方案相比，本方案通过设置基准电压生成电路还包括第四支路L4，并在第四支路L4上形成自偏置结构，能够增大第一电阻R1上的电流，由于第一电阻R1上的电流与电阻呈反比，这样有助于减小第一电阻R1的阻值，从而节省基准电压源电路占用的芯片面积。
参见图5，在上述方案的基础上，可选地，设置第一镜像开关111包括第一晶体管M1，第二镜像开关112包括第二晶体管M2，第三镜像开关113包括第三晶体管M3，第四镜像开关114包括第四晶体管M4，第五镜像开关115包括第五晶体管M5，第六镜像开关116包括第六晶体管M6，第七镜像开关117包括第七晶体管M7，第八镜像开关118包括第八晶体管M8；
第一晶体管M1的第一极、第三晶体管M3的第一极、第五晶体管M5的第一极和第七晶体管M7的第一极均接入电源信号VDD；第一晶体管M1的栅极、第三晶体管M3的栅极、第五晶体管M5的栅极和第七晶体管M7的栅极均连接第五电阻R5的第一端；第二晶体管M2的栅极、第四晶体管M4的栅极、第六晶体管M6的栅极和第八晶体管M8的栅极均连接第五电阻R5的第二端；
第一晶体管M1的第二极连接第二晶体管M2的第一极，第二晶体管M2的第二极连接第五电阻R5的第一端；第三晶体管M3的第二极连接第四晶体管M4的第一极，第四晶体管M4的第二极连接第一镜像单元121；第五晶体管M5的第二极连接第六晶体管M6的第一极，第六晶体管M6的第二极连接第二镜像单元122；第七晶体管M7的第二极连接第八晶体管M8的第一极，第八晶体管M8的第二极连接分压模块130；
负反馈单元119包括第九晶体管M9，第九晶体管M9的栅极连接于第六晶体管M6和第二镜像单元122之间，第九晶体管M9的第一极连接第五电阻R5的第二端，第九晶体管M9的第二极连接于第一镜像单元121和第一电阻R1之间。
具体地，第五电阻R5的第一端的信号，可控制第一晶体管M1、第三晶体管M3、第五晶体管M5和第七晶体管M7工作，第五电阻R5的第二端的信号，可控制第二晶体管M2、第四晶体管M4、第六晶体管M6和第八晶体管M8工作，通过对各晶体管的导电沟道的宽长比进行设置，可使第二支路L2、第三支路L3和第四支路L4上产生与第一支路L1上的电流呈设定比例的镜像电流，例如可使第一支路L1上的电流、第二支路L2上的电流、第三支路L3上的电流以及第四支路L4上的电流之比为1:1:1:2。第一晶体管M1、第二晶体管M2和第五电阻R5可构成自偏置结构，以使该基准电压生成电路能够在较低的电源电压下工作，并提升各晶体管复制镜像电流的精度。其中，第五电阻R5的阻值越大越好，以减小第一支路L1上的电流，进而降低第五电阻R5两端的压差，这样能够进一步提升各晶体管复制镜像电流的精度。第九晶体管M9用于实现负反馈，以提升电源抑制比。
参见图5，在上述方案的基础上，可选地，设置第一镜像单元121包括第十晶体管M10，第二镜像单元122包括第十一晶体管M11；第十晶体管M10的栅极连接第十晶体管M10的第一极和第十一晶体管M11的栅极，第十晶体管M10的第一极连接第四晶体管M4，第十晶体管M10的第二极连接第一电阻R1的第一端；第十一晶体管M11的第一极连接第六晶体管M6，第十一晶体管M11的第二极接地GND；参考电压端N2连接于第十晶体管M10的栅极和第十一晶体管M11的栅极之间。参考电压端N2的参考电压VGS11与第十晶体管M10的第一极和栅极，以及第十一晶体管M11的栅极电压相等，由于第十一晶体管M11的第二极接地，因此参考电压端N2的参考电压VGS11还等于第十一晶体管M11的栅极与第二极之间的压差。晶体管的栅极与第二极之间的压差一般与温度呈负相关，因此，参考电压VGS11与温度呈负相关。
参见图5，在上述方案的基础上，可选地，设置分压模块130包括第十二晶体管M12，第十二晶体管M12的栅极连接自身的第一极，第十二晶体管M12的第一极连接第八晶体管M8，第十二晶体管M12的第二极连接第二电阻R2的第一端；基准电压端N1连接于第八晶体管M8的第二极和第十二晶体管M12的第一极之间。分压模块130包括二极管连接的第十二晶体管M12，第十二晶体管M12的第一极与第二极之间的压差，等于栅极与第二极之间的压差，因此第十二晶体管M12两端的电压与温度呈负相关。由于第三支路L3上的电流与温度呈正相关，第二电阻R2、第三电阻R3和第四电阻R4上的电压均与温度呈正相关，因此，通过对第二电阻R2、第三电阻R3和第四电阻R4的阻值进行设置，可得到近似与温度无关的基准电压Vref。
参见图5，在上述方案的基础上，可选地，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11和第十二晶体管M12均为金属-氧化物半导体场效应晶体管MOSFET；
第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7和第八晶体管M8均为P型晶体管；第九晶体管M9、第十晶体管M10、第十一晶体管M11和第十二晶体管M12均为N型晶体管，且第十晶体管M10、第十一晶体管M11和第十二晶体管M12均为隔离型晶体管。
本发明各实施例中的晶体管均可以是增强型MOSFET，各晶体管均工作在亚阈值区，且各晶体管的第一极和第二极中的一个为源极，另一个为漏极。现有技术中的基准电压源电路多由三极管构成，由于MOSFET的栅源压差VGS与温度的曲线的斜率，小于三极管的基极与发射极的压差与温度的曲线的斜率，且本方案中的基准电压Vref由具有负温度系数的第十二晶体管M12的栅源压差，以及具有正温度系数的第二电阻R2、第三电阻R3和第四电阻R4的电压之和构成，本方案在利用MOSFT构成的电路生成基准电压Vref时，用于均衡正温度系数的电压的第十二晶体管M12的栅源压差相对较小，因此基准电压源电路中可选用阻值较小的电阻，以节省基准电压源电路占用的芯片面积。
由于参考电压VGS11的大小与第十一晶体管M11的参数相关，基准电压Vref、第一电压VPTAT1和第二电压VPTAT2的大小与第十晶体管M10、第十一晶体管M11和第十二晶体管M12的参数均相关，本实施例通过设置第十晶体管M10、第十一晶体管M11和第十二晶体管M12均为隔离型晶体管，有助于消除MOSFT的体效应对参考电压VGS11、基准电压Vref、第一电压VPTAT1和第二电压VPTAT2的影响，提升了基准电压源电路的可靠性。
工作在亚阈值区的MOSFET的电流公式为：
其中，ID为MOSFET的电流，
为载流子迁移率，Cox为单位面积栅氧电容，n=1+CD/
COX，CD为衬底与沟道之间的耗尽层电容，n的取值一般为1~2，W/L为MOSFET的导电沟道的宽
长比，W为沟道宽度，L为沟道长度，VGS为MOSFET的栅源压差，Vth为MOSFET的阈值电压，VT为
热电压，VT=KT/q，K为常数，T为绝对温度，室温下VT约为26mV。由此，MOSFET的栅源压差VGS可
表示为：
MOSFET的栅源压差VGS与温度呈负相关，发明人经过仿真实验测得，绝对温度T每上升一度，MOSFET的栅源压差VGS下降约1.3mV，故工作在亚阈值区的MOSFET的栅源压差VGS与绝对温度T之间的关系可以表示为：
其中，VGS0|T=300K是绝对温度T为300K时MOSFET的栅源压差VGS。
第一电阻R1两端的电压为VGS11-VGS10，其中参考电压VGS11与第十晶体管M10的栅极和第一极的电压，以及第十一晶体管M11的栅压及其栅源压差均相等，其中VGS10是第十晶体管M10的栅源压差，假设第十晶体管M10和第九晶体管M9上的电流均为IPTAT，则第一电阻R1上的电流为2IPTAT，根据MOSFET的栅源压差VGS表达式进行计算，得到电流IPTAT的表达式为：
其中，N是第十晶体管M10的导电沟道的宽长比。可选地，第十晶体管M10的导电沟道的宽长比、第十一晶体管M11的导电沟道的宽长比和第十二晶体管M12的导电沟道的宽长比之间的比例为N:1:1，其中N＞1。
当第一支路L1、第二支路L2、第三支路L3和第四支路L4上的电流之比为1:1:1:2时，根据电流IPTAT的表达式，可求得基准电压Vref表示为：
其中，VGS12是第十二晶体管M12的栅源压差，n是常数且1＜n＜2，VT是热电压，N是
第十晶体管M10的导电沟道的宽长比，R1是第一电阻R1的阻值，R2是第二电阻R2的阻值，R3是
第三电阻R3的阻值，R4是第四电阻R4的阻值。第十二晶体管M12的栅源压差VGS12与温度呈
负相关，
与温度呈正相关，通过对第二电阻R2、第三电阻R3和第四电阻
R4的阻值进行设置，可得到近似与温度无关的基准电压Vref。
参考电压VGS11表示为：
其中，VGS是晶体管的栅源压差，T是温度，VGS0|T=300K是温度为300K时的晶体管的栅源压差。
第一电压VPTAT1表示为：
第二电压VPTAT2表示为：
由参考电压VGS11的表达式可知，参考电压VGS11与温度呈负相关，即比较模块220的第二输入端的电压与温度呈负相关；由第一电压VPTAT1和第二电压VPTAT2的表达式可知，第一电压VPTAT1和第二电压VPTAT2均与温度呈正相关，即输入模块210的第一输入端和第二输入端的电压均与温度呈正相关。这样，比较模块220的第一输入端的电压与温度呈正相关，第二输入端的电压与温度呈负相关，过温保护电路利用具有正温度系数的电压和具有负温度系数的电压进行过温判断。现有技术的过温保护电路，例如图1所示过温保护电路，利用具有负温度系数的电压和零温度系数的电压进行过温判断，图2所示过温保护电路，利用两个具有负温度系数的电压进行过温判断。本方案与现有技术不同，并且无需采用具有零温度系数的电压进行过温判断，并且本方案中的参考电压VGS11、第一电压VPTAT1和第二电压VPTAT2均取自基准电压生成电路10，因此无需在过温保护电路中额外设置用于生成上述电压的结构，这样有利于降低过温保护电路的功耗，并缩小过温保护电路占用的版图面积。
示例性地，根据上述实施例的内容，比较模块220对其第一输入端的电压和第二输入端的电压进行比较，未发生过温现象时，第二输入端的参考电压VGS11大于第一输入端的电压，第一输入端的电压为第二电压VPTAT2；当过温现象发生时，第二输入端的参考电压VGS11小于第一输入端的电压，第一输入端的电压为第一电压VPTAT1。结合参考电压VGS11、第一电压VPTAT1和第二电压VPTAT2的表达式，可求出两次进行过温判断的第一临界温度值TH和第二临界温度值TL的表达式分别为：
本发明实施例的技术方案，能够通过基准电压生成电路10生成近似与温度无关的基准电压Vref、具有负温度系数的参考电压VGS11，以及具有正温度系数的第一电压VPTAT1和第二电压VPTAT2。其中，参考电压VGS11、第一电压VPTAT1和第二电压VPTAT2可用于进行过温判断。通过对第二电阻R2、第三电阻R3和第四电阻R4的阻值进行设置，可得到近似与温度无关的基准电压Vref，同时，由于进行过温判断的第一临界温度值TH和第二临界温度值TL均与第四电阻R4的阻值相关，因此通过调节第四电阻R4的阻值，可设置过温保护电路启动保护动作的温度值。由于过温保护电路还具有迟滞功能，即当温度下降至比临界温度值更低时，参考电压VGS11才会大于第一电压VPTAT1，过温保护电路20才会停止过温保护动作，通过调节第三电阻R3的阻值，还可以设置过温保护电路的迟滞量的大小。在上述方案的基础上，需要对基准电压Vref的数值进行修调时，可以只调节第二电阻R2的阻值，因此，对基准电压Vref的修调不会影响过温保护电路的临界温度值和迟滞量。
图6是本发明实施例提供的另一种过温保护电路的结构示意图，图6为图4所示过温保护电路的一种具体化结构。结合图5和图6，可选地，设置输入模块210包括第一传输门TG1和第二传输门TG2；第一传输门TG1的输入端连接第一电压端A1，第二传输门TG2的输入端连接第二电压端A2，第一传输门TG1的输出端连接第二传输门TG2的输出端和比较模块220的第一输入端，第一传输门TG1的第一控制端g11和第二传输门TG2的第二控制端g22均连接第一反相器INV1的输出端，第一传输门TG1的第二控制端g12和第二传输门TG2的第一控制端g21均连接第二反相器INV2的输出端；第一反相器INV1的输出端的信号和第二反相器INV2的输出端的信号均作为过温保护信号；比较模块220为比较器或运算放大器。
示例性地，第一传输门TG1和第二传输门TG2均可以是CMOS传输门，第一传输门TG1和第二传输门TG2均可由一个P型MOSFET（简称PMOS）和一个N型MOSFET（简称NMOS）并联形成。示例性地，第一传输门TG1的第一控制端g11是NMOS的栅极，第二控制端g12是PMOS的栅极，第二传输门TG2的第一控制端g21是NMOS的栅极，第二控制端g22是PMOS的栅极。控制第一传输门TG1和第二传输门TG2的时钟信号反相，第一反相器INV1输出的第一过温控制信号OVT_N与第二反相器INV2输出的第二过温控制信号OVT_P反相，第一过温控制信号OVT_N与第二过温控制信号OVT_P既可作为启动过温保护动作的过温保护信号，也可作为第一传输门TG1和第二传输门TG2的控制信号。第一传输门TG1和第二传输门TG2中的一个导通时，另一个关断。比较模块220可以是比较器或运算放大器，以比较模块220是运算放大器为例进行说明，示例性地，运算放大器的反相端“-”可作为比较模块220的第一输入端，同相端“+”可作为比较模块220的第二输入端。
本发明实施例还提供了一种低压差线性稳压器，本发明实施例提供的低压差线性稳压器，包括本发明上述任意实施例提供的基准电压源电路，因此具备基准电压源电路相应的功能模块和有益效果，不再赘述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种基准电压源电路，其特征在于，包括：基准电压生成电路和过温保护电路；所述基准电压生成电路包括第一电流镜模块、第二电流镜模块、分压模块、第一电阻、第二电阻、第三电阻、第四电阻以及接入电源信号的多条支路，所述多条支路至少包括第一支路、第二支路和第三支路；
所述第一电流镜模块连接在所述多条支路上，用于在所述多条支路上生成镜像电流；所述第二电流镜模块包括第一镜像单元和第二镜像单元，所述第一镜像单元和所述第一电阻位于所述第一支路，并依次串接在所述第一电流镜模块和地之间，所述第二镜像单元位于所述第二支路，并连接在所述第一电流镜模块和地之间，所述第一镜像单元的控制端连接自身的第一端和所述第二镜像单元的控制端；所述分压模块、所述第二电阻、所述第三电阻和所述第四电阻均位于所述第三支路，并依次串接在所述第一电流镜模块和地之间；
所述分压模块的控制端连接自身的第一端，所述分压模块的控制端与自身的第二端之间的压差与温度呈负相关；所述基准电压源电路的基准电压端连接于所述第一电流镜模块与所述分压模块之间，所述基准电压生成电路通过所述基准电压端生成基准电压；所述基准电压生成电路的参考电压端连接于所述第一镜像单元和所述第二镜像单元之间，所述基准电压生成电路的第一电压端连接于所述第二电阻和所述第三电阻之间，所述基准电压生成电路的第二电压端连接于所述第三电阻和所述第四电阻之间；
所述过温保护电路包括输入模块、比较模块、第一反相器和第二反相器；所述输入模块的第一输入端连接所述第一电压端，第二输入端连接所述第二电压端，输出端连接所述比较模块的第一输入端，所述比较模块的第二输入端连接所述参考电压端，所述比较模块的输出端连接所述第一反相器的输入端；所述第一反相器的输出端连接所述第二反相器的输入端和所述输入模块的第一控制端，所述第二反相器的输出端连接所述输入模块的第二控制端；
所述输入模块用于在其第一控制端的信号和第二控制端的信号的控制下，将所述第一电压端的第一电压或所述第二电压端的第二电压传输至所述比较模块的第一输入端；所述比较模块用于将其第一输入端和第二输入端的电压进行比较，以得到过温保护信号。
2.根据权利要求1所述的基准电压源电路，其特征在于，所述多条支路还包括第四支路，所述第一电流镜模块包括第一镜像开关、第二镜像开关、第三镜像开关、第四镜像开关、第五镜像开关、第六镜像开关、第七镜像开关、第八镜像开关、第五电阻和负反馈单元；
所述第一镜像开关、所述第二镜像开关、所述第五电阻和所述负反馈单元依次串接在所述第四支路上；所述第一镜像开关的第一端接入电源信号，所述第五电阻的第一端连接所述第一镜像开关的控制端、所述第三镜像开关的控制端、所述第五镜像开关的控制端和所述第七镜像开关的控制端，所述第五电阻的第二端连接所述第二镜像开关的控制端、所述第四镜像开关的控制端、所述第六镜像开关的控制端、所述第八镜像开关的控制端和所述负反馈单元的第一端；所述负反馈单元的第二端连接于所述第一镜像单元和所述第一电阻之间，所述负反馈单元的控制端连接于所述第六镜像开关和所述第二镜像单元之间；
所述第三镜像开关和所述第四镜像开关位于所述第一支路，所述第三镜像开关的第一端接入电源信号，所述第三镜像开关的第二端连接所述第四镜像开关的第一端，所述第四镜像开关的第二端连接所述第一镜像单元；
所述第五镜像开关和所述第六镜像开关位于所述第二支路，所述第五镜像开关的第一端接入电源信号，所述第五镜像开关的第二端连接所述第六镜像开关的第一端，所述第六镜像开关的第二端连接所述第二镜像单元；
所述第七镜像开关和所述第八镜像开关位于所述第三支路，所述第七镜像开关的第一端接入电源信号，所述第七镜像开关的第二端连接所述第八镜像开关的第一端，所述第八镜像开关的第二端连接所述分压模块。
3.根据权利要求2所述的基准电压源电路，其特征在于，所述第一镜像开关包括第一晶体管，所述第二镜像开关包括第二晶体管，所述第三镜像开关包括第三晶体管，所述第四镜像开关包括第四晶体管，所述第五镜像开关包括第五晶体管，所述第六镜像开关包括第六晶体管，所述第七镜像开关包括第七晶体管，所述第八镜像开关包括第八晶体管；
所述第一晶体管的第一极、所述第三晶体管的第一极、所述第五晶体管的第一极和所述第七晶体管的第一极均接入电源信号；所述第一晶体管的栅极、所述第三晶体管的栅极、所述第五晶体管的栅极和所述第七晶体管的栅极均连接所述第五电阻的第一端；所述第二晶体管的栅极、所述第四晶体管的栅极、所述第六晶体管的栅极和所述第八晶体管的栅极均连接所述第五电阻的第二端；
所述第一晶体管的第二极连接所述第二晶体管的第一极，所述第二晶体管的第二极连接所述第五电阻的第一端；所述第三晶体管的第二极连接所述第四晶体管的第一极，所述第四晶体管的第二极连接所述第一镜像单元；所述第五晶体管的第二极连接所述第六晶体管的第一极，所述第六晶体管的第二极连接所述第二镜像单元；所述第七晶体管的第二极连接所述第八晶体管的第一极，所述第八晶体管的第二极连接所述分压模块；
所述负反馈单元包括第九晶体管，所述第九晶体管的栅极连接于所述第六晶体管和所述第二镜像单元之间，所述第九晶体管的第一极连接所述第五电阻的第二端，所述第九晶体管的第二极连接于所述第一镜像单元和所述第一电阻之间。
4.根据权利要求3所述的基准电压源电路，其特征在于，所述第一镜像单元包括第十晶体管，所述第二镜像单元包括第十一晶体管；
所述第十晶体管的栅极连接所述第十晶体管的第一极和所述第十一晶体管的栅极，所述第十晶体管的第一极连接所述第四晶体管，所述第十晶体管的第二极连接所述第一电阻的第一端；所述第十一晶体管的第一极连接所述第六晶体管，所述第十一晶体管的第二极接地；所述参考电压端连接于所述第十晶体管的栅极和所述第十一晶体管的栅极之间。
5.根据权利要求4所述的基准电压源电路，其特征在于，所述分压模块包括第十二晶体管，所述第十二晶体管的栅极连接自身的第一极，所述第十二晶体管的第一极连接所述第八晶体管，所述第十二晶体管的第二极连接所述第二电阻的第一端；所述基准电压端连接于所述第八晶体管的第二极和所述第十二晶体管的第一极之间。
6.根据权利要求5所述的基准电压源电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管、所述第十一晶体管和所述第十二晶体管均为金属-氧化物半导体场效应晶体管MOSFET；
所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管均为P型晶体管；所述第九晶体管、所述第十晶体管、所述第十一晶体管和所述第十二晶体管均为N型晶体管，且所述第十晶体管、所述第十一晶体管和所述第十二晶体管均为隔离型晶体管。
7.根据权利要求6所述的基准电压源电路，其特征在于，所述输入模块的第一输入端和第二输入端的电压均与温度呈正相关，所述比较模块的第二输入端的电压与温度呈负相关。
8.根据权利要求6所述的基准电压源电路，其特征在于，所述基准电压表示为：
所述参考电压表示为：
所述第一电压表示为：
所述第二电压表示为：
其中，Vref是所述基准电压，VGS12是所述第十二晶体管的栅源压差，n是常数且1＜n＜2，VT是热电压，N是所述第十晶体管的导电沟道的宽长比，R1是所述第一电阻的阻值，R2是所述第二电阻的阻值，R3是所述第三电阻的阻值，R4是所述第四电阻的阻值；VGS11是所述参考电压，VGS是晶体管的栅源压差，T是温度，VGS0|T=300K是温度为300K时的晶体管的栅源压差；VPTAT1是所述第一电压，VPTAT2是所述第二电压。
9.根据权利要求1所述的基准电压源电路，其特征在于，所述输入模块包括第一传输门和第二传输门；所述第一传输门的输入端连接所述第一电压端，所述第二传输门的输入端连接所述第二电压端，所述第一传输门的输出端连接所述第二传输门的输出端和所述比较模块的第一输入端，所述第一传输门的第一控制端和所述第二传输门的第二控制端均连接所述第一反相器的输出端，所述第一传输门的第二控制端和所述第二传输门的第一控制端均连接所述第二反相器的输出端；所述第一反相器的输出端的信号和所述第二反相器的输出端的信号均作为过温保护信号；所述比较模块为比较器或运算放大器。
10.一种低压差线性稳压器，其特征在于，包括权利要求1-9中任一所述的基准电压源电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110375416.1A CN112764450B (zh) | 2021-04-08 | 2021-04-08 | 基准电压源电路和低压差线性稳压器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110375416.1A CN112764450B (zh) | 2021-04-08 | 2021-04-08 | 基准电压源电路和低压差线性稳压器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112764450A true CN112764450A (zh) | 2021-05-07 |
| CN112764450B CN112764450B (zh) | 2021-07-20 |
Family
ID=75691266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110375416.1A Active CN112764450B (zh) | 2021-04-08 | 2021-04-08 | 基准电压源电路和低压差线性稳压器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112764450B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114253337A (zh) * | 2021-12-08 | 2022-03-29 | 电子科技大学 | 一种集成过温保护以及电阻修调保护功能的带隙基准电路 |
| CN114356017A (zh) * | 2021-12-27 | 2022-04-15 | 上海贝岭股份有限公司 | Ldo模块及其电压产生电路 |
| CN114578891A (zh) * | 2022-05-06 | 2022-06-03 | 苏州贝克微电子股份有限公司 | 一种可降低温度影响的电路 |
| CN115453319A (zh) * | 2022-09-02 | 2022-12-09 | 北京炎黄国芯科技有限公司 | 带隙基准的滞回过温检测电路及电子设备 |
| WO2024036744A1 (zh) * | 2022-08-15 | 2024-02-22 | 长鑫存储技术有限公司 | 电源电路与芯片 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104714591A (zh) * | 2015-03-26 | 2015-06-17 | 厦门新页科技有限公司 | 基准电压电路 |
| CN204650334U (zh) * | 2015-04-13 | 2015-09-16 | 南京中科微电子有限公司 | 一种超低静态功耗的线性稳压器 |
| CN104977964A (zh) * | 2015-07-08 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种无运放的低输出电压高电源抑制比带隙基准源电路 |
| CN105846397A (zh) * | 2016-03-25 | 2016-08-10 | 厦门新页微电子技术有限公司 | 一种高精度过温保护电路 |
| CN108646844A (zh) * | 2018-05-31 | 2018-10-12 | 上海矽润科技有限公司 | 一种温度补偿电路、温度补偿方法 |
| CN209844537U (zh) * | 2019-07-01 | 2019-12-24 | 厦门顺福芯科技有限公司 | 一种过热保护电路 |
-
2021
- 2021-04-08 CN CN202110375416.1A patent/CN112764450B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104714591A (zh) * | 2015-03-26 | 2015-06-17 | 厦门新页科技有限公司 | 基准电压电路 |
| CN204650334U (zh) * | 2015-04-13 | 2015-09-16 | 南京中科微电子有限公司 | 一种超低静态功耗的线性稳压器 |
| CN104977964A (zh) * | 2015-07-08 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种无运放的低输出电压高电源抑制比带隙基准源电路 |
| CN105846397A (zh) * | 2016-03-25 | 2016-08-10 | 厦门新页微电子技术有限公司 | 一种高精度过温保护电路 |
| CN108646844A (zh) * | 2018-05-31 | 2018-10-12 | 上海矽润科技有限公司 | 一种温度补偿电路、温度补偿方法 |
| CN209844537U (zh) * | 2019-07-01 | 2019-12-24 | 厦门顺福芯科技有限公司 | 一种过热保护电路 |
Non-Patent Citations (1)
| Title |
|---|
| 胡扬等: ""一种高精度过温保护电路的设计"", 《成都信息工程大学学报》 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114253337A (zh) * | 2021-12-08 | 2022-03-29 | 电子科技大学 | 一种集成过温保护以及电阻修调保护功能的带隙基准电路 |
| CN114356017A (zh) * | 2021-12-27 | 2022-04-15 | 上海贝岭股份有限公司 | Ldo模块及其电压产生电路 |
| CN114578891A (zh) * | 2022-05-06 | 2022-06-03 | 苏州贝克微电子股份有限公司 | 一种可降低温度影响的电路 |
| CN114578891B (zh) * | 2022-05-06 | 2022-07-12 | 苏州贝克微电子股份有限公司 | 一种可降低温度影响的电路 |
| WO2024036744A1 (zh) * | 2022-08-15 | 2024-02-22 | 长鑫存储技术有限公司 | 电源电路与芯片 |
| CN115453319A (zh) * | 2022-09-02 | 2022-12-09 | 北京炎黄国芯科技有限公司 | 带隙基准的滞回过温检测电路及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112764450B (zh) | 2021-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112764450B (zh) | 基准电压源电路和低压差线性稳压器 | |
| US6919753B2 (en) | Temperature independent CMOS reference voltage circuit for low-voltage applications | |
| US8614570B2 (en) | Reference current source circuit including added bias voltage generator circuit | |
| US8358119B2 (en) | Current reference circuit utilizing a current replication circuit | |
| EP2672358B1 (en) | Semiconductor device having voltage generation circuit | |
| US10037047B2 (en) | Reference voltage generation circuit | |
| KR100253645B1 (ko) | 기준 전압 발생 회로 | |
| US20160091916A1 (en) | Bandgap Circuits and Related Method | |
| JP2008108009A (ja) | 基準電圧発生回路 | |
| US10938382B2 (en) | Electronic circuit and electronic device | |
| CN113377147B (zh) | 一种亚阈值带隙基准电压源电路 | |
| Wang et al. | An 18-nA ultra-low-current resistor-less bandgap reference for 2.8 V–4.5 V high voltage supply li-ion-battery-based LSIs | |
| JP5220826B2 (ja) | 基準電圧源回路 | |
| KR101892069B1 (ko) | 밴드갭 전압 기준 회로 | |
| Casañas et al. | A Review of CMOS Currente References | |
| CN115145345A (zh) | 基准电流源 | |
| Shao et al. | A 650 pW,− 71 dB PSRR, 205° C Temperature Range Hybrid Voltage Reference with Curvature-Based Temperature Compensation and SBFL Techniques | |
| Lin et al. | A CMOS low-voltage reference based on body effect and switched-capacitor technique | |
| Nguyen et al. | An ultra-small capacitor-less LDO with controlled-resistance technique and MOSFET-only bandgap | |
| Sha et al. | Simple Reference Voltage Generation Circuit Insensitive to Temperature | |
| US20200310482A1 (en) | Voltage references and design thereof | |
| CN115373460B (zh) | 一种电压基准源及集成电路 | |
| TW201401012A (zh) | 電壓產生器及能帶隙參考電路 | |
| Al-Shebanee et al. | A 1.2 v to 3 v low power resistor-less all-mosfet voltage reference generator | |
| CN111273723B (zh) | 一种基准电流源、基准电流的生成方法和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |