CN114342574B - 电路基板、电路基板的制造方法和电子设备 - Google Patents

电路基板、电路基板的制造方法和电子设备 Download PDF

Info

Publication number
CN114342574B
CN114342574B CN202080062185.2A CN202080062185A CN114342574B CN 114342574 B CN114342574 B CN 114342574B CN 202080062185 A CN202080062185 A CN 202080062185A CN 114342574 B CN114342574 B CN 114342574B
Authority
CN
China
Prior art keywords
laminate
substrate
circuit board
insulating substrate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080062185.2A
Other languages
English (en)
Other versions
CN114342574A (zh
Inventor
平野伸
饭田宪司
中川隆
高野宪治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fict Corp
Original Assignee
Fict Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fict Corp filed Critical Fict Corp
Publication of CN114342574A publication Critical patent/CN114342574A/zh
Application granted granted Critical
Publication of CN114342574B publication Critical patent/CN114342574B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0067—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto an inorganic, non-metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

包括下述工序：在具有已固化的第1绝缘性基材(1)和以图案状形成于第1绝缘性基材(1)的第1表面(1A)的金属层(2)的第1层积体中的第1绝缘性基材(1)的与第1表面(1A)相反一侧的第2表面上(1B)，依次重叠非已固化的第2绝缘性基材(6)和树脂膜(7)并进行热压接，得到第2层积体的工序；从第2层积体的树脂膜(7)侧，在树脂膜(7)、第2绝缘性基材(6)和第1绝缘性基材(1)形成到达金属层(3)的孔(8)后，向孔(8)中填充导电性糊料(9)，进而剥离树脂膜(7)，得到第3层积体(100)的工序；和按照一个第3层积体(100)的金属层(2)与另一第3层积体(100)的孔(8)的开口部相向的方式将一个第3层积体(100)与另一第3层积体(100)重叠并进行热压接的工序。

Description

电路基板、电路基板的制造方法和电子设备
技术领域
本发明涉及电路基板、电路基板的制造方法和电子设备。
背景技术
以往，为了将电子部件紧凑地组装到电子设备中，通常广泛使用了印刷线路板等电路基板。印刷线路板是根据电子电路图案对贴合于层积板的铜箔进行了蚀刻而得的，难以高密度地封装电子部件，但在成本方面是有利的。
另一方面，随着对于电子设备的小型化、高性能化、低价格化等要求，电路基板的电子电路的微细化、多层化和电子部件的高密度封装化快速发展，对于电路基板，正在积极研究多层印刷线路板。
在制造作为具有多层结构的电路基板的多层印刷线路板时，利用粘接层使形成有布线图案的2个以上的绝缘性基材贴合。但是，粘接层在所制造的多层印刷线路板中是不需要的材料。
现有技术文献
专利文献
专利文献1：日本特开2006-66738号公报
专利文献2：日本特开2009-76699号公报
专利文献3：US2011-0289774号公报
发明内容
发明所要解决的课题
所公开的技术的目的在于提供一种不使用粘接层而能够制造多层结构的电路基板的电路基板的制造方法、不具有用于形成多层结构的粘接层的多层结构的电路基板以及具有上述电路基板的电子设备。
用于解决课题的手段
在一个方式中，本发明的电路基板的制造方法包括下述工序：
在具有已固化的第1绝缘性基材和以图案状形成于上述第1绝缘性基材的第1表面的金属层的第1层积体中的上述第1绝缘性基材的与上述第1表面相反一侧的第2表面上，依次重叠非已固化的第2绝缘性基材和树脂膜并进行热压接，得到第2层积体的工序；
从上述第2层积体的上述树脂膜侧，在上述树脂膜、上述第2绝缘性基材和上述第1绝缘性基材形成到达上述金属层的孔后，向上述孔中填充导电性糊料，进而剥离上述树脂膜，得到第3层积体的工序；和
按照一个上述第3层积体的上述金属层与另一上述第3层积体的上述孔的开口部相向的方式将一个上述第3层积体与另一上述第3层积体重叠并进行热压接的工序。
在另一方式中，本发明的电路基板具有2个以上层积体，该层积体具有：已固化的第1绝缘性基材；以图案状形成于上述第1绝缘性基材的第1表面的金属层；配置于上述第1绝缘性基材的与上述第1表面相反一侧的第2表面的已固化的第2绝缘性基材；和从上述第2绝缘性基材的与上述第1绝缘性基材侧相反一侧的表面形成至到达上述金属层的通孔，
在2个以上上述层积体中，一个上述层积体与另一上述层积***于一个上述层积体的上述金属层与在另一上述层积体的上述第2绝缘性基材的表面露出的通孔相向的位置。
在另一方式中，本发明的电子设备具有所公开的电路基板和电子部件。
发明的效果
在一个侧面，可以提供一种不使用粘接层而能够制造多层结构的电路基板的电路基板的制造方法。
另外，在一个侧面，可以提供一种不具有用于形成多层结构的粘接层的多层结构的电路基板。
另外，在一个侧面，可以提供一种使用了不具有用于形成多层结构的粘接层的多层结构的电路基板的电子设备。
附图说明
图1是用于说明电路基板的制造方法的一例的示意性截面图(其1)。
图2是用于说明电路基板的制造方法的一例的示意性截面图(其2)。
图3是用于说明电路基板的制造方法的一例的示意性截面图(其3)。
图4是用于说明电路基板的制造方法的一例的示意性截面图(其4)。
图5是用于说明电路基板的制造方法的一例的示意性截面图(其5)。
图6是用于说明电路基板的制造方法的一例的示意性截面图(其6)。
图7是用于说明电路基板的制造方法的一例的示意性截面图(其7)。
图8是用于说明电路基板的制造方法的一例的示意性截面图(其8)。
图9是用于说明电路基板的制造方法的一例的示意性截面图(其9)。
图10是用于说明电路基板的制造方法的一例的示意性截面图(其10)。
图11是用于说明电路基板的制造方法的一例的示意性截面图(其11)。
图12是半导体封装的示意性截面图。
具体实施方式
(电路基板的制造方法)
所公开的电路基板的制造方法至少包括得到第2层积体的工序、得到第3层积体的工序和进行热压接的工序，进而根据需要包括其他工序。
<得到第2层积体的工序>
第2层积体通过在第1层积体中的第1绝缘性基材的与第1表面相反一侧的第2表面上依次重叠非已固化的第2绝缘性基材和树脂膜并进行热压接而得到。
<<第1层积体>>
第1层积体具有已固化的第1绝缘性基材和以图案状形成于第1绝缘性基材的第1表面的金属层。
<<<第1绝缘性基材>>>
第1绝缘性基材已固化。
作为第1绝缘性基材，只要是电路基板中使用的绝缘性基材就没有特别限制，可以根据目的适当选择，例如，可以举出通过使用了玻璃布等的无机织布、无机无纺布等无机基材、有机织布、有机无纺布等有机基材进行了硬度强化的基材等。
作为第1绝缘性基材，更具体而言，例如，可以举出玻璃环氧基材(渗入有环氧树脂的玻璃织布基材、渗入有环氧树脂的玻璃无纺布基材)、渗入有双马来酰亚胺三嗪树脂的玻璃织布基材、渗入有环氧树脂的芳族聚酰胺无纺布基材、渗入有改性聚苯醚树脂的玻璃织布基材等。
此处，玻璃环氧基材是指使环氧树脂渗入玻璃纤维的布(织布或无纺布)中而得到的基材。
第1绝缘性基材已固化。已固化是指例如完成了总固化发热量的约100％的发热的状态，例如，是在进行差示扫描量热测定时几乎无法观察到发热的状态。以下，有时将已固化称为C阶段。另外，有时将未达到C阶段的固化度称为B阶段。
第1绝缘性基材通常为平板状。
作为第1绝缘性基材的平均厚度，没有特别限制，可以根据目的适当选择，例如，可以为10μm以上200μm以下，也可以为30μm以上100μm以下。
<<<金属层>>>
作为形成金属层的金属，没有特别限制，可以根据目的适当选择，例如可以举出镍、铜等。
作为金属层的结构，可以为单层结构，也可以为多层结构。作为金属层，例如可以举出铜的单层结构、铜与镍的2层结构等。
作为金属层的图案，没有特别限制，可以根据目的适当选择。
作为形成图案状的金属层的方法，没有特别限制，可以根据目的适当选择，例如可以举出减成(蚀刻)法、半加成法(镀覆法)等。这些可以利用光刻法进行。
金属层的与第1绝缘性基材侧相反一侧的表面优选为粗糙面。通过使金属层的与第1绝缘性基材侧相反一侧的表面为粗糙面，在将一个第3层积体与另一第3层积体热压接时，它们的层积体的密合性提高。进而，通过使金属层的与第1绝缘性基材侧相反一侧的表面为粗糙面，在按照一个第3层积体的金属层与另一第3层积体的孔的开口部相向的方式将一个第3层积体与另一第3层积体重叠并进行热压接时，可抑制从孔中突出的导电性糊料的过度扩展。其结果，金属层与由导电性糊料构成的通孔的电连接变得良好。
作为使金属层的表面为粗糙面的方法，没有特别限制，可以根据目的适当选择，例如可以举出CZ处理(treatment of copper surface of zigzag(锯齿形铜表面处理))等。作为粗糙面的算术平均粗糙度(Ra)，例如可以举出1.0μm以上2.0μm以下等。
作为金属层的平均厚度，没有特别限制，可以根据目的适当选择，例如可以为5μm以上40μm以下，也可以为10μm以上30μm以下。
<<第2绝缘性基材>>
第2绝缘性基材非已固化。
作为第2绝缘性基材，只要是电路基板中使用的绝缘性基材就没有特别限制，可以根据目的适当选择，例如，可以举出通过使用了玻璃布等的无机织布、无机无纺布等无机基材、有机织布、有机无纺布等有机基材进行了硬度强化的基材等。
作为第2绝缘性基材，更具体而言，例如，可以举出玻璃环氧基材(渗入有环氧树脂的玻璃织布基材、渗入有环氧树脂的玻璃无纺布基材)、渗入有双马来酰亚胺三嗪树脂的玻璃织布基材、渗入有环氧树脂的芳族聚酰胺无纺布基材、渗入有改性聚苯醚树脂的玻璃织布基材等。
此处，玻璃环氧基材是指使环氧树脂渗入玻璃纤维的布(织布或无纺布)中而得到的基材。
作为第1绝缘性基材的玻璃环氧基材与作为第2绝缘性基材的玻璃环氧基材优选为相同的玻璃环氧基材。这样，由于特性值(体积收缩/膨胀、机械刚度等)相同，因此能够减少因应力差异引起的电路基板翘曲的发生等。另外，能够排除由基材中包含的材料成分、水分向相邻基材中移动所导致的对固化、结合状态等的影响。
此处，为相同的玻璃环氧基材是指在已固化(C阶段)状态下表现出相同的特性。例如，将与作为第1绝缘性基材的C阶段的玻璃环氧基材相同的玻璃环氧基材在B阶段的状态下用作第2绝缘性基材的情况下，它们为相同的玻璃环氧基材。
另外，第2绝缘性基材的材质可以为热固性树脂。作为热固性树脂，优选氟树脂、聚苯醚树脂(PPE/PPO树脂)、聚酰亚胺树脂(PI树脂)、双马来酰亚胺三嗪树脂(BT树脂)。这些树脂是低介电常数且低介电损耗角正切的树脂，因此通过使用这些树脂，能够减小电信号的传输损耗。
第2绝缘性基材通常为平板状。
作为第2绝缘性基材的平均厚度，没有特别限制，可以根据目的适当选择，例如可以为10μm以上150μm以下，也可以为20μm以上100μm以下。
作为第1绝缘性基材的平均厚度与第2绝缘性基材的平均厚度的比例(第1绝缘性基材：第2绝缘性基材)，没有特别限制，可以根据目的适当选择，从电路基板的制造性和厚度尺寸控制的方面出发，优选4.0：1.0～1.0：1.0、更优选2.0：1.0～1.5：1.0。
<<树脂膜>>
作为树脂膜，只要是在热压接时不熔融的树脂膜就没有特别限制，可以根据目的适当选择，例如可以举出聚对苯二甲酸乙二醇酯膜、聚萘二甲酸乙二醇酯膜、聚苯硫醚膜、聚酰亚胺膜等。
树脂膜的第2绝缘性基材侧的表面优选为粗糙面。这样，能够提高热压接后的第2绝缘性基材与树脂膜的暂时粘接力，在其他工序中，能够避免第2绝缘性基材与树脂膜意外地发生剥离。
作为使树脂膜的表面为粗糙面的方法，没有特别限制，可以根据目的适当选择，例如可以举出喷砂加工、压纹加工、涂布加工等。作为粗糙面的算术平均粗糙度(Ra)，例如可以举出1.0μm以上2.0μm以下等。
作为树脂膜的平均厚度，没有特别限制，可以根据目的适当选择，例如可以举出10μm以上100μm以下等。
在得到第2层积体的工序中，在第1层积体中的第1绝缘性基材的与第1表面相反一侧的第2表面上依次重叠非已固化的第2绝缘性基材和树脂膜并进行热压接。这样，能够实现第1层积体与第2绝缘性基材的暂时粘接以及第2绝缘性基材与树脂膜的暂时粘接。
第2绝缘性基材不同于粘接层，在常温和常压下不具有充分的粘接性。因此，若不进行热压接，则第1层积体与第2绝缘性基材的暂时粘接变得不充分，在其他工序中，第1层积体与第2绝缘性基材有可能发生剥离。另外，若不进行热压接，则第2绝缘性基材与树脂膜的暂时粘接变得不充分，在其他工序中，第2绝缘性基材与树脂膜有可能发生剥离。
即，出于使第1层积体与第2绝缘性基材不发生剥离、且第2绝缘性基材与树脂膜不会意外地发生剥离的目的，优选进行热压接。
作为热压接时的温度、压力和时间，没有特别限制，可以根据目的适当选择。
作为温度，例如可以举出50℃以上100℃以下。
作为压力，例如可以举出0.5MPa以上1.2MPa以下。
作为时间，例如可以举出60秒以上120秒以下。
在热压接时，优选使第2绝缘性基材固化但不完全固化。即，在热压接时，优选不使第2绝缘性基材固化至C阶段。若在使第2绝缘性基材固化后在第2绝缘性基材形成孔，则孔的尺寸稳定性提高。另一方面，若不使第2绝缘性基材完全固化而将2个以上第3层积体重叠后进行热压接来制造电路基板，则一个第3层积体的第2绝缘性基材与另一第3层积体的第1绝缘性基材的粘接性优异。进而，若不使第2绝缘性基材完全固化而将2个以上第3层积体层积并进行热压接，则一个第3层积体的金属层容易埋入另一第3层积体的第2绝缘性基材中，得到均匀厚度的电路基板。
<得到第3层积体的工序>
从第2层积体的树脂膜侧在树脂膜、第2绝缘性基材和第1绝缘性基材形成到达金属层的孔后，向孔中填充导电性糊料，进而剥离树脂膜，从而得到第3层积体。
<<孔(通孔)>>
作为形成孔(通孔)的方法，没有特别限制，可以根据目的适当选择，例如可以举出利用激光形成孔的方法等。
作为激光，没有特别限制，可以根据目的适当选择，例如可以举出CO2激光、YAG激光等。
作为激光的功率，没有特别限制，可以根据目的适当选择。
作为孔，只要是金属层的第1绝缘性基材侧的表面露出的孔，作为该孔的尺寸(开口直径)就没有特别限制，可以根据目的适当选择，例如可以为50μm以上500μm以下，也可以为100μm以上300μm以下。
此处的孔的尺寸(开口直径)例如是指第2绝缘性基材的树脂膜侧的表面的开口直径。
作为孔的形状，没有特别限制，可以根据目的适当选择，例如可以举出其直径从树脂膜侧的开口部向金属层逐渐变小的形状(锥形)等。
作为形成于第2层积体的孔的个数，没有特别限制，可以根据目的适当选择。
<<导电性糊料>>
作为导电性糊料，没有特别限制，可以根据目的适当选择，例如可以举出含有金属颗粒(导电性填料)和粘结剂树脂的导电性糊料等。
作为构成金属颗粒的金属，例如可以举出铜、金、银、钯、镍、锡、铅、铋等。它们可以单独使用一种，也可以合用两种以上。
作为粘结剂树脂，例如可以举出环氧树脂等热固性树脂等。但是，粘结剂树脂不限于此，例如可以为聚酰亚胺树脂等其他树脂。
粘结剂树脂在常温下可以为液态，也可以为固体。粘结剂树脂在常温下为固体时，导电性糊料例如加热至粘结剂树脂的熔融温度以上的温度而使用。
导电性糊料例如通过将粘结剂树脂和金属颗粒混炼而得到。导电性糊料可以含有焊剂等。
导电性糊料可以为压接型，也可以为熔融型。
压接型是指下述导电性糊料：低电阻金属粉末(导电性填料)不会因层积时的热而熔融，仅通过层积时的压力，导电性填料彼此发生接触，由此能够实现层间的导通连接。压接型因导电性糊料中包含的树脂发生热固化而失去流动性。
熔融型是指下述导电性糊料：低熔点金属粉末(导电性填料)因层积时的热而熔融，以围绕高熔点金属粉末(导电性填料)的方式发生固化，形成合金层，由此能够实现层间的导通连接。
作为向孔中填充导电性糊料的方法，没有特别限制，可以根据目的适当选择，例如可以举出使用刮刀夹具在大气或真空下向孔中填充导电性糊料的方法等。
<<剥离>>
作为剥离树脂膜的方法，没有特别限制，可以根据目的适当选择，例如可以举出利用夹具夹紧树脂膜的端部并从第2绝缘性基材拉开的方法等。
<进行热压接的工序>
按照一个第3层积体的金属层与另一第3层积体的孔的开口部相向的方式将一个第3层积体与另一第3层积体重叠，并进行热压接。
作为热压接时的温度、压力和时间，没有特别限制，可以根据目的适当选择。
作为温度，例如可以举出200℃以上500℃以下。
作为压力，例如可以举出2MPa以上10MPa以下。
作为时间，例如可以举出3h以上5h以下。
在进行热压接时，优选使第2绝缘性基材完全固化。即，在进行热压接时，优选使第2绝缘性基材固化至C阶段。如此得到电路基板。
<其他工序>
作为其他工序，可以举出使导电糊料的表面固化的工序等。
<<使导电糊料的表面固化的工序>>
在电路基板的制造方法中，优选进行使从第3层积体中的孔突出的导电糊料的表面固化的工序。
通过使从孔中突出的导电糊料的表面固化，能够维持从孔中突出的导电性糊料的形状。进而，通过使从孔中突出的导电糊料的表面固化，在将一个第3层积体与另一第3层积体重叠并进行热压接时，能够避免导电性糊料不必要地流动扩散。
作为固化的程度，没有特别限制，可以根据目的适当选择，不需要完全固化。
作为加热的方法，没有特别限制，可以根据目的适当选择。
(电路基板)
所公开的电路基板具有2个以上层积体。
电路基板中，在2个以上的层积体中，一个层积体与另一层积***于一个层积体的金属层与在另一层积体的第2绝缘性基材的表面露出的通孔相向的位置。
所公开的电路基板例如通过所公开的电路基板的制造方法进行制造。
<层积体>
层积体具有第1绝缘性基材、金属层、第2绝缘性基材和通孔。
<<第1绝缘性基材>>
第1绝缘性基材已固化。即，第1绝缘性基材为C阶段。
作为第1绝缘性基材，只要是电路基板中使用的绝缘性基材就没有特别限制，可以根据目的适当选择，例如，可以举出通过使用了玻璃布等的无机织布、无机无纺布等无机基材、有机织布、有机无纺布等有机基材进行了硬度强化的基材等。
作为第1绝缘性基材，更具体而言，例如，可以举出玻璃环氧基材(渗入有环氧树脂的玻璃织布基材、渗入有环氧树脂的玻璃无纺布基材)、渗入有双马来酰亚胺三嗪树脂的玻璃织布基材、渗入有环氧树脂的芳族聚酰胺无纺布基材、渗入有改性聚苯醚树脂的玻璃织布基材等。
此处，玻璃环氧基材是指使环氧树脂渗入玻璃纤维的布(织布或无纺布)中而得到的基材。
第1绝缘性基材通常为平板状。
作为第1绝缘性基材的平均厚度，没有特别限制，可以根据目的适当选择，例如，可以为10μm以上200μm以下，也可以为30μm以上100μm以下。
<<金属层>>
金属层以图案状形成于第1绝缘性基材的第1表面。
作为形成金属层的金属，没有特别限制，可以根据目的适当选择，例如可以举出镍、铜等。
作为金属层的结构，可以为单层结构，也可以为多层结构。作为金属层，例如可以举出铜的单层结构、铜与镍的2层结构等。
作为金属层的图案，没有特别限制，可以根据目的适当选择。
作为形成图案状的金属层的方法，没有特别限制，可以根据目的适当选择，例如可以举出减成(蚀刻)法、半加成法(镀覆法)等。这些可以利用光刻法进行。
作为金属层的平均厚度，没有特别限制，可以根据目的适当选择，例如可以为5μm以上40μm以下，也可以为10μm以上30μm以下。
<<第2绝缘性基材>>
在电路基板中，第2绝缘性基材已固化。即，在电路基板中，第2绝缘性基材例如为C阶段。
作为第2绝缘性基材，只要是电路基板中使用的绝缘性基材就没有特别限制，可以根据目的适当选择，例如，可以举出通过使用了玻璃布等的无机织布、无机无纺布等无机基材、有机织布、有机无纺布等有机基材进行了硬度强化的基材等。
作为第2绝缘性基材，更具体而言，例如，可以举出玻璃环氧基材(渗入有环氧树脂的玻璃织布基材、渗入有环氧树脂的玻璃无纺布基材)、渗入有双马来酰亚胺三嗪树脂的玻璃织布基材、渗入有环氧树脂的芳族聚酰胺无纺布基材、渗入有改性聚苯醚树脂的玻璃织布基材等。
此处，玻璃环氧基材是指使环氧树脂渗入玻璃纤维的布(织布或无纺布)中而得到的基材。
作为第1绝缘性基材的玻璃环氧基材与作为第2绝缘性基材的玻璃环氧基材优选为相同的玻璃环氧基材。这样，由于特性值(体积收缩/膨胀、机械刚度等)相同，因此能够减少因应力差异引起的电路基板翘曲的发生等。另外，能够排除由基材中包含的材料成分、水分向相邻基材中移动所导致的对固化、结合状态等的影响。
此处，为相同的玻璃环氧基材是指在已固化(C阶段)状态下表现出相同的特性。例如，将与作为第1绝缘性基材的C阶段的玻璃环氧基材相同的玻璃环氧基材在B阶段的状态下用作第2绝缘性基材的情况下，它们为相同的玻璃环氧基材。
另外，第2绝缘性基材的材质可以为热固性树脂的固化物。作为热固性树脂，优选氟树脂、聚苯醚树脂(PPE/PPO树脂)、聚酰亚胺树脂(PI树脂)、双马来酰亚胺三嗪树脂(BT树脂)。这些树脂是低介电常数且低介电损耗角正切的树脂，因此通过使用这些树脂，能够减小电信号的传输损耗。
第2绝缘性基材通常为平板状。
作为第2绝缘性基材的平均厚度，没有特别限制，可以根据目的适当选择，例如可以为10μm以上150μm以下，也可以为20μm以上100μm以下。
作为第1绝缘性基材的平均厚度与第2绝缘性基材的平均厚度的比例(第1绝缘性基材：第2绝缘性基材)，没有特别限制，可以根据目的适当选择，从电路基板的制造性和厚度尺寸控制的方面出发，优选4.0：1.0～1.0：1.0、更优选2.0：1.0～1.5：1.0。
<<通孔>>
通孔从第2绝缘性基材的与第1绝缘性基材侧相反一侧的表面形成至到达金属层。
通孔是指，为了电路基板中的层积体间的电连接，在所形成的孔的内部形成有导体的通孔。作为导体，没有特别限制，可以根据目的适当选择，例如可以举出导电性糊料的固化物、镀层等。
导体为导电性糊料的固化物时，通常，将导电性糊料填充到孔的整个内部后，使导电性糊料固化，由此形成通孔。
导体为镀层时，通常，对孔的内壁实施电镀或非电解镀，形成通孔。
作为导电性糊料，没有特别限制，可以根据目的适当选择，例如可以举出在所公开的电路基板的制造方法中说明的导电性糊料。
(电子设备)
所公开的电子设备至少具有所公开的电路基板和电子部件，进而根据需要具有其他构件。
作为电子设备，没有特别限制，可以根据目的适当选择。例如，可以举出个人电脑(笔记本型个人电脑、台式个人电脑)、电话机、移动电话、平板型移动终端、智能手机、复印机、传真机、各种打印机、数码相机、电视机、录像机、CD装置、DVD装置、空调、遥控装置等。
以下，利用附图对所公开的电路基板的制造方法的一例进行说明。
首先，准备在第1绝缘性基材1的两面贴合有作为铜箔的金属层2、3的双面贴铜基板(图1)。第1绝缘性基材1例如为已固化的玻璃环氧基材，其平均厚度例如为60μm。金属层2、3的平均厚度例如为15μm。
接着，使用层压机，在双面贴铜基板的两面贴合干膜抗蚀剂4、5(图2)。
接着，对干膜抗蚀剂4进行选择性的曝光和显影，由此形成用于制成图案状的金属层的抗蚀剂图案(图3)。需要说明的是，关于干膜抗蚀剂5，通过显影使其完全溶解。作为干膜抗蚀剂4、5，没有特别限制，可以根据目的适当选择，例如可以举出正型干膜抗蚀剂、负型干膜抗蚀剂等。作为选择性曝光中的曝光波长，只要能够使干膜抗蚀剂感光就没有特别限制，可以根据目的适当选择。作为显影的方法，没有特别限制，可以根据目的适当选择，例如可以举出利用碱性水溶液的显影等。
接着，将图案化的干膜抗蚀剂4作为掩模，进行金属层2、3的蚀刻，得到图案化的金属层2(图4)。作为蚀刻的方法，可以举出湿蚀刻等。
由此得到第1层积体。
接着，在第1层积体中的第1绝缘性基材1的与第1表面1A相反一侧的第2表面1B上依次重叠非已固化的第2绝缘性基材6和树脂膜7并进行热压接，得到第2层积体(图5)。热压接前的第2绝缘性基材6例如为B阶段的玻璃环氧基材。在热压接中，优选使第2绝缘性基材6热固化。但是，热固化优选不是至C阶段的热固化，而是在B阶段更适度地进行固化的程度的热固化。
接着，从第2层积体的树脂膜7侧，在树脂膜7、第2绝缘性基材6和第1绝缘性基材1形成到达金属层3的孔8(图6)。孔8的形成例如可以通过照射激光来进行。
接着，向孔8中填充导电性糊料9(图7)。作为将导电性糊料9填充到孔8中的方法，没有特别限制，可以根据目的适当选择，例如可以举出使用刮刀夹具在大气或真空下向孔中填充导电性糊料的方法等。
接着，剥离树脂膜7(图8)。这样，得到导电性糊料9从第2绝缘性基材6的开口突出了树脂膜7的厚度的状态。
由此得到第3层积体100。
接着，对于2个以上的第3层积体100，按照一个第3层积体100的金属层2与另一第3层积体100的孔8的开口部相向的方式将一个第3层积体100与另一第3层积体100重叠(图9)。此时，优选在由所重叠的2个以上的层积体形成的层积物的上下设置不是图案状的金属层。例如，在位于最上方的第3层积体100的上方重叠不是图案状的金属层22。另外，作为位于最下方的层积体101，使用在第3层积体100中未配置图案状的金属层2的层积体。并且，在该层积体101的下方配置金属层12。
接着，对重叠的2个以上的第3层积体100进行热压接(图10)。这样，一个第3层积体100的金属层2埋入另一第3层积体100的第2绝缘性基材6中。除此以外，导电性糊料9发生固化。除此以外，第2绝缘性基材6完全固化。即，第2绝缘性基材6固化至C阶段。
接着，将金属层12和金属层22加工成图案状(图11)。
如此完成电路基板。
通过所公开的电路基板的制造方法形成的电路基板和所公开的电路基板也可以用作母板(支撑基板)，并且还可以用作中介层(中继基板)，进而还可以用作构成半导体元件的电路基板。
图12中示出半导体封装的示意性截面图。图12的半导体封装具有：具有焊球550的母板500；藉由凸块650连接到母板500上的中介层600；和配置于中介层600上的半导体元件700。作为半导体元件700，例如可以举出FPGA(Field Programmable Gate Array(现场可编程门阵列))芯片等。
此处，通过所公开的电路基板的制造方法形成的电路基板和所公开的电路基板可以用作图12中的母板500，也可以用作中介层600，进而也可以用作构成半导体元件700的电路基板。
关于上述实施方式，进而公开以下的附记。
(附记1)
一种电路基板的制造方法，其特征在于，包括下述工序：
在具有已固化的第1绝缘性基材和以图案状形成于上述第1绝缘性基材的第1表面的金属层的第1层积体中的上述第1绝缘性基材的与上述第1表面相反一侧的第2表面上，依次重叠非已固化的第2绝缘性基材和树脂膜并进行热压接，得到第2层积体的工序；
从上述第2层积体的上述树脂膜侧，在上述树脂膜、上述第2绝缘性基材和上述第1绝缘性基材形成到达上述金属层的孔后，向上述孔中填充导电性糊料，进而剥离上述树脂膜，得到第3层积体的工序；和
按照一个上述第3层积体的上述金属层与另一上述第3层积体的上述孔的开口部相向的方式将一个上述第3层积体与另一上述第3层积体重叠并进行热压接的工序。
(附记2)
如附记1所述的电路基板的制造方法，其中，上述第1绝缘性基材为玻璃环氧基材，
上述第2绝缘性基材为玻璃环氧基材。
(附记3)
如附记2所述的电路基板的制造方法，其中，作为上述第1绝缘性基材的上述玻璃环氧基材与作为上述第2绝缘性基材的上述玻璃环氧基材为相同的玻璃环氧基材。
(附记4)
如附记1所述的电路基板的制造方法，其中，上述第2绝缘性基材的材质为选自由氟树脂、聚苯醚树脂、聚酰亚胺树脂和双马来酰亚胺三嗪树脂组成的组中的热固性树脂。
(附记5)
如附记1～4中任一项所述的电路基板的制造方法，其中，在将一个上述第3层积体与另一上述第3层积体热压接时，一个上述第3层积体的上述金属层埋入另一上述第3层积体的上述第2绝缘性基材中。
(附记6)
如附记1～5中任一项所述的电路基板的制造方法，其还包括使上述第3层积体中的从上述孔突出的上述导电糊料的表面固化的工序。
(附记7)
如附记1～6中任一项所述的电路基板的制造方法，其中，按照一个上述第3层积体的上述金属层与另一上述第3层积体的上述孔的开口部相向的方式将一个上述第3层积体与另一上述第3层积体重叠并进行热压接时，使上述第2绝缘性基材完全固化。
(附记8)
一种电路基板，其特征在于，具有2个以上层积体，该层积体具有：已固化的第1绝缘性基材；以图案状形成于上述第1绝缘性基材的第1表面的金属层；配置于上述第1绝缘性基材的与上述第1表面相反一侧的第2表面的已固化的第2绝缘性基材；和从上述第2绝缘性基材的与上述第1绝缘性基材侧相反一侧的表面形成至到达上述金属层的通孔，
在2个以上的上述层积体中，一个上述层积体与另一上述层积***于一个上述层积体的上述金属层与在另一上述层积体的上述第2绝缘性基材的表面露出的通孔相向的位置。
(附记9)
如附记8所述的电路基板，其中，上述第1绝缘性基材为玻璃环氧基材，
上述第2绝缘性基材为玻璃环氧基材。
(附记10)
如附记9所述的电路基板，其中，作为上述第1绝缘性基材的上述玻璃环氧基材与作为上述第2绝缘性基材的上述玻璃环氧基材为相同的玻璃环氧基材。
(附记11)
如附记8所述的电路基板，其中，上述第2绝缘性基材的材质为选自由氟树脂、聚苯醚树脂、聚酰亚胺树脂和双马来酰亚胺三嗪树脂组成的组中的热固性树脂的固化物。
(附记12)
如附记8～11中任一项所述的电路基板，其中，一个上述第3层积体的上述金属层埋入另一上述第3层积体的上述第2绝缘性基材中。
(附记13)
一种电子设备，其特征在于，其具有附记8～12中任一项所述的电路基板和电子部件。

Claims (8)

1.一种电路基板的制造方法，其特征在于，包括下述工序：
在具有已固化的第1绝缘性基材和以图案状形成于所述第1绝缘性基材的第1表面的金属层的第1层积体中的所述第1绝缘性基材的与所述第1表面相反一侧的第2表面上，依次重叠非已固化的第2绝缘性基材和树脂膜并进行热压接，得到第2层积体的工序；
从所述第2层积体的所述树脂膜侧，在所述树脂膜、所述第2绝缘性基材和所述第1绝缘性基材形成到达所述金属层的孔后，向所述孔中填充导电性糊料，进而剥离所述树脂膜，得到第3层积体的工序；和
按照一个所述第3层积体的所述金属层与另一所述第3层积体的所述孔的开口部相向的方式将一个所述第3层积体与另一所述第3层积体重叠并进行热压接的工序；
在将一个所述第3层积体与另一所述第3层积体热压接时，一个所述第3层积体的所述金属层埋入另一所述第3层积体的所述第2绝缘性基材中。
2.如权利要求1所述的电路基板的制造方法，其中，所述第1绝缘性基材为玻璃环氧基材，
所述第2绝缘性基材为玻璃环氧基材。
3.如权利要求2所述的电路基板的制造方法，其中，作为所述第1绝缘性基材的所述玻璃环氧基材与作为所述第2绝缘性基材的所述玻璃环氧基材为相同的玻璃环氧基材。
4.如权利要求1所述的电路基板的制造方法，其中，所述第2绝缘性基材的材质为选自由氟树脂、聚苯醚树脂、聚酰亚胺树脂和双马来酰亚胺三嗪树脂组成的组中的热固性树脂。
5.如权利要求1所述的电路基板的制造方法，其中，还包括使所述第3层积体中的从所述孔突出的所述导电性糊料的表面固化的工序。
6.如权利要求1所述的电路基板的制造方法，其中，按照一个所述第3层积体的所述金属层与另一所述第3层积体的所述孔的开口部相向的方式将一个所述第3层积体与另一所述第3层积体重叠并进行热压接时，使所述第2绝缘性基材完全固化。
7.一种电路基板，其特征在于，具有2个以上层积体，该层积体具有：已固化的第1绝缘性基材；以图案状形成于所述第1绝缘性基材的第1表面的金属层；配置于所述第1绝缘性基材的与所述第1表面相反一侧的第2表面的已固化的第2绝缘性基材；和从所述第2绝缘性基材的与所述第1绝缘性基材侧相反一侧的表面形成至到达所述金属层的通孔，
在2个以上所述层积体中，一个所述层积体与另一所述层积***于一个所述层积体的所述金属层与在另一所述层积体的所述第2绝缘性基材的表面露出的通孔相向的位置，
在将一个所述层积体与另一所述层积体热压接时，一个所述层积体的所述金属层埋入另一所述层积体的所述第2绝缘性基材中。
8.一种电子设备，其特征在于，其具有权利要求7所述的电路基板和电子部件。
CN202080062185.2A 2019-09-10 2020-06-03 电路基板、电路基板的制造方法和电子设备 Active CN114342574B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019164167A JP7031955B2 (ja) 2019-09-10 2019-09-10 回路基板の製造方法
JP2019-164167 2019-09-10
PCT/JP2020/021855 WO2021049106A1 (ja) 2019-09-10 2020-06-03 回路基板、回路基板の製造方法、及び電子機器

Publications (2)

Publication Number Publication Date
CN114342574A CN114342574A (zh) 2022-04-12
CN114342574B true CN114342574B (zh) 2024-03-12

Family

ID=74864274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080062185.2A Active CN114342574B (zh) 2019-09-10 2020-06-03 电路基板、电路基板的制造方法和电子设备

Country Status (7)

Country Link
US (1) US20220322534A1 (zh)
EP (1) EP3996474A4 (zh)
JP (1) JP7031955B2 (zh)
KR (1) KR20220061099A (zh)
CN (1) CN114342574B (zh)
TW (1) TW202112197A (zh)
WO (1) WO2021049106A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751554B (zh) * 2020-05-12 2022-01-01 台灣愛司帝科技股份有限公司 影像顯示器及其拼接式電路承載與控制模組

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190159A (ja) * 1996-12-24 1998-07-21 Matsushita Electric Ind Co Ltd 印刷基材とこれを用いた回路基板接続材及びこの回路基板接続材を用いた多層回路基板の製造方法
JP2000232268A (ja) * 1999-02-09 2000-08-22 Ibiden Co Ltd 片面回路基板およびその製造方法
JP2001015913A (ja) * 1999-06-25 2001-01-19 Ibiden Co Ltd 片面回路基板とその製造方法、および多層プリント配線板の製造方法
US6320140B1 (en) * 1996-06-14 2001-11-20 Ibiden Co., Ltd. One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production
US6512186B1 (en) * 1998-06-26 2003-01-28 Ibiden Co., Ltd. Multilayer printed wiring board having a roughened inner conductor layer and production method thereof
JP2003234432A (ja) * 2002-02-08 2003-08-22 Ibiden Co Ltd 半導体チップ実装回路基板および多層化回路基板
CN102137758A (zh) * 2008-09-01 2011-07-27 积水化学工业株式会社 层叠体及层叠体的制造方法
JP2013074262A (ja) * 2011-09-29 2013-04-22 Hitachi Chemical Co Ltd 配線基板及びその製造方法
CN105578737A (zh) * 2014-11-04 2016-05-11 味之素株式会社 电路基板及其制造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036431A (en) * 1988-03-03 1991-07-30 Ibiden Co., Ltd. Package for surface mounted components
DE69122570T2 (de) * 1990-07-25 1997-02-13 Hitachi Chemical Co Ltd Leiterplatte mit Verbindung von Koaxialleitern untereinander
JP3029487B2 (ja) * 1991-05-13 2000-04-04 住友ベークライト株式会社 銅張積層板の製造方法
US6703565B1 (en) * 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JP3889856B2 (ja) * 1997-06-30 2007-03-07 松下電器産業株式会社 突起電極付きプリント配線基板の製造方法
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
US6596406B2 (en) * 2000-12-28 2003-07-22 Nitto Denko Corporation Wiring board prepreg and manufacturing method thereof
JP4774606B2 (ja) 2001-02-19 2011-09-14 パナソニック株式会社 回路形成基板の製造方法
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
TW545092B (en) * 2001-10-25 2003-08-01 Matsushita Electric Ind Co Ltd Prepreg and circuit board and method for manufacturing the same
US20040214006A1 (en) * 2003-04-25 2004-10-28 Matsushita Electric Industrial Co., Ltd. Member for a circuit board, method of manufacturing the same, and methods of manufacturing circuit boards
JP2005158974A (ja) 2003-11-25 2005-06-16 Matsushita Electric Works Ltd 多層プリント配線板の製造方法及び多層プリント配線板製造用シート材
JP4626225B2 (ja) 2004-08-27 2011-02-02 パナソニック電工株式会社 多層プリント配線板用銅張り積層板、多層プリント配線板及び多層プリント配線板の製造方法
WO2006112474A2 (ja) * 2005-04-19 2006-10-26 Kaneka Corporation 繊維－樹脂複合体、積層体、およびプリント配線板、並びにプリント配線板の製造方法
KR100698526B1 (ko) * 2005-07-20 2007-03-22 삼성전자주식회사 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
KR100714917B1 (ko) * 2005-10-28 2007-05-04 삼성전자주식회사 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
JP2007129124A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
WO2007091582A1 (ja) * 2006-02-09 2007-08-16 Hitachi Chemical Company, Ltd. 多層配線板の製造法
JP2007288018A (ja) 2006-04-19 2007-11-01 Matsushita Electric Ind Co Ltd 積層基板の製造方法
EP2157842B1 (en) * 2007-05-17 2018-03-14 Fujikura, Ltd. Laminated wiring board and method for manufacturing the same
WO2009017051A1 (ja) * 2007-07-27 2009-02-05 Zeon Corporation 多層回路基板用複合体
JP2009076699A (ja) 2007-09-20 2009-04-09 Fujikura Ltd 多層プリント配線板の製造方法
US8020292B1 (en) * 2010-04-30 2011-09-20 Ddi Global Corp. Methods of manufacturing printed circuit boards
JP5853704B2 (ja) * 2010-12-01 2016-02-09 東レ株式会社 接着剤組成物、接着剤シートおよびこれらを用いた半導体装置
CN103109589A (zh) * 2011-04-27 2013-05-15 松下电器产业株式会社 布线基板的制造方法
EP2590488A4 (en) * 2011-07-27 2013-10-23 Panasonic Corp METHOD FOR MANUFACTURING REUSABLE PULP, REUSABLE PULP AND METHOD FOR MANUFACTURING WIRING SUBSTRATE USING REUSABLE PULP
US20140110153A1 (en) * 2012-01-17 2014-04-24 Panasonic Corporation Wiring board and method for manufacturing the same
US8921703B2 (en) * 2012-02-17 2014-12-30 Htc Corporation Circuit board, structural unit thereof and manufacturing method thereof
JP6291738B2 (ja) * 2013-07-25 2018-03-14 富士通株式会社 回路基板、回路基板の製造方法及び電子機器
MY191331A (en) * 2016-12-30 2022-06-16 Intel Corp Substrate with gradiated dielectric for reducing impedance mismatch
US20190172775A1 (en) * 2017-12-04 2019-06-06 Canon Components, Inc. Flexible substrate and electronic device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320140B1 (en) * 1996-06-14 2001-11-20 Ibiden Co., Ltd. One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production
JPH10190159A (ja) * 1996-12-24 1998-07-21 Matsushita Electric Ind Co Ltd 印刷基材とこれを用いた回路基板接続材及びこの回路基板接続材を用いた多層回路基板の製造方法
US6512186B1 (en) * 1998-06-26 2003-01-28 Ibiden Co., Ltd. Multilayer printed wiring board having a roughened inner conductor layer and production method thereof
JP2000232268A (ja) * 1999-02-09 2000-08-22 Ibiden Co Ltd 片面回路基板およびその製造方法
JP2001015913A (ja) * 1999-06-25 2001-01-19 Ibiden Co Ltd 片面回路基板とその製造方法、および多層プリント配線板の製造方法
JP2003234432A (ja) * 2002-02-08 2003-08-22 Ibiden Co Ltd 半導体チップ実装回路基板および多層化回路基板
CN102137758A (zh) * 2008-09-01 2011-07-27 积水化学工业株式会社 层叠体及层叠体的制造方法
JP2013074262A (ja) * 2011-09-29 2013-04-22 Hitachi Chemical Co Ltd 配線基板及びその製造方法
CN105578737A (zh) * 2014-11-04 2016-05-11 味之素株式会社 电路基板及其制造方法

Also Published As

Publication number Publication date
EP3996474A4 (en) 2022-09-07
US20220322534A1 (en) 2022-10-06
CN114342574A (zh) 2022-04-12
TW202112197A (zh) 2021-03-16
WO2021049106A1 (ja) 2021-03-18
JP7031955B2 (ja) 2022-03-08
JP2021044332A (ja) 2021-03-18
EP3996474A1 (en) 2022-05-11
KR20220061099A (ko) 2022-05-12

Similar Documents

Publication Publication Date Title
JP4935823B2 (ja) 回路基板およびその製造方法
JP3051700B2 (ja) 素子内蔵多層配線基板の製造方法
JP4073945B1 (ja) 多層配線基板の製造方法
WO2010113448A1 (ja) 回路基板の製造方法および回路基板
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
WO2010103695A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP6669330B2 (ja) 電子部品内蔵型印刷回路基板及びその製造方法
JP2004007006A (ja) 多層配線基板
CN114342574B (zh) 电路基板、电路基板的制造方法和电子设备
JP4161604B2 (ja) プリント配線板とその製造方法
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR100895241B1 (ko) 패키지용 기판 제조방법
TW201422070A (zh) 承載電路板、承載電路板的製作方法及封裝結構
JP7062548B2 (ja) 多層プリント配線板の製造方法、および多層プリント配線板
JP2003298213A (ja) プリント配線板とその製造方法
WO2021246005A1 (ja) 回路基板、回路基板の製造方法及び電子機器
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
US20240188216A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
JP2012114295A (ja) プリント配線板の製造方法、プリント配線板及び電子機器
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
KR20230061770A (ko) 프로브카드용 일괄적층형 다층 회로배선기판 및 그의 제조방법
JP2004200501A (ja) 配線基板
KR20100028209A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Nagano Prefecture, Japan

Applicant after: FICT Corp.

Address before: Nagano Prefecture, Japan

Applicant before: Fujitsu Interconnection Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant