CN114341764B

CN114341764B - 集成电路

Info

Publication number: CN114341764B
Application number: CN202080062541.0A
Authority: CN
Inventors: 尉达志; 王晓东
Original assignee: Shenzhen Goodix Technology Co Ltd
Current assignee: Shenzhen Goodix Technology Co Ltd
Priority date: 2019-11-28
Filing date: 2020-11-18
Publication date: 2024-05-03
Anticipated expiration: 2040-11-18
Also published as: WO2021104133A1; US11112813B2; US20210165435A1; CN114341764A

Abstract

提供了一种集成电路。该集成电路包括多个稳压器。多个稳压器中的给定稳压器包括差分放大器(110)和输出晶体管(120、420、520、720)。差分放大器(110、410、510、610、710)和输出晶体管(120、420、520、720)在输出晶体管(120、420、520、720)的栅极节点处耦合。稳压器在输出晶体管(120、420、520、720)的输出节点处提供经调节的输出电压。该集成电路包括公共栅极线(350)，其耦合到多个稳压器中的每一个中的输出晶体管(120、420、520、720)的栅极节点。该集成电路还包括公共电源线(240、340)，其耦合到多个稳压器中的每一个中的输出晶体管(120、420、520、720)的输出节点。公共电源线(240、340)向集成电路中的一个或多个电路块提供操作功率。

Description

集成电路

背景技术

稳压器、特别是线性稳压器是用于维持稳定电压的器件。由于提供稳定电压的能力，稳压器具有广泛的适用性。例如，稳压器可以与模数转换器(ADC)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、图像传感器和其他高性能/高功率产品一起使用。即使到稳压器中的输入电压接近输出电压的情况下，稳压器也可以向这些高性能/高功率产品的一个或多个组件提供清除的(例如，平稳的)输出电压。

然而，虽然稳压器、尤其是低压差稳压器(LDO)的使用有所增加，但对片上***(SoC)中的电源的需求也有所增加。在SoC中，电网可用于为SoC的一个或多个组件供电。然而，在当前的SoC中，经由电网进行配电的配置可能导致SoC内的热量和/或功率分布不均匀。这种不均匀性可能导致各种问题，诸如SoC内的一个或多个组件的性能下降。因此，需要一种可以与电网一起使用以便在SoC内实现均匀的热量和功率分布的芯片设计。

发明内容

本文描述的实施例总体上涉及可以实现均匀功率和热量分布的分布式稳压器结构。尽管本公开可以具体列举LDO稳压器，但是使用任何类型的合适的稳压器诸如开关稳压器也在本公开的范围内。可以提供LDO结构，其中LDO结构中的LDO的每个输出可以馈入到公共电源线或中央电网。该公共电源线可用于为芯片架构内部或外部的一个或多个电路组件供电。LDO中的输出晶体管的栅极节点也可以一起耦合到公共栅极线。这种配置可以进一步提高电源电压在大型集成电路芯片上的均匀分布。此外，可以在不对电路的回路稳定性产生不利影响的情况下实施这种配置。

根据本发明的一些实施例，集成电路包括多个电路块和在空间上分布在集成电路上的多个稳压器。每个稳压器与多个电路块中的相应电路块相关联。多个稳压器中的给定稳压器包括差分放大器和输出晶体管。差分放大器被配置为放大参考电压和经调节的输出电压之间的差值。差分放大器的输出耦合到输出晶体管的栅极节点，并且经调节的输出电压在输出晶体管的输出节点处获得。集成电路还包括公共栅极线，其耦合到多个稳压器中的每一个中的输出晶体管的栅极节点。集成电路还包括公共电源线，其耦合到多个稳压器中的每一个中的输出晶体管的输出节点，公共电源线向集成电路中的多个电路块提供操作功率。

在上述集成电路的一些实施例中，多个稳压器中的每一个包括低压差(LDO)稳压器。

在一些实施例中，给定稳压器的输出晶体管包括P沟道MOS晶体管，并且输出节点位于P沟道MOS晶体管的漏极节点处。

在一些实施例中，给定稳压器的输出晶体管包括N沟道MOS晶体管，并且输出节点位于N沟道MOS晶体管的漏极节点处。

在一些实施例中，给定稳压器的输出晶体管包括N沟道MOS晶体管，并且输出节点位于N沟道MOS晶体管的源极节点处。

根据本发明的一些实施例，集成电路包括多个稳压器，多个稳压器中的给定稳压器包括差分放大器和输出晶体管。差分放大器和输出晶体管在输出晶体管的栅极节点处耦合以在输出晶体管的输出节点处提供经调节的输出电压。集成电路还包括公共栅极线，其耦合到多个稳压器中的每一个中的输出晶体管的栅极节点。集成电路还包括公共电源线，其耦合到多个稳压器中的每一个中的输出晶体管的输出节点。公共电源线向集成电路中的一个或多个电路块提供操作功率。

在上述集成电路的一些实施例中，多个稳压器中的每一个是线性稳压器。

在一些实施例中，多个稳压器中的每一个都包括低压差(LDO)稳压器。

在一些实施例中，给定稳压器的输出晶体管是功率晶体管。

在一些实施例中，给定稳压器的输出晶体管包括P沟道MOS晶体管，并且输出节点是在P沟道MOS晶体管的漏极节点处。

在一些实施例中，所有LDO的Vg节点被短接在一起并且用Vdd屏蔽。

在一些实施例中，给定稳压器中的输出晶体管的栅极节点确定稳压器的主极点。

在一些实施例中，多个稳压器对称分布在集成电路上。

根据本发明的一些实施例，一种方法包括在集成电路上设置多个稳压器。多个稳压器中的给定稳压器包括差分放大器和输出晶体管。差分放大器和输出晶体管在输出晶体管的栅极节点处耦合并在输出晶体管的输出节点提供经调节的输出电压。该方法包括将公共栅极线耦合到多个稳压器中的每一个中的输出晶体管的栅极节点。该方法还包括将公共电源线耦合到多个稳压器中的每一个中的输出晶体管的输出节点。

在一些实施例中，该方法还可以包括从公共电源线向集成电路中的一个或多个电路块提供操作功率。

在一些实施例中，多个稳压器中的每一个包括低压差(LDO)稳压器。

附图说明

可以通过参考以下附图来实现对本发明的本质和优点的进一步理解。在附图中，相似的组件或特征可以具有相同的参考标记。此外，相同类型的各种组件可以通过在参考标记之后附上对相似组件之间进行区分的第二标记来区分。如果在说明书中仅使用了第一参考标记，则该描述可适用于具有相同第一参考标记的任何一个相似组件，而与第二参考标记无关。

图1A是示出根据本发明一些实施例的低压差稳压器(LDO)的示例的简化示意图；

图1B是根据本发明的一些实施例的用作表示线性稳压器的符号的简化示意图；

图2是示出根据本发明一些实施例的具有分布式LDO结构的集成电路芯片的简化示意图。

图3是示出根据本发明一些实施例的具有分布式稳压器结构的集成电路的简化示意图。

图4是示出根据本发明一些实施例的低压差稳压器(LDO)的简化示意图；

图5是示出根据本发明一些实施例的另一低压差稳压器(LDO)的简化示意图；

图6是示出根据本发明一些实施例的又一低压差稳压器(LDO)的简化示意图；

图7是示出根据本发明一些实施例的稳压器的简化示意图；和

图8是示出根据本发明一些实施例的分布式稳压器结构的方法的简化流程图。

具体实施方式

在以下描述中，出于解释的目的，阐述了具体细节以便提供对某些发明实施例的透彻理解。然而，显然可以在没有这些具体细节的情况下实践各种实施例。附图和描述并非旨在是限制性的。在本文中词语“示例性”用于表示“作为示例、实例或说明”。本文被描述为“示例性”的任何实施例或设计不一定被解释为优选于或优于其他实施例或设计。

尽管本公开可以参考基于MOSFET的LDO，但将本文的技术应用于不同配置的稳压器在本公开的范围内，不同配置的稳压器包括双极结晶体管(BJT)LDO、BJT开关晶体管等。

图1A是示出根据本发明的一些实施例的低压差稳压器(LDO)的示例的简化示意图。低压差或LDO稳压器是一种DC线性稳压器，其可以调节输出电压。LDO稳压器的主要组件可以包括差分放大器和输出晶体管。图1A示出了LDO 100的示例，其中差分放大器110可以是误差放大器，并且输出晶体管120可以是功率FET(场效应晶体管)。差分放大器110被配置为放大参考电压Vref和由电阻器R1和R2形成的分压器所采样的经调节的输出电压Vout之间的差值。差分放大器110的输出耦合到输出晶体管120的栅极节点122。经调节的输出电压Vout在输出晶体管120的输出节点124处被获得。栅极节点122处的栅极电压在图1A中被指定为Vg。图1A还示出了向LDO 100提供操作功率的电源Vdd。负载器件130接收由LDO 100提供的功率。

图1A中所示的低压差稳压器(LDO)是用于维持稳定电压的电子电路中的线性稳压器的示例。如图1A所示，差分放大器110的一个输入监视输出Vout，而差分放大器110的第二输入接收控制信号，其在这种情况下为参考电压Vref。如果输出电压相对于参考电压上升太高，则对功率FET的驱动发生变化以保持恒定的输出电压。

图1A中的LDO 100具有漏极开路拓扑。输出晶体管120是P沟道MOS(金属氧化物半导体)晶体管，也称为PMOS晶体管，其中源极节点126耦合到电源Vdd，并且漏极节点124用作输出节点，负载器件附接到该输出节点。在这种拓扑中，输出晶体管120可以容易地利用稳压器可用的电压而被驱动到饱和状态。这允许从未经调节电压Vdd到经调节电压Vout的电压降与晶体管两端的饱和电压一样低。

图1B是用作表示根据本发明一些实施例的线性稳压器的符号的简化示意图。在各种实施例中，线性稳压器可以包括差分放大器和输出晶体管，差分放大器和输出晶体管在输出晶体管的栅极节点处耦合并且在输出晶体管的输出节点处提供经调节的输出电压。如图1B所示，线性稳压器150包括电源Vdd、参考电压信号Vref、输出电压Vout和线性稳压器中的输出晶体管的栅极节点处的栅极电压Vg。线性稳压器的示例在上面的图1A中描述，其示出了低压差稳压器LDO 100。然而，可以理解，图1B中的线性稳压器150可以表示除LDO的电路拓扑之外的电路拓扑中的任何线性稳压器。

图2是示出根据本发明一些实施例的具有分布式LDO结构的集成电路芯片的简化示意图。为了在大芯片上更均匀的功率分布和散热，可以使用多LDO结构，如图2所示。如图2所示，集成电路200包括多个电路块210A、210B、210C和210D、...等。集成电路200还包括在空间上分布在集成电路上的多个稳压器202A、202B、202C和202D、...等。稳压器202A、202B、202C和202D、...等中的每一个与多个电路块210A、210B、210C和210D中的相应电路块相关联。如本文所使用的，电路块是指集成电路200的耦合到稳压器以接收电源的一部分。

在一些实施例中，稳压器202A、202B、202C和202D可以是低压差稳压器(LDO)。与LDO 100和LDO 150类似，图2中的每个LDO可以具有差分放大器和输出晶体管。差分放大器被配置为放大参考电压和经调节的输出电压之间的差值。差分放大器的输出耦合到输出晶体管的栅极节点。在输出晶体管的输出节点处获得经调节的输出电压。

集成电路200还具有公共电源线240，其耦合到多个稳压器中的每一个中的输出晶体管的输出节点。如图2所示，公共电源线240耦合到稳压器202A的输出节点204A、稳压器202B的输出节点204B、稳压器202C的输出节点204C和稳压器202D的输出节点204D。公共电源线向集成电路中的多个电路块提供操作功率。可以在图2中看到，电路块210A-210D耦合到公共电源线240以接收操作功率。

如图2所示，输出节点204A、204B、204C和204D被公共电源线240短接在一起。公共电源线240可以包括分布在集成电路芯片上的多个线段，并且可以被称为电网。公共电源线可以有助于将操作功率均匀分布到被设置在集成电路芯片上的电路块。

图3是示出根据本发明一些实施例的具有分布式稳压器结构的集成电路的简化示意图。集成电路可以具有多个稳压器，以在大芯片上实现更均匀的功率分布和散热。多个稳压器中的给定稳压器包括差分放大器和输出晶体管，差分放大器和输出晶体管在输出晶体管的栅极节点处耦合并且在输出晶体管的输出节点处提供经调节的输出电压。集成电路还具有公共电源线，其耦合到多个稳压器中的每一个中的输出晶体管的输出节点，公共电源线向集成电路中的一个或多个电路块提供操作功率。此外，集成电路具有公共栅极线，其耦合到多个稳压器中的每一个中的输出晶体管的栅极节点。

在图3的实施例中，集成电路300类似于图2的集成电路200。一个显著的区别是图3中的集成电路300包括公共栅极线，其耦合到多个稳压器中的每一个中的输出晶体管的栅极节点。

如图3所示，集成电路300包括多个电路块310A、310B、310C和310D、...等。集成电路300还包括在空间上分布在集成电路上的多个稳压器302A、302B、302C和302D、...等。稳压器302A、302B、302C和302D、...等中的每一个可以与多个电路块310A、310B、310C和310D中的一个或多个电路块相关联。

在一些实施例中，稳压器302A、302B、302C和302D可以是低压差稳压器(LDO)。在其他实施例中，稳压器302A、302B、302C和302D可以是其他类型的线性稳压器或其他合适的稳压器。类似于图1A中的LDO 100和图1B中的LDO 150，图3中的每个稳压器可以具有差分放大器和输出晶体管(未示出)。差分放大器被配置为放大参考电压和经调节的输出电压之间的差值。差分放大器的输出耦合到输出晶体管的栅极节点。在输出晶体管的输出节点处获得经调节的输出电压。

在一些实施例中，稳压器302A、302B、302C和302D可以被配置为在集成电路的不同位置处提供相同的输出电压Vout。例如，稳压器302A、302B、302C和302D可以是相同的稳压器，每个都响应于相同的参考电压Vref。例如，稳压器302A、302B、302C和302D可以分别具有参考电压305A、305B、305C和305D。在一些实施例中，参考电压Vref可以由带隙参考电路提供。带隙电压发生器(或带隙电压参考)是集成电路中使用的与温度无关的电压参考电路。它被配置为产生固定(恒定)电压，而不受电源变化、温度改变和来自器件的电路负载的影响。它通常有输出电压约为1.25V(接近0K时硅的理论1.22eV带隙)。

集成电路300还具有以虚线示出的公共电源线340，其耦合到多个稳压器中的每一个中的输出晶体管的输出节点Vout。如图3所示，公共电源线340耦合到稳压器302A的输出节点304A、稳压器302B的输出节点304B、稳压器302C的输出节点304C和稳压器302D的输出节点304D。公共电源线340向集成电路中的多个电路块提供操作功率。可以在图3中看到，电路块310A-310D耦合到公共电源线340以接收操作功率。

如图3所示，输出节点304A、304B、304C和304D被公共电源线340短接在一起。公共电源线340可以包括分布在集成电路芯片上的多个线段，并且可以被称为电网。公共电源线可以有助于将操作功率均匀分布到被设置在集成电路芯片上的电路块。

集成电路300还具有公共栅极线350，其耦合到多个稳压器中的每一个中的输出晶体管的栅极节点Vg。如图3所示，公共栅极线350耦合到稳压器302A的栅极节点306A、稳压器302B的栅极节点306B、稳压器302C的栅极节点302C和稳压器302D的栅极节点306D。

图2中的公共电源线240为集成电路中的多个电路块提供操作功率。电阻器分压器中的随机电阻器失配和误差放大器中的随机MOSFET器件失配导致实际输出电压在低于或高于目标输出电压的某个偏移处被调节。这些稳压器之间可以存在相对较大的偏移。具有最高正偏移的稳压器试图在高于具有较低偏移的其他稳压器试图调节的电压的电压处调节电源线240。在具有较低偏移的稳压器的差分放大器的输入处检测到的负电压被大回路增益放大并驱动它们的输出晶体管通过较低的电流，或者最终完全禁用它们的输出晶体管。这些互连的稳压器中的一个或两个可以提供大部分或所有负载电流，同时禁用其他稳压器。这种情况会导致集成电路上的不均匀的电压和功率分布。它还会引起更差的电源抑制和负载动态。

在一些实施例中，提供了耦合到多个稳压器中的每一个中的输出晶体管的栅极节点的公共栅极线。在一些实施例中，根据LDO架构，所有LDO的Vg节点被短接在一起并被Vdd、接地或其他清除低阻抗信号屏蔽，以最小化由于来自电源干扰的电容耦合或附近的其他噪声信号而对输出晶体管的Vgs造成的电压干扰。例如，Vg节点需要利用图4和图5中的LDO的Vdd和图6和图7中的LDO的接地来屏蔽。发明人观察到，由于多个稳压器中的每一个中的输出晶体管的栅极电压关联到公共栅极线，因此可以减轻这些稳压器之间可能存在的偏移的影响。在这种布置中，来自所有稳压器的差分放大器的偏移电流在共享的公共栅极线上汇总在一起，并且所有功率晶体管都可以具有相似的过驱动电压。结果，每个稳压器提供相似的驱动电流，并且可以在每个稳压器处保持相似的PSRR(电源抑制比)和负载动态。此外，由于可以是功率晶体管的输出晶体管的栅极节点通常是高阻抗节点，或者在大多数情况下是主极点的位置，因此将所有稳压器的功率晶体管栅极连接在一起不会显著影响回路稳定性。

公共电源线和公共栅极线可以使用集成电路制造工艺而被实施为集成电路芯片上的导线。导线可以是金属互连线或其他导线，诸如掺杂多晶硅线。导线可以被形成为导电材料层，然后根据所需的布局进行图案化。公共电源线和稳压器输出节点之间的连接可以通过通孔或其他接触结构进行。类似地，公共栅极线和稳压器的栅极节点之间的连接可以通过通孔或其他接触结构进行。在一些实施例中，公共栅极线的屏蔽可以通过用关联到Vdd、接地或其他清除低阻抗信号的导线而围绕公共栅极线来实施。

图4是示出根据本发明一些实施例的低压差稳压器(LDO)的简化示意图。在图4中，稳压器400是低压差稳压器(LDO)，其是可以用作图1A中的LDO；图1B中的LDO 150；图2中的稳压器、多个稳压器202A、202B、202C和202D中的任何一个、...等；或图3中的多个稳压器302A、302B、302C和302D、...等中的任何一个的LDO的示例。

如图4所示，LDO 400具有耦合到电源电压Vdd的第一电源端子401和耦合到接地GND的第二电源端子402。LDO 400具有差分放大器410和输出晶体管420。LDO 400包括一对输入晶体管M1和M2、一对偏置晶体管M3和M4、以及耦合在电源端子401和接地端子402之间的一对电流镜晶体管M5和M6，偏置电压Vbc耦合到该对偏置晶体管M3、M4和M7中的每一个的栅极节点。

如图4所示，LDO 400还具有用于Ahuja密勒补偿的电路470以用于回路稳定性。电路470包括晶体管M7、电容器Cc、电流源和提供电流I1的电流吸收器。偏置电压Vbc耦合到有源区的NMOS晶体管，以增加反馈回路的增益，并与电容器Cc、电流源和提供电流I1的电流吸收器一起实施Ahuja密勒补偿以用于回路稳定。

差分放大器410包括在第一晶体管Ml的栅极节点处的第一输入411，用于通过由电阻器Rl和R2组成的分压器在输出节点424处接收LDO输出电压Vout的样本。差分放大器410还包括在第二晶体管M2的栅极节点处的第二输入412，用于接收参考电压Vref，其可以例如通过带隙参考电路(未示出)被提供。第一和第二晶体管M1和M2通过提供电流I0的电流吸收器在电源端子402处耦合到接地GND。差分放大器410还包括由两个晶体管M5和M6组成的电流镜。电流镜M5和M6在电源端子401处耦合到Vdd。如图4所示，差分放大器410还包括设置在晶体管M1和M5之间的晶体管M3，以及设置在晶体管M2和M6之间的晶体管M4。晶体管M5和M6的栅极节点耦合在一起，并且这些栅极节点耦合到晶体管M3和M5之间的节点413以形成电流镜。在晶体管M4和M6之间的节点414处提供差分放大器410的输出节点。

在图4的示例中，晶体管M1、M2、M3和M4是N沟道晶体管或NMOS晶体管。晶体管M5和M6是P沟道晶体管。因此，节点413耦合到P沟道晶体管M5的漏极节点和N沟道晶体管M3的漏极节点。节点414耦合到P沟道晶体管M6的漏极节点和N沟道晶体管M4的漏极节点。

在图4的示例中，输出晶体管420是P沟道MOS晶体管M8(420)，其源极节点耦合到电源Vdd，栅极节点422处于栅极电压Vg。晶体管M8(420)的栅极节点422耦合到差分放大器410的输出节点414。输出节点424是晶体管420的漏极节点，并且也是LDO 400的输出节点。LDO400的负载由负载电容器CL和负载电流IL表示。

图5是示出根据本发明一些实施例的低压差稳压器(LDO)的简化示意图。在图5中，稳压器500是低压差稳压器(LDO)，其是可以用作图1A中的LDO；图1B中的LDO 150；图2中的稳压器、多个稳压器202A、202B、202C和202D中的任何一个、...等；或图3中的多个稳压器302A、302B、302C和302D、...等中的任何一个的LDO的示例。

如图5所示，LDO 500具有耦合到电源电压Vdd的第一电源端子501和耦合到接地GND的第二电源端子502。LDO 500具有差分放大器510和输出晶体管520。差分放大器510包括在第一晶体管Ml的栅极节点处的第一输入511，用于通过由电阻器Rl和R2组成的分压器在输出节点524处接收LDO输出电压Vout的样本。差分放大器510还包括在第二晶体管M2的栅极节点处的第二输入512，用于接收参考电压Vref，其可以通过带隙参考电路(未示出)被提供。晶体管M1和M2通过提供电流I0的电流吸收器在电源端子502处耦合到接地GND。差分放大器510还包括由两个晶体管M5和M6组成的电流镜。电流镜M5和M6在电源端子501处耦合到Vdd。如图5所示，差分放大器510还包括设置在晶体管M1和M5之间的晶体管M3，以及设置在晶体管M2和M6之间的晶体管M4。晶体管M5和M6的栅极节点耦合在一起，并且这些栅极节点耦合到晶体管M3和M5之间的节点513以形成电流镜。在晶体管M4和M6之间的节点514处提供差分放大器510的输出节点。

在图5的示例中，晶体管M1、M2、M3和M4是N沟道晶体管或NMOS晶体管。晶体管M5和M6是P沟道晶体管。因此，节点513耦合到P沟道晶体管M5的漏极节点和N沟道晶体管M3的漏极节点。节点514耦合到P沟道晶体管M6的漏极节点和N沟道晶体管M4的漏极节点。

在图5的示例中，输出晶体管520是P沟道MOS晶体管M8(520)，其源极节点耦合到电源Vdd，栅极节点522处于栅极电压Vg。晶体管M8(520)的栅极节点522耦合到差分放大器510的输出节点514。输出节点524是晶体管520的漏极节点，并且也是LDO 500的输出节点。电容CC表示密勒补充电容器。LDO 500的负载由负载电容器CL和负载电流IL表示。

图6是示出根据本发明一些实施例的又一低压差稳压器(LDO)的简化示意图。在图6中，稳压器600是低压差稳压器(LDO)，其是可以用作图1A中的LDO；图1B中的LDO 150；图2中的稳压器、多个稳压器202A、202B、202C和202D中的任何一个、...等；或图3中的多个稳压器302A、302B、302C和302D、...等中的任何一个的LDO的示例。

LDO 600具有耦合到电源电压Vdd的第一电源端子601和耦合到接地GND的第二电源端子602。LDO 600类似于图5中的LDO 500。一个不同之处在于LDO 600具有N沟道晶体管作为输出晶体管，并且电路拓扑是图5中LDO500的N沟道版本。

如图6所示，LDO 600具有差分放大器610和输出晶体管620。差分放大器610包括在第一晶体管Ml的栅极节点处的第一输入611，用于通过由电阻器Rl和R2组成的分压器在输出节点624处接收LDO输出电压Vout的样本。差分放大器610还包括在第二晶体管M2的栅极节点处的第二输入612，用于接收参考电压Vref，其可以通过带隙参考电路(未示出)被提供。晶体管M1和M2通过提供电流I0的电流吸收器在电源端子601处耦合到电源Vdd。差分放大器610还包括由两个晶体管M5和M6组成的电流镜。电流镜M5和M6在电源端子602处耦合到接地节点GND。如图6所示，差分放大器610还包括设置在晶体管M1和M5之间的晶体管M3，以及设置在晶体管M2和M6之间的晶体管M4。晶体管M5和M6的栅极节点耦合在一起，并且这些栅极节点耦合到晶体管M3和M5之间的节点613以形成电流镜。在晶体管M4和M6之间的节点614处提供差分放大器610的输出节点。

在图6的示例中，晶体管M1、M2、M3和M4是P沟道晶体管或NMOS晶体管。晶体管M5和M6是N沟道晶体管。因此，节点613耦合到N沟道晶体管M5的漏极节点和P沟道晶体管M3的漏极节点。节点614耦合到N沟道晶体管M6的漏极节点和P沟道晶体管M4的漏极节点。

在图6的示例中，输出晶体管620是N沟道MOS晶体管M8(620)，其源极节点耦合到接地GND，并且栅极节点622处于栅极电压Vg。晶体管M8(620)的栅极节点622耦合到差分放大器610的输出节点614。输出节点624是晶体管620的漏极节点，并且也是LDO 600的输出节点。节点624通过提供电流IL的电流源而耦合到电源Vdd。电容CC表示密勒补偿电容器。LDO600的负载由负载电容器CL表示。

图7是示出根据本发明一些实施例的稳压器的简化示意图。在图7中，稳压器700是具有N沟道晶体管作为输出晶体管的源极跟随器拓扑中的电压，其是可以用于代替图1A中的LDO；图1B中的LDO 150；图2中的稳压器、多个稳压器202A、202B、202C和202D中的任何一个、...等；或图3中的多个稳压器302A、302B、302C和302D、...等中的任何一个的线性稳压器的示例。

如图7所示，稳压器700具有耦合到电源电压Vdd的第一电源端子701和耦合到接地GND的第二电源端子702。稳压器700具有差分放大器710和输出晶体管720。差分放大器710包括在第一晶体管Ml的栅极节点处的第一输入712，用于通过由电阻器Rl和R2组成的分压器在输出节点724处接收LDO输出电压Vout的样本。差分放大器710还包括在第二晶体管M2的栅极节点处的第二输入711，用于接收参考电压Vref，其可以通过带隙参考电路(未示出)被提供。晶体管M1和M2通过提供电流I0的电流吸收器在电源端子702处耦合到接地GND。差分放大器710还包括由两个晶体管M5和M6组成的电流镜。电流镜M5和M6在电源端子701处耦合到Vdd。如图7所示，差分放大器710还包括设置在晶体管M1和M5之间的晶体管M3，以及设置在晶体管M2和M6之间的晶体管M4。晶体管M5和M6的栅极节点耦合在一起，并且这些栅极节点耦合到晶体管M3和M5之间的节点713以形成电流镜。在晶体管M4和M6之间的节点714处提供差分放大器710的输出节点。

在图7的示例中，晶体管M1、M2、M3和M4是N沟道晶体管或NMOS晶体管。晶体管M5和M6是P沟道晶体管或PMOS晶体管。因此，节点713耦合到P沟道晶体管M5的漏极节点和N沟道晶体管M3的漏极节点。节点714耦合到P沟道晶体管M6的漏极节点和N沟道晶体管M4的漏极节点。

在一些实施例中，上述集成电路可以包括在同一天提交的案卷号102768-1150909-005900U的题为“VOLTAGE REGULATOR CIRCUIT WITH HIGH POWER SUPPLYREJECTION RATIO”的共同未决专利申请、美国专利申请No.16699080中描述的稳压器，其内容通过引用并入本文。

例如，上述集成电路中的稳压器可以包括电源端子和接地端子，以及耦合在电源端子和接地端子之间的差分放大器。稳压器还可以包括输出晶体管，包括耦合到差分放大器的输出节点以接收栅极电压并在输出晶体管的输出节点处提供经调节的输出电压的栅极节点，其中差分放大器被配置为基于参考电压和经调节的输出电压之间的差值而提供栅极电压。稳压器还可以包括耦合在虚拟接地节点和电源端子或接地端子之间的补偿电容，补偿电容提供到输出晶体管的栅极节点的电流路径。

在上述稳压器的一些实施例中，补偿电容耦合在电源端子和虚拟接地节点之间。在一些实施例中，输出晶体管是P沟道晶体管，并且输出节点是输出晶体管的漏极节点。在一些实施例中，输出晶体管是N沟道晶体管，并且输出节点是输出晶体管的源极节点。在一些实施例中，输出晶体管是N沟道晶体管，并且输出节点是N沟道晶体管的漏极节点。在一些实施例中，补偿电容耦合在接地端子和虚拟接地节点之间。

在图7的示例中，输出晶体管720是N沟道MOS晶体管M8(720)，其漏极节点耦合到电源Vdd，栅极节点722处于栅极电压Vg。晶体管M8(720)的栅极节点722耦合到差分放大器710的输出节点714。输出节点724是晶体管720的源极节点，并且也是源极跟随器配置中的稳压器700的输出节点。电容CC代表密勒补偿电容器。稳压器700的负载由负载电容器CL和负载电流IL表示。

图8是示出用于根据本发明的一些实施例的分布式稳压器结构的方法的简化流程图。如图8的流程图所示，方法800可以概括如下：

过程810-在集成电路上设置多个稳压器；

过程820-将公共栅极线连接到多个稳压器中的每一个中的输出晶体管的栅极节点；

过程830-将公共电源线连接到多个稳压器中的每一个中的输出晶体管的输出节点；和

过程840-将来自公共电源线的操作功率提供给集成电路中的一个或多个电路块。

在810，该方法包括在集成电路上设置多个稳压器。上面结合图3描述了示例。多个稳压器中的给定稳压器可以包括差分放大器和输出晶体管。差分放大器和输出晶体管在输出晶体管的栅极节点处耦合。稳压器在输出晶体管的输出节点处提供经调节的输出电压。

在820，该方法包括将公共栅极线连接到多个稳压器中的每一个中的输出晶体管的栅极节点。上面结合图3描述了示例。

在830，该方法包括将公共电源线连接到多个稳压器中的每一个中的输出晶体管的输出节点。公共电源线为集成电路中的一个或多个电路块提供操作功率。

在840，该方法包括从公共电源线向集成电路中的电路块提供操作功率。

本文阐述了许多具体细节以提供对要求保护的主题的透彻理解。然而，本领域技术人员将理解，所要求保护的主题可以在没有这些具体细节的情况下实施。在其他情况下，没有详细描述普通技术人员已知的方法、装置或***，以免混淆要求保护的主题。

尽管本主题已针对其特定实施例进行了详细描述，但应当理解，本领域技术人员在获得对前述内容的理解后，可以容易地产生对这样的实施例的改变、变化和等同物。因此，应当理解，本公开是为了示例而不是限制的目的而呈现的，并且不排除包含对本主题的这样的修改、变化和/或添加，因为这些修改、变化和/或添加对于本领域的普通技术人员来说是显而易见的。实际上，本文描述的方法和***可以以多种其他形式实施；此外，在不背离本公开的精神的情况下，可以进行以本文描述的方法和***的形式的各种省略、替换和改变。所附权利要求及其等同物旨在覆盖落入本公开的范围和精神内的此类形式或修改。

除非另有明确说明或在所使用的上下文中以其他方式理解的，本文所使用的条件性语言、诸如“可以”、“会”、“或许”、“可能”等一般旨在传达某些示例包括，而其他示例不包括某些特征、元素和/或步骤。因此，这种条件性语言通常并不旨在意味着一个或多个示例以任何方式需要特征、元素和/或步骤，或者一个或多个示例必须包括用于在有或没有作者输入或提示的情况下决定是否这些特征、元素和/或步骤被包括或将在任何特定示例中执行的逻辑。

术语“包括”、“包含”、“具有”等是同义词，并且以开放式的方式包容性地使用，并且不排除附加的元素、特征、动作、操作等。此外，术语“或”以其包容性(而非排他性)使用，使得例如，当用于连接元素列表时，术语“或”表示列表中的元素的一个、一些或全部。本文使用的“适用于”或“配置为”是指开放和包容性的语言，其不排除适用于或配置为执行附加任务或步骤的设备。此外，“基于”的使用是指开放和包容，因为“基于”一个或多个列举的条件或值的过程、步骤、计算或其他动作实际上可以基于附加条件或超出所列举的值。同样，“至少部分基于”的使用是指开放和包容，因为“至少部分基于”一个或多个所列举的条件或值的过程、步骤、计算或其他行动实际上可以基于所列举的那些之外的附加条件或值。本文包括的标题、列表和编号仅是为了便于解释，并不旨在是限制性的。

上述各种特征和过程可以彼此独立地使用，或者可以以各种方式组合。所有可能的组合和子组合旨在落入本公开的范围内。此外，在一些实施例中可以省略某些方法或过程块。本文描述的方法和过程也不限于任何特定的顺序，并且与其相关的块或状态可以以其他适当的顺序来执行。例如，所描述的块或状态可以以除了具体公开的顺序之外的任何顺序执行，或者多个块或状态可以组合在单个块或状态中。示例块或状态可以串行、并行或以某种其他方式执行。可以将块或状态添加到所公开的示例中或从所公开的示例中移除。类似地，本文描述的示例***和组件可以被配置为与所描述的不同。例如，与所公开的示例相比，元素可以被添加到其、从其移除或重新排列。

Claims

1.一种集成电路，包括：

多个电路块；

多个稳压器，在空间上分布在所述集成电路上，每个稳压器与所述多个电路块中的相应电路块相关联，其中所述多个稳压器中的每个稳压器包括：

电源端子、接地端子；

差分放大器，耦合于所述电源端子与所述接地端子之间；

输出晶体管，包括耦合到所述差分放大器的输出节点以接收栅极电压并在所述输出晶体管的输出节点处提供经调节的输出电压的栅极节点，其中所述差分放大器被配置为基于参考电压和经调节的输出电压之间的差值而提供所述栅极电压；和

补偿电容，耦合在虚拟接地节点和所述电源端子之间，所述补偿电容提供到所述输出晶体管的栅极节点的电流路径；

Ahuja密勒补偿的电路,包括晶体管,所述晶体管具有与偏置电压耦合的栅极,与所述电源端子耦合的漏极以及与所述接地端子和所述补偿电容耦合的源极;

所述差分放大器被配置为放大参考电压与经调节的输出电压之间的差值；

所述差分放大器的输出耦合到所述输出晶体管的栅极节点；和

经调节的输出电压在所述输出晶体管的输出节点处被获得；

公共栅极线，所述公共栅极线耦合到所述多个稳压器中的每一个中的所述输出晶体管的栅极节点；和

公共电源线，所述公共电源线耦合到所述多个稳压器的每一个中的所述输出晶体管的输出节点，所述公共电源线向所述集成电路中的多个电路块提供操作功率。

2.根据权利要求1所述的集成电路，其中，所述多个稳压器中的每一个包括低压差(LDO)稳压器。

3.根据权利要求1所述的集成电路，其中，所述每个稳压器的所述输出晶体管包括P沟道MOS晶体管，并且所述输出晶体管的输出节点位于所述P沟道MOS晶体管的漏极节点处。

4.根据权利要求1所述的集成电路，其中，所述每个稳压器的所述输出晶体管包括N沟道MOS晶体管，并且所述输出晶体管的输出节点位于所述N沟道MOS晶体管的漏极节点处。

5.根据权利要求1所述的集成电路，其中，所述每个稳压器的所述输出晶体管包括N沟道MOS晶体管，并且所述输出节点位于所述N沟道MOS晶体管的源极节点处。

6.根据权利要求5所述的集成电路，其中，所述稳压电路中的所述输出晶体管是P沟道晶体管，并且所述输出节点是所述输出晶体管的漏极节点。

7.根据权利要求6所述的集成电路，其中，所述稳压器电路中的所述输出晶体管是N沟道晶体管，并且所述输出节点是所述输出晶体管的源极节点。

8.一种集成电路，包括：

多个稳压器，其中所述多个稳压器中的每个稳压器包括差分放大器和输出晶体管，所述差分放大器和所述输出晶体管在所述输出晶体管的栅极节点处耦合并在所述输出晶体管的输出节点处提供经调节的输出电压；

其中所述多个稳压器中的每个稳压器包括：

电源端子、接地端子；

差分放大器，耦合于所述电源端子与所述接地端子之间；

输出晶体管，包括耦合到所述差分放大器的输出节点以接收栅极电压并在所述输出晶体管的输出节点处提供经调节的基于偏置电压的输出电压的栅极节点，其中所述差分放大器被配置为基于参考电压和经调节的输出电压之间的差值而提供所述栅极电压；和

Ahuja密勒补偿的电路,包括晶体管,其具有与偏置电压耦合的栅极,与所述电源端子耦合的漏极以及与所述电源端子和所述补偿电容耦合的源极;

公共电源线，所述公共电源线耦合到所述多个稳压器中的每一个中的所述输出晶体管的输出节点，所述公共电源线向所述集成电路中的一个或多个电路块提供操作功率。

9.根据权利要求8所述的集成电路，其中，所述多个稳压器中的每一个包括线性稳压器。

10.根据权利要求8所述的集成电路，其中，所述多个稳压器中的每一个包括低压差(LDO)稳压器。

11.根据权利要求8所述的集成电路，其中，所述稳压器的所述输出晶体管是功率晶体管。

12.根据权利要求8所述的集成电路，其中，所述稳压器的所述输出晶体管包括P沟道MOS晶体管，并且所述输出节点位于P沟道MOS晶体管的漏极节点处。

13.根据权利要求8所述的集成电路，其中所述稳压器中的所述输出晶体管的栅极节点确定所述稳压器的主极点。

14.根据权利要求8所述的集成电路，其中，所述多个稳压器对称地分布在所述集成电路上。