CN114340203A - 双面***级封装结构及其制备方法 - Google Patents
双面***级封装结构及其制备方法 Download PDFInfo
- Publication number
- CN114340203A CN114340203A CN202111673088.XA CN202111673088A CN114340203A CN 114340203 A CN114340203 A CN 114340203A CN 202111673088 A CN202111673088 A CN 202111673088A CN 114340203 A CN114340203 A CN 114340203A
- Authority
- CN
- China
- Prior art keywords
- package structure
- sided system
- package
- double
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 238000004806 packaging method and process Methods 0.000 claims abstract description 29
- 239000000945 filler Substances 0.000 claims abstract description 18
- 239000011248 coating agent Substances 0.000 claims abstract description 17
- 238000000576 coating method Methods 0.000 claims abstract description 17
- 238000001746 injection moulding Methods 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 239000004593 Epoxy Substances 0.000 claims description 2
- 210000001503 joint Anatomy 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims 11
- 238000004519 manufacturing process Methods 0.000 abstract description 20
- 238000000034 method Methods 0.000 description 24
- 230000007547 defect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- AOSZTAHDEDLTLQ-AZKQZHLXSA-N (1S,2S,4R,8S,9S,11S,12R,13S,19S)-6-[(3-chlorophenyl)methyl]-12,19-difluoro-11-hydroxy-8-(2-hydroxyacetyl)-9,13-dimethyl-6-azapentacyclo[10.8.0.02,9.04,8.013,18]icosa-14,17-dien-16-one Chemical compound C([C@@H]1C[C@H]2[C@H]3[C@]([C@]4(C=CC(=O)C=C4[C@@H](F)C3)C)(F)[C@@H](O)C[C@@]2([C@@]1(C1)C(=O)CO)C)N1CC1=CC=CC(Cl)=C1 AOSZTAHDEDLTLQ-AZKQZHLXSA-N 0.000 description 1
- 229940126657 Compound 17 Drugs 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004413 injection moulding compound Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本申请提供了一种双面***级封装结构及其制备方法，该结构包括：封装载板；转接板，形成于封装载板的第一表面上，并且用于接入至与双面***级封装结构对接的目标PCB板，其中，转接板在封装载板上的投影尺寸小于封装载板的尺寸。本申请的结构的转接板在封装载板上的投影尺寸小于封装载板的尺寸，以使得转接板可作为普通器件表面贴装到***级封装结构的Strip上，从而有效地解决了自动化生产的问题；该结构利用填充物填充封装载板与转接板之间的空隙，从而防止了转接板在与目标PCB连接时容易脱落的情况，保障了用户SMT作业，提升了结构稳定性；该结构外部具有完整的电磁屏蔽涂层以实现电磁屏蔽涂保护。
Description
技术领域
本申请涉及集成电路技术领域，特别涉及一种双面***级封装结构及其制备方法。
背景技术
***级封装(SiP，System In a Package)，是指将多种功能芯片(包括处理器、存储器等)集成在一个封装内，从而实现一个基本完整的功能的一种封装方式。与***级芯片相对应。不同的是***级封装是采用不同芯片进行并排或叠加的封装方式，而***级芯片则是高度集成的芯片产品。
***级封装结构一般分为单面***级封装结构和双面***级封装结构。其中，单面***级封装结构的器件无法正反摆放，布局空间小，导致整体面积增大。另外，单面***级封装结构的器件隔离度差，无法利用基板做隔离层，内部器件之间容易互相干扰。
为了解决单面***级封装结构的上述缺陷，可采用双面***级封装结构。但是，目前一般采用的双面***级封装结构主要存在以下问题：1、由于在封装载板和转接板之间焊接的缝隙无法被完全填充，导致涂层材料不能完全覆盖，因此无法提供有效的电磁屏蔽；2、转接板在与目标PCB(印刷电路板)连接时容易脱落；3、转接板无法被当作普通器件表面贴装到***级封装结构的Strip(整条)上，导致无法有效地解决自动化生产的问题。
发明内容
本申请的主要目的在于，提供一种双面***级封装结构及其制备方法，以改善现有技术中存在的上述缺陷。
本申请是通过下述技术方案来解决上述技术问题：
作为本申请的一方面，提供一种双面***级封装结构，包括：
封装载板(Substrate)；
转接板(Interposer)，形成于所述封装载板的第一表面上，并且用于接入至与所述双面***级封装结构对接的目标PCB板，其中，所述转接板在所述封装载板上的投影尺寸小于所述封装载板的尺寸。
作为可选实施方式，所述双面***级封装结构还包括：
填充物，用于填充所述封装载板与所述转接板之间的空隙。
作为可选实施方式，所述填充物包括环氧树脂(Epoxy)。作为可选实施方式，所述双面***级封装结构还包括：
第二器件组，贴装于所述封装载板的与所述第一表面相对的第二表面上；
键合引线(Bonding Wire)，形成于所述第二表面上；
注塑物，注塑(Molding)形成于所述第二表面上，并且用于保护所述第二器件组和所述键合引线。
作为可选实施方式，所述双面***级封装结构还包括：
电磁屏蔽涂层(EMI Coating)，包裹形成于所述双面***级封装结构的外层。
作为可选实施方式，所述转接板包括LGA(Land Grid Array，栅格阵列封装)层；
所述LGA层用于作为所述双面***级封装结构的信号引出引脚(pin)且与所述目标PCB板连接。
作为可选实施方式，所述转接板还包括BGA(Ball Grid Array，球栅阵列封装)层；
所述BGA层位于所述封装载板与所述LGA层之间。
作为可选实施方式，所述转接板还包括焊球(Solder Ball)；
所述焊球形成于所述BGA层与所述封装载板之间。
作为可选实施方式，所述转接板的表面为回形结构。
作为可选实施方式，所述双面***级封装结构还包括：
第一器件组，贴装于所述封装载板的所述第一表面上。
作为本申请的一方面，提供一种双面***级封装结构的制备方法，包括以下步骤：
提供封装载板；
在所述封装载板的第一表面上形成转接板，所述转接板用于接入至与所述双面***级封装结构对接的目标PCB板，其中，所述转接板在所述封装载板上的投影尺寸小于所述封装载板的尺寸。
根据本申请内容，本领域技术人员可以理解本申请内容的其它方面。
本申请的积极进步效果在于：
本申请提供的双面***级封装结构，转接板在封装载板上的投影尺寸小于封装载板的尺寸，以使得转接板可作为普通器件表面贴装到***级封装结构的Strip上，从而有效地解决了自动化生产的问题；本申请利用填充物填充封装载板与转接板之间的空隙，从而有效地防止了转接板在与目标PCB连接时容易脱落的情况，进而有效地保障了用户SMT(表面贴装技术)作业，提升了结构稳定性；本申请的双面***级封装结构外部具有完整的电磁屏蔽涂层以实现完整的电磁屏蔽涂保护。
附图说明
在结合以下附图阅读本申请的实施例的详细描述之后，能够更好地理解本申请的所述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。
图1为根据本申请内容的可选实施例的双面***级封装结构的部分结构示意图。
图2为根据本申请内容的可选实施例的双面***级封装结构的制备方法的部分流程示意图。
图3为根据本申请内容的可选实施例的双面***级封装结构的制备工艺流程中S1步骤后的双面***级封装结构的部分结构示意图。
图4为根据本申请内容的可选实施例的双面***级封装结构的制备工艺流程中S2步骤后的双面***级封装结构的部分结构示意图。
图5为根据本申请内容的可选实施例的双面***级封装结构的制备工艺流程中S3步骤后的双面***级封装结构的部分结构示意图。
图6为根据本申请内容的可选实施例的双面***级封装结构的制备工艺流程中S4步骤后的双面***级封装结构的部分结构示意图。
图7为根据本申请内容的可选实施例的双面***级封装结构的制备工艺流程中S5步骤后的双面***级封装结构的部分结构示意图。
图8为根据本申请内容的可选实施例的双面***级封装结构的制备工艺流程中S6步骤后的双面***级封装结构的部分结构示意图。
图9为根据本申请内容的可选实施例的双面***级封装结构的制备工艺流程中S7步骤后的双面***级封装结构的部分结构示意图。
图10为根据本申请内容的可选实施例的双面***级封装结构的制备工艺流程中S8步骤后的双面***级封装结构的部分结构示意图。
附图标记说明：
封装载板 11； 第一表面 111；
第二表面 112； 转接板 12；
焊球 121； BGA层 122；
LGA层 123； 填充物 13；
第一器件组 14； 第二器件组 15；
键合引线 16； 注塑物 17；
电磁屏蔽涂层 18。
具体实施方式
下面通过实施例的方式进一步说明本申请，但并不因此将本申请限制在所述的实施例范围之中。
应当注意，在说明书中对“一实施例”、“可选实施例”、“另一实施例”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可能不一定包括该特定的特征、结构或特性。而且，这样的短语不一定指代相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，无论是否被明确描述，结合其它实施例来实现这样的特征、结构或特性都在相关领域的技术人员的知识范围内。
在本申请内容的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请内容和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请内容的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请内容的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本申请内容的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请内容中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
为了克服目前存在的上述缺陷，本实施例提供一种双面***级封装结构，包括：封装载板；转接板，形成于封装载板的第一表面上，并且用于接入至与双面***级封装结构对接的目标PCB板，其中，转接板在封装载板上的投影尺寸小于封装载板的尺寸；填充物，用于填充封装载板与转接板之间的空隙。
在本实施例中，转接板在封装载板上的投影尺寸小于封装载板的尺寸，以使得转接板可作为普通器件表面贴装到***级封装结构的Strip上，从而有效地解决了自动化生产的问题，而且利用填充物填充封装载板与转接板之间的空隙，从而有效地防止了转接板在与目标PCB连接时容易脱落的情况，进而有效地保障了用户SMT作业，提升了结构稳定性。
具体地，作为可选实施例，如图1所示，本实施例提供的双面***级封装结构，主要包括封装载板11、转接板12、填充物13、第一器件组14、第二器件组15、键合引线16、注塑物17及电磁屏蔽涂层18。
封装载板11具有第一表面111(即一般理解为背面)及第二表面112(即一般理解为正面)，并且可分别在第一表面111及第二表面112上进行双面贴件。
第二表面112上分别贴装有第二器件组15及键合引线16等，并且注塑形成有注塑物17，注塑物17用于保护第二器件组15和键合引线16。
在本实施例中，并不具体限定第二器件组15的器件类型，可根据实际需求或可能出现的需求进行相应的选择及调整。
第一表面111上分别贴装有第一器件组14及转接板12等，第一表面111上的器件外漏，其中，封装载板11与转接板12之间填充有填充物13，以填充封装载板11与转接板12之间的空隙。
参考图1所示，转接板12在封装载板11上的投影尺寸S1小于封装载板11的尺寸S2，以使得转接板12可作为普通器件表面贴装到***级封装结构的Strip上，从而有效地解决了自动化生产的问题。
在本实施例中，转接板12的表面为中间镂空的回形结构，第一器件组14可位于转接板12的中间镂空区域，但本实施例并不具体限定转接板12的表面结构，也可以为环状等其他结构。
在本实施例中，并不具体限定第一器件组14的器件类型，可根据实际需求或可能出现的需求进行相应的选择及调整。
作为具体实施方式，转接板12主要包括焊球121、BGA层122及LGA层123。
其中，焊球121形成于BGA层122与封装载板11之间，起到连接封装载板11与转接板12的作用，BGA层122位于封装载板11与LGA层123之间，LGA层123用于作为双面***级封装结构的信号引出引脚且与目标PCB板连接。
在本实施例中，填充物13优选为环氧树脂，但并不具体限定填充物13的材质，可根据实际需求或可能出现的需求进行相应的选择及调整。
电磁屏蔽涂层18包裹形成于所述双面***级封装结构的外层(除第一表面111上的外露区域)，从而实现完整的电磁屏蔽涂保护。
本实施例提供的双面***级封装结构，转接板在封装载板上的投影尺寸小于封装载板的尺寸，以使得转接板可作为普通器件表面贴装到***级封装结构的Strip上，从而有效地解决了自动化生产的问题；本实施例利用填充物填充封装载板与转接板之间的空隙，从而有效地防止了转接板在与目标PCB连接时容易脱落的情况，进而有效地保障了用户SMT(表面贴装技术)作业，提升了结构稳定性；本实施例的双面***级封装结构外部具有完整的电磁屏蔽涂层以实现完整的电磁屏蔽涂保护。
为了克服目前存在的上述缺陷，本实施例还提供一种双面***级封装结构的制备方法，该制备方法用于制备出如上述实施例的双面***级封装结构。如图2所示，该制备方法主要包括以下步骤：
步骤201、提供封装载板。
在本步骤中，并不具体限定封装载板的类型，可根据实际需求进行相应的选择及调整。
步骤202、在封装载板的第一表面上形成转接板，转接板在封装载板上的投影尺寸小于封装载板的尺寸。
在本步骤中，转接板用于接入至与双面***级封装结构对接的目标PCB板。
步骤203、封装载板与转接板之间填充填充物，以填充封装载板与转接板之间的空隙。
在本实施例中，优选地，填充物可以为环氧树脂，但并不具体限定填充物的类型，可根据实际需求进行相应的选择及调整。
以下具体说明根据该制备方法的双面***级封装结构的具体制备工艺流程，但并不仅限于以下工艺流程，可根据实际需求进行相应的选择及调整。
参考图3所示，在工艺流程步骤S1中，提供封装载板，并在封装载板的第二表面上进行表面贴装(SMT)，以将第二器件组贴装至第二表面上。
参考图4所示，在工艺流程步骤S2中，对贴装好的第二表面上的器件做底部填充(Underfill)。
参考图5所示，在工艺流程步骤S3中，对底部填充后的第二表面上的器件进行芯片贴装及打线(Die/Bond&Wire/Bond)。
参考图6所示，在工艺流程步骤S4中，对打线后的第二表面上的器件进行注塑以形成注塑物。
参考图7所示，在工艺流程步骤S5中，在封装载板的第一表面上进行表面贴装，其中将转接板和第一器件组一同贴装至第一表面上。
参考图8所示，在工艺流程步骤S6中，对贴装好的第一表面上的转接板和第一器件组做底部填充。
参考图9所示，在工艺流程步骤S7中，对填充后的结构进行切割(Singulation)，以形成切割后的芯片。
参考图10所示，在工艺流程步骤S8中，对双面***级封装结构的外层(除第一表面上的外露区域)进行喷涂(Sputtering)以形成电磁屏蔽涂层。
利用本实施例提供的双面***级封装结构的制备方法制备出的双面***级封装结构，转接板在封装载板上的投影尺寸小于封装载板的尺寸，以使得转接板可作为普通器件表面贴装到***级封装结构的Strip上，从而有效地解决了自动化生产的问题；该双面***级封装结构利用填充物填充封装载板与转接板之间的空隙，从而有效地防止了转接板在与目标PCB连接时容易脱落的情况，进而有效地保障了用户SMT作业，提升了结构稳定性；双面***级封装结构外部具有完整的电磁屏蔽涂层以实现完整的电磁屏蔽涂保护。
虽然以上描述了本申请的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本申请的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本申请的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本申请的保护范围。
Claims (11)
1.一种双面***级封装结构，其特征在于，包括：
封装载板；
转接板，形成于所述封装载板的第一表面上，并且用于接入至与所述双面***级封装结构对接的目标PCB板，其中，所述转接板在所述封装载板上的投影尺寸小于所述封装载板的尺寸。
2.如权利要求1所述的双面***级封装结构，其特征在于，所述双面***级封装结构还包括：
填充物，用于填充所述封装载板与所述转接板之间的空隙。
3.如权利要求2所述的双面***级封装结构，其特征在于，所述填充物包括环氧树脂。
4.如权利要求1所述的双面***级封装结构，其特征在于，所述双面***级封装结构还包括：
第二器件组，贴装于所述封装载板的与所述第一表面相对的第二表面上；
键合引线，形成于所述第二表面上；
注塑物，注塑形成于所述第二表面上，并且用于保护所述第二器件组和所述键合引线。
5.如权利要求1所述的双面***级封装结构，其特征在于，所述双面***级封装结构还包括：
电磁屏蔽涂层，包裹形成于所述双面***级封装结构的外层。
6.如权利要求1所述的双面***级封装结构，其特征在于，所述转接板包括LGA层；
所述LGA层用于作为所述双面***级封装结构的信号引出引脚且与所述目标PCB板连接。
7.如权利要求6所述的双面***级封装结构，其特征在于，所述转接板还包括BGA层；
所述BGA层位于所述封装载板与所述LGA层之间。
8.如权利要求7所述的双面***级封装结构，其特征在于，所述转接板还包括焊球；
所述焊球形成于所述BGA层与所述封装载板之间。
9.如权利要求1所述的双面***级封装结构，其特征在于，所述转接板的表面为回形结构。
10.如权利要求1所述的双面***级封装结构，其特征在于，所述双面***级封装结构还包括：
第一器件组，贴装于所述封装载板的所述第一表面上。
11.一种双面***级封装结构的制备方法，其特征在于，包括以下步骤：
提供封装载板；
在所述封装载板的第一表面上形成转接板，所述转接板用于接入至与所述双面***级封装结构对接的目标PCB板，其中，所述转接板在所述封装载板上的投影尺寸小于所述封装载板的尺寸。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111673088.XA CN114340203A (zh) | 2021-12-31 | 2021-12-31 | 双面***级封装结构及其制备方法 |
| PCT/CN2022/141798 WO2023125368A1 (zh) | 2021-12-31 | 2022-12-26 | 双面***级封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111673088.XA CN114340203A (zh) | 2021-12-31 | 2021-12-31 | 双面***级封装结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114340203A true CN114340203A (zh) | 2022-04-12 |
Family
ID=81020681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111673088.XA Pending CN114340203A (zh) | 2021-12-31 | 2021-12-31 | 双面***级封装结构及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114340203A (zh) |
| WO (1) | WO2023125368A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115332195A (zh) * | 2022-10-13 | 2022-11-11 | 江苏长电科技股份有限公司 | 双面SiP封装结构及其制作方法 |
| WO2023125368A1 (zh) * | 2021-12-31 | 2023-07-06 | 展讯通信（上海）有限公司 | 双面***级封装结构及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241256A (zh) * | 2013-06-24 | 2014-12-24 | 三星电机株式会社 | 电子组件模块和制造该电子组件模块的方法 |
| CN104425465A (zh) * | 2013-08-28 | 2015-03-18 | 三星电机株式会社 | 电子组件模块和制造该电子组件模块的方法 |
| CN107749411A (zh) * | 2017-09-25 | 2018-03-02 | 江苏长电科技股份有限公司 | 双面SiP的三维封装结构 |
| CN110349921A (zh) * | 2019-07-04 | 2019-10-18 | 上海先方半导体有限公司 | 一种基板双面封装结构及其制造方法 |
| CN210670769U (zh) * | 2019-10-29 | 2020-06-02 | 维沃移动通信有限公司 | 一种电路板组件及电子设备 |
| US10896877B1 (en) * | 2018-12-14 | 2021-01-19 | Flex Ltd. | System in package with double side mounted board |
| CN113766818A (zh) * | 2021-08-06 | 2021-12-07 | 展讯通信（上海）有限公司 | 多层堆叠封装组件及多层组件的封装方法 |
| US20210384113A1 (en) * | 2020-06-03 | 2021-12-09 | Apple Inc. | System In Package for Lower Z Height and Reworkable Component Assembly |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101274460B1 (ko) * | 2011-11-22 | 2013-06-18 | 삼성전기주식회사 | 반도체 패키지 및 그 제조 방법 |
| US10163810B2 (en) * | 2015-12-26 | 2018-12-25 | Intel Corporation | Electromagnetic interference shielding for system-in-package technology |
| CN107680917B (zh) * | 2017-08-11 | 2020-03-20 | 华为技术有限公司 | 一种板级架构及其制备方法、移动终端 |
| CN114340203A (zh) * | 2021-12-31 | 2022-04-12 | 展讯通信（上海）有限公司 | 双面***级封装结构及其制备方法 |
-
2021
- 2021-12-31 CN CN202111673088.XA patent/CN114340203A/zh active Pending
-
2022
- 2022-12-26 WO PCT/CN2022/141798 patent/WO2023125368A1/zh unknown
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241256A (zh) * | 2013-06-24 | 2014-12-24 | 三星电机株式会社 | 电子组件模块和制造该电子组件模块的方法 |
| CN104425465A (zh) * | 2013-08-28 | 2015-03-18 | 三星电机株式会社 | 电子组件模块和制造该电子组件模块的方法 |
| CN107749411A (zh) * | 2017-09-25 | 2018-03-02 | 江苏长电科技股份有限公司 | 双面SiP的三维封装结构 |
| US10896877B1 (en) * | 2018-12-14 | 2021-01-19 | Flex Ltd. | System in package with double side mounted board |
| CN110349921A (zh) * | 2019-07-04 | 2019-10-18 | 上海先方半导体有限公司 | 一种基板双面封装结构及其制造方法 |
| CN210670769U (zh) * | 2019-10-29 | 2020-06-02 | 维沃移动通信有限公司 | 一种电路板组件及电子设备 |
| US20210384113A1 (en) * | 2020-06-03 | 2021-12-09 | Apple Inc. | System In Package for Lower Z Height and Reworkable Component Assembly |
| CN113766818A (zh) * | 2021-08-06 | 2021-12-07 | 展讯通信（上海）有限公司 | 多层堆叠封装组件及多层组件的封装方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023125368A1 (zh) * | 2021-12-31 | 2023-07-06 | 展讯通信（上海）有限公司 | 双面***级封装结构及其制备方法 |
| CN115332195A (zh) * | 2022-10-13 | 2022-11-11 | 江苏长电科技股份有限公司 | 双面SiP封装结构及其制作方法 |
| CN115332195B (zh) * | 2022-10-13 | 2023-01-31 | 江苏长电科技股份有限公司 | 双面SiP封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023125368A1 (zh) | 2023-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101454883B1 (ko) | 적층된 집적회로 패키지 인 패키지 시스템 | |
| JP5383024B2 (ja) | 多層半導体パッケージ | |
| US8409923B2 (en) | Integrated circuit packaging system with underfill and method of manufacture thereof | |
| KR101454884B1 (ko) | 적층된 집적회로 패키지 인 패키지 시스템 | |
| US7312519B2 (en) | Stacked integrated circuit package-in-package system | |
| US7298033B2 (en) | Stack type ball grid array package and method for manufacturing the same | |
| KR101076062B1 (ko) | 오프셋 집적 회로 패키지-온-패키지 적층 시스템 | |
| TWI469309B (zh) | 積體電路封裝系統 | |
| CN114340203A (zh) | 双面***级封装结构及其制备方法 | |
| TWI397134B (zh) | 具有偏移堆疊之積體電路封裝件系統 | |
| TWI689070B (zh) | 電子封裝結構 | |
| KR100744151B1 (ko) | 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지 | |
| US20050046006A1 (en) | Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same | |
| US8404518B2 (en) | Integrated circuit packaging system with package stacking and method of manufacture thereof | |
| KR101964763B1 (ko) | 센싱칩 패키징 어셈블리, 이를 포함하는 전자장치 및 센싱칩 패키징 어셈블리의 제조방법 | |
| US7663217B2 (en) | Semiconductor device package | |
| CN104966702A (zh) | 半导体封装件 | |
| US20060180914A1 (en) | Stacked die package system | |
| US10643954B2 (en) | Multilayer frame packages for integrated circuits having a magnetic shield integrated therein, and methods therefor | |
| CN103281858A (zh) | 印刷电路板及其制造方法、倒装芯片封装件及其制造方法 | |
| US6474476B1 (en) | Universal carrier tray | |
| CN114464611A (zh) | 半导体封装 | |
| US20240128142A1 (en) | Double-sided sip packaging structure and manufacturing method thereof | |
| CN102891118A (zh) | 堆叠封装的下封装体构造及其制造方法 | |
| CN113675162A (zh) | 一种***级封装器件及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |