CN114335144A - 一种SiC MOSFET结构及其制造方法 - Google Patents

Abstract

本发明公开了一种SiC MOSFET结构，包括SiC衬底层、SiC外延层、P‑well区、P+区和N+区，所述SiC外延层生长在SiC衬底层上，SiC外延层覆盖SiC衬底层，在SiC外延层上远离SiC衬底层的一侧设有P‑well区、P+区和N+区。SiC外延层的两侧均设有P‑well区、P+区和N+区，N+区位于P‑well区，P+区的顶部与N+区的底部平齐，P+区底部所在深度大于P‑well区底部所在深度。该结构降低了自对准SiC MOSFET正面源极接触的欧姆接触电阻，降低了器件损耗。本发明还公开了一种SiC MOSFET制造方法。

Description

一种SiC MOSFET结构及其制造方法

技术领域

本发明属于半导体器件技术领域，具体涉及一种SiC MOSFET结构及其制造方法。

背景技术

SiC材料具有宽带隙、高饱和漂移速度、高热导率和高临界击穿电场等优点，特别适用于制备大功率，高压，耐高温MOSFET器件。目前，国际上的Wolfspeed，Infineon，Rohm，ST等公司已经推出了非常成熟的MOSFET产品，电压范围覆盖650V-1700V。

与传统的Si材料不同，由于掺杂的杂质离子即使在1700℃的高温条件下在SiC材料中几乎不扩散，因此，不能像Si材料中采用双扩散的形式形成自对准沟道。在SiC MOSFET的制造中，一般需要通过阱注入和源注入两次注入来形成沟道，但是这种方法非常依赖于光刻的套准精度，对于沟道长度低于0.6μm的MOSFET器件制造，这种制造方式引入的偏差容易造成两边沟道长度相差较大，进而造成器件性能劣化，可靠性降低。为了降低SiC MOSFET制造中对光刻机套刻精度的依赖性，目前，有三种工艺用于SiC MOSFET的自对准沟道的形成，分别是侧墙自对准工艺，多晶硅氧化自对准工艺和倾斜掩膜注入自对准工艺，虽然自对准工艺可以解决器件两边沟道长度不相等问题，但是，由于源注入一般都是重掺杂，并且为了抑制MOSFET中的寄生二极管导通，需要在源区注入与阱区相同的杂质，并且该注入一般也是重掺杂，这样就对源接触注入区引入了非常高的补偿掺杂，造成杂质激活效率低，欧姆接触增大。

发明内容

针对现有技术中存在的不足，本发明的目的在于提供一种结构简单、使用方便的SiC MOSFET结构，该结构降低了自对准SiC MOSFET正面源极接触的欧姆接触电阻，降低了器件损耗；本发明还提供了一种SiC MOSFET制造方法。

为实现上述目的，本发明的技术方案为：一种SiC MOSFET结构，包括SiC衬底层、SiC外延层、P-well区、P+区和N+区，所述SiC外延层生长在SiC衬底层上，SiC外延层覆盖SiC衬底层，在SiC外延层上远离SiC衬底层的一侧设有P-well区、P+区和N+区。

进一步的，所述SiC外延层的两侧均设有P-well区、P+区和N+区，N+区位于P-well区，P+区的顶部与N+区的底部平齐，P+区底部所在深度大于P-well区底部所在深度。

进一步的，所述P-well区为水平放置的∟型结构包括竖区和横区，竖区的顶部与SiC外延层的顶部平齐，N+区位于∟型结构形成的空间中，N+区的顶部与竖区顶部平齐，N+区的长度与横区长度一致，P+区位于横区远离竖区的一端的端部，P+区的底部深于横区的底部，P+区的顶部与横区的顶部平齐。

进一步的，所述SiC MOSFET结构还包括源极欧姆接触金属和漏极欧姆接触金属，源极欧姆接触金属呈Z字型结构设置在P+区和N+区上方，源极欧姆接触金属覆盖P+区和部分N+区，漏极欧姆接触金属呈平板状设置在SiC衬底层的底部，漏极欧姆接触金属覆盖SiC衬底层的底部。

进一步的，所述SiC外延层的顶部设有栅介质和多晶硅栅极，栅介质的底部与SiC外延层顶部、P-well区的竖区顶部、N+区的顶部贴合，栅介质覆盖SiC外延层、P-well区的竖区和部分N+区，多晶硅栅极位于栅介质的上方且覆盖栅介质；在多晶硅栅极的上表面、多晶硅栅极的两侧壁和栅介质的两侧壁设有层间介质ILD。

进一步的，所述源极欧姆接触金属上表面、层间介质ILD上表面设置金属层Ⅰ，且金属层Ⅰ上露出栅接触孔，漏极欧姆接触金属下表面设置金属层Ⅱ形成漏极，在金属层Ⅰ上从下到上依次设置钝化介质PA层和Polymide层并露出源极。

本发明还涉及一种SiC MOSFET制造方法，基于上述一种SiC MOSFET结构，所述制造方法为：

步骤一：采用RCA方法清洗SiC外延层，并使用BOE(buffered oxide etch)或者DHF(diluted HF)去除SiC外延层表面的自然氧化物，得到洁净的碳化硅外延片；

步骤二：在洁净的SiC外延层表面沉积介质作为P-well注入掩膜，并采用光刻胶涂在P-well注入掩膜上对P-well注入掩膜进行保护，对P-well注入区对应的P-well注入掩膜进行曝光并刻蚀掉，进行高温注入离子形成P-well区；

步骤三：不去除P-well注入掩膜，采用CVD介质淀积并刻蚀的方法形成N+注入掩膜，并进行高温注入形成N+区；

步骤四：移除N+注入掩膜，再次通过CVD淀积形成P+注入掩膜，并采用光刻胶涂在P+注入掩膜上对P+注入掩膜进行保护，对P+注入区对应的P+注入掩膜曝光并刻蚀掉，进行高温注入形成P+区，紧接着不去除P+注入掩膜，对SiC外延层进行刻蚀，将表层的SiC层刻蚀掉；

步骤五：移除P+注入掩膜，先将晶片采用稀HCl和RCA清洗，并在表面淀积碳膜对表面进行保护；再将晶片在高温下进行高温注入离子的激活退火，然后将晶片表面的碳膜移除掉，对SiC的表面进行牺牲氧化形成SiO₂，并用BOE清洗去除SiO₂；

步骤六：通过栅氧工艺在表面形成栅介质和多晶硅栅极，采用光刻胶作为掩膜，将栅氧之外多余的栅介质和多晶硅栅极刻蚀掉；

步骤七：通过CVD的方法淀积层间介质ILD，并通过光刻和刻蚀形成源极接触孔；

步骤八：在正面沉积源极欧姆接触金属，在背面沉积漏极欧姆接触金属，源极欧姆接触金属呈Z字型结构设置在P+区和N+区上方，漏极欧姆接触金属呈平板状设置在SiC衬底层的底部；

步骤九：在源极欧姆接触金属上表面、层间介质ILD上表面和位于背面的漏极欧姆接触金属下表面进行金属加厚处理，并在上表面露出栅接触孔，在上表面淀积钝化介质，并通过光刻将栅极和源极接触区的钝化介质刻蚀掉。

进一步的，所述步骤四中将P+注入区域的SiC外延层向下刻蚀，P+注入区的表面被刻蚀掉，刻蚀的深度大于等于N+注入的宽度，P+区所在深度大于N+区所在深度。

进一步的，所述步骤五的具体操作为：移除表面的P+注入掩膜并通过稀HCl和RCA清洗洁净后，在表面淀积一层碳膜或者采用光刻胶高温处理形成富碳层作为高温退火保护层，该膜层的厚度为10nm-600nm；并在高温惰性气体气氛下进行退火，退火温度为1600℃-1900℃，时间为5min-60min；在高温退火过程中对注入的杂质进行激活并恢复部分晶格损伤，将表面的碳膜层移除掉，紧接着对SiC的表面进行牺牲氧化形成SiO₂，并用BOE清洗去除SiO₂移除表面的损伤层。

进一步的，所述步骤八和步骤九的具体操作为：

a.在正面沉积源极欧姆接触金属，并通过快速热退火形成硅化物接触，在源极欧姆接触金属上表面、层间介质ILD上表面设置金属层Ⅰ进行金属加厚淀积，并通过光刻刻蚀形成器件的栅极和源极；b.在金属层Ⅰ上从下到上依次设置钝化介质PA层和Polymide层，对金属层Ⅰ钝化介质淀积及刻蚀；

c.对背面SiC衬底层进行减薄处理，以降低器件的比导通电阻；在背面沉积漏极欧姆接触金属并通过激光退火形成欧姆接触；

d.在漏极欧姆接触金属下表面设置金属层Ⅱ对背面金属进行加厚处理，形成器件的漏极。

采用本发明技术方案的优点为：

1、本发明SiC MOSFET器件结构包括衬底，在衬底上面外延层，在外延层表面通过离子注入形成P-well阱区，N+和P+源极，与常规的MOSFET差异在于将P+源极向下刻蚀，移除表面的过掺杂非晶层，使P+源极掺杂的最大有效浓度区域接近接触表面，以便于形成更低的比接触电阻，并通过高温退火来激活注入的杂质及恢复刻蚀的损伤。

2、本发明利用刻蚀去除表面由于经过N+和P+注入造成的过度掺杂层和非晶层，并使接触形成层下对应的P+源极有效掺杂浓度最高，以降低形成的比接触电阻，从而降低了自对准SiC MOSFET正面源极接触的欧姆接触电阻，降低了器件损耗。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1本发明SiC MOSFET结构示意图；

图2清洗并去除表面的自然氧化物的外延片；

图3P-well掩膜刻蚀并注入；

图4-1掩膜淀积及刻蚀以形成自对准侧墙；

图4-2采用多晶硅氧化形成自对准掩膜；

图5-1N plus注入形成源极接触一；

图5-2N plus注入形成源极接触二；

图6P+注入掩膜淀积刻蚀及注入形成；

图7以P+注入掩膜刻蚀P+源极；

图8碳膜淀积及高温退火及牺牲氧化；

图9高温栅氧及多晶硅栅极淀积及刻蚀；

图10层间介质ILD淀积及刻蚀；

图11欧姆接触金属淀积及退火；

图12Power金属淀积及刻蚀形成栅极与源极；

图13PA钝化及PI钝化淀积及刻蚀；

图14背面衬底减薄；

图15背面欧姆金属淀积及激光退火；

图16背面金属淀积；

图17符合特征的MOSFET结构示意图。

上述图中的标记分别为：1、SiC衬底层；2、SiC外延层；3、P-well区；31、竖区；32、横区；4、P+区；5、N+区；6、源极欧姆接触金属；7、漏极欧姆接触金属；8、栅介质；9、多晶硅栅极；10、层间介质ILD；11、金属层Ⅰ；12、金属层Ⅱ；13、钝化介质PA层；14、Polymide层；15、P-well注入掩膜；16、N+注入掩膜；17、P+注入掩膜；18、碳膜。

具体实施方式

在本发明中，需要理解的是，术语“长度”；“宽度”；“上”；“下”；“前”；“后”；“左”；“右”；“竖直”；“水平”；“顶”；“底”“内”；“外”；“顺时针”；“逆时针”；“轴向”；“平面方向”；“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位；以特定的方位构造和操作，因此不能理解为对本发明的限制。

本发明中N+源极、P+源极即N+区、P+区，又称Nplus、Pplus；Polymide为聚酰胺又称PI钝化，钝化介质PA层的物质为二氧化硅和或碳化硅，层间介质ILD的物质为二氧化硅或硼磷硅玻璃；BOE(buffered oxide etch)为缓冲氧化物刻蚀液，由氢氟酸与水或氟化铵与水混合而成；DHF(diluted HF)为稀释氟化氢；CVD为化学气相沉积法，PECVD为等离子体增强化学的气相沉积法，LPCVD为低压力化学气相沉积法，APCVD为常压化学气相淀积；RTA退火为快速热退火。

如图1至图17所示，一种SiC MOSFET结构，包括SiC衬底层1、SiC外延层2、P-well区3、P+区4和N+区5，所述SiC外延层2生长在SiC衬底层1上，SiC外延层2覆盖SiC衬底层1，在SiC外延层2上远离SiC衬底层1的一侧设有P-well区3、P+区4和N+区5。SiC外延层2的两侧均设有P-well区3、P+区4和N+区5，N+区5位于P-well区3，P+区4的顶部与N+区5的底部平齐，P+区4底部所在深度大于P-well区3底部所在深度。该结构降低了自对准SiC MOSFET正面源极接触的欧姆接触电阻，降低了器件损耗。

P-well区3为水平放置的∟型结构包括竖区31和横区32，竖区31的顶部与SiC外延层2的顶部平齐，N+区5位于∟型结构形成的空间中，N+区5的顶部与竖区31顶部平齐，N+区5的长度与横区32长度一致，P+区4位于横区32远离竖区31的一端的端部，P+区4的底部深于横区32的底部，P+区4的顶部与横区32的顶部平齐，P+区4与P-well区3构成Z字型结构，P+区4与N+区5构成台阶状。在本发明中将P-well区3分为竖区31、横区32及∟型结构的表述只是为了方便对SiC MOSFET整体结构的描述，在实际中P-well区3是通过离子注入形成，再在P-well区3相应区域注入其它离子形成N+区5，在P-well区3、N+区5和SiC外延层2相应区域注入其它离子形成P+区4，最后通过形成所描述的形状，P-well区3的∟型结构的拐角为圆弧过渡。

SiC MOSFET结构还包括源极欧姆接触金属6和漏极欧姆接触金属7，源极欧姆接触金属6呈Z字型结构设置在P+区4和N+区5上方，源极欧姆接触金属6覆盖P+区4和部分N+区5，即源极欧姆接触金属6完全覆盖P+区4，源极欧姆接触金属6覆盖部分N+区5，漏极欧姆接触金属7呈平板状设置在SiC衬底层1的底部，漏极欧姆接触金属7覆盖SiC衬底层1的底部。

在本发明中源极欧姆接触金属6和漏极欧姆接触金属7的材质可以是金属Ni，也可以是其它金属或合金，具体根据实际应用进行选择。

SiC外延层2的顶部设有栅介质8和多晶硅栅极9，栅介质8的底部与SiC外延层2顶部、P-well区3的竖区顶部、N+区5的顶部贴合，栅介质8覆盖SiC外延层2、P-well区3的竖区31和部分N+区5，多晶硅栅极9位于栅介质8的上方且覆盖栅介质8；在多晶硅栅极9的上表面、多晶硅栅极9的两侧壁和栅介质8的两侧壁设有层间介质ILD10，层间介质ILD10成倒U型结构，倒U型结构的拐角处的外表面上设有倒角，源极欧姆接触金属6的一端侧壁与层间介质ILD10贴合。

源极欧姆接触金属6上表面、层间介质ILD10上表面设置金属层Ⅰ11，且金属层Ⅰ11上露出栅接触孔，漏极欧姆接触金属7下表面设置金属层Ⅱ12形成漏极20，在金属层Ⅰ11上从下到上依次设置钝化介质PA层13和Polymide层14并露出源极19。

本发明SiC MOSFET器件结构包括衬底，在衬底上面外延层，在外延层表面通过离子注入形成P-well阱区，N+和P+源极，与常规的MOSFET差异在于将P+源极向下刻蚀，移除表面的过掺杂非晶层，使P+源极掺杂的最大有效浓度区域接近接触表面，以便于形成更低的比接触电阻，并通过高温退火来激活注入的杂质及恢复刻蚀的损伤。

基于上述SiC MOSFET结构，本发明还涉及SiC MOSFET制造方法，该制造方法为：

步骤一：采用RCA方法清洗SiC外延层，并使用BOE(buffered oxide etch)或者DHF(diluted HF)去除SiC外延层表面的自然氧化物，得到洁净的碳化硅外延片；

步骤二：在洁净的SiC外延层表面沉积介质作为P-well注入掩膜15，并采用光刻胶涂在P-well注入掩膜上对P-well注入掩膜进行保护，对P-well注入区对应的P-well注入掩膜15进行曝光并刻蚀掉，进行高温注入离子形成P-well区3；

步骤三：不去除P-well注入掩膜，采用CVD介质淀积并刻蚀的方法形成N+注入掩膜16，并进行高温注入形成N+区5；

步骤四：移除N+注入掩膜16，再次通过CVD淀积形成P+注入掩膜17，并采用光刻胶涂在P+注入掩膜上对P+注入掩膜进行保护，对P+注入区对应的P+注入掩膜17曝光并刻蚀掉，进行高温注入形成P+区4，紧接着不去除P+注入掩膜17，对SiC外延层进行刻蚀，将表层的SiC层刻蚀掉；在该步骤中将P+注入区域的SiC外延层向下刻蚀，P+注入区的表面被刻蚀掉，刻蚀的深度大于等于N+注入的宽度，P+区4所在深度大于N+区5所在深度。

步骤五：移除P+注入掩膜17，先将晶片采用稀HCl和RCA清洗，并在表面淀积碳膜18对表面进行保护；再将晶片在高温下进行高温注入离子的激活退火，然后将晶片表面的碳膜18移除掉，对SiC的表面进行牺牲氧化形成SiO，并用BOE清洗去除SiO；

具体操作为：移除表面的P+注入掩膜17并通过稀HCl和RCA清洗洁净后，在表面淀积一层碳膜或者采用光刻胶高温处理形成富碳层作为高温退火保护层，该膜层的厚度为10nm-600nm；并在高温惰性气体气氛下进行退火，退火温度为1600℃-1900℃，时间为5min-60min；在高温退火过程中对注入的杂质进行激活并恢复部分晶格损伤，将表面的碳膜层移除掉，紧接着对SiC的表面进行牺牲氧化形成SiO，并用BOE清洗去除SiO移除表面的损伤层。

步骤六：通过栅氧工艺在表面形成栅介质8和多晶硅栅极9，采用光刻胶作为掩膜，将栅氧之外多余的栅介质和多晶硅栅极刻蚀掉；

具体操作为：通过栅氧工艺在表面形成栅介质和多晶硅栅极，其中栅介质通过在1150-1500℃的高温，在O₂气氛中氧化20-40min，并在相同的温度下在NO气氛中退火30-60min以降低栅介质的界面态密度。采用LPCVD在栅介质表面沉积原位掺杂的多晶硅，厚度为300-800nm，采用光刻胶为掩膜，将栅氧之外的多余的介质和多晶硅刻蚀掉。

步骤七：通过CVD的方法淀积层间介质ILD10，并通过光刻和刻蚀形成源极接触孔；

步骤八：在正面沉积源极欧姆接触金属6，在背面沉积漏极欧姆接触金属7，源极欧姆接触金属6呈Z字型结构设置在P+区4和N+区5上方，源极欧姆接触金属6覆盖P+区4和部分N+区5，即源极欧姆接触金属6完全覆盖P+区4，源极欧姆接触金属6覆盖部分N+区5，漏极欧姆接触金属7呈平板状设置在SiC衬底层1的底部；漏极欧姆接触金属7覆盖SiC衬底层1的底部

步骤九：在源极欧姆接触金属6上表面、层间介质ILD10上表面和位于背面的漏极欧姆接触金属7下表面进行金属加厚处理，并在上表面露出栅接触孔，在上表面淀积钝化介质，并通过光刻将栅极和源极接触区的钝化介质刻蚀掉。

步骤八和步骤九的具体操作为：

a.在正面沉积源极欧姆接触金属6，并通过快速退火形成硅化物接触，在源极欧姆接触金属6上表面、层间介质ILD10上表面设置金属层Ⅰ11进行金属加厚淀积，并通过光刻刻蚀形成器件的栅极和源极；b.在金属层Ⅰ11上从下到上依次设置钝化介质PA层13和Polymide层14，对金属层Ⅰ11钝化介质淀积及刻蚀；

c.在背面SiC衬底层1进行减薄处理，以降低器件的比导通电阻；在背面沉积漏极欧姆接触金属7并通过激光退火形成欧姆接触；

d.漏极欧姆接触金属7下表面设置金属层Ⅱ12对背面金属进行加厚处理，形成器件的漏极。

实施例一

如图2所示，采用RCA方法清洗碳化硅外延片，并使用BOE(buffered oxide etch)或者DHF(diluted HF)去除碳化硅表面的自然氧化物，得到洁净的碳化硅外延片。

如图3所示，在洁净的SiC表面，通过淀积的方法掩膜，该掩膜即为为P-well注入掩膜15，掩膜的类型可以是LPCVD淀积形成的多晶硅，二氧化硅或者PECVD淀积的二氧化硅，USG等，并采用光刻胶涂在P-well注入掩膜上对P-well注入掩膜进行保护，对P-well注入区对应的P-well注入掩膜15进行曝光显影，并通过光刻和干法刻蚀，将P-well掩膜图形转移到掩膜层上，并进行Al离子注入，形成P-well区。

如图4-1所示，不去除P-well掩膜图形，进行CVD(化学气相沉积法)膜层的淀积与刻蚀，在P-well掩膜两侧形成自对准的沟道注入掩膜即图中圆弧形结构，淀积的介质可以与P-well掩膜的类型相同，也可以不同，CVD淀积的方法不限于PECVD，LPCVD或APCVD。在此步中P-well掩膜两侧形成自对准的沟道采用的是自对准侧墙工艺，在进行CVD膜层淀积时，膜层为各向同性生长，通过淀积与刻蚀的共同作用，CVD沉积掩膜的反刻蚀在P-well注入掩膜15与P-well区构成的拐角处形成侧壁即自对准掩膜。

如图5-1所示，以形成的自对准掩膜和P-well掩膜进行氮元素或磷元素注入，形成N+接触源区即N+区5；自对准掩膜和P-well掩膜构成N+注入掩膜16也称P-well注入掩膜及其侧墙。

如图6所示，去除P-well注入掩膜及其侧墙，并淀积新的掩膜即P+注入掩膜17，并进行P+注入图形的光刻及刻蚀，并注入Al元素形成P+源接触区即P+区4。

如图7所示，不去除P+注入掩膜17，以该注入掩膜作为刻蚀SiC的掩膜进行SiC源极刻蚀，形成SiC沟槽，目的是移除表面的过掺杂非晶层及杂质补偿层；将P+注入区域的SiC向下刻蚀，刻蚀的深度大于等于N+注入的宽度，以保证P+注入的高浓度区更加接近表面，形成良好的源极欧姆接触，避免了在浅表面P+注入和N+注入的高补偿区域有效空穴载流子浓度低的问题，使得同时形成良好的源极P+和N+欧姆接触。

如图8所示，移除表面的P+注入掩膜17并通过稀HCl和RCA清洗洁净后，在表面淀积一层碳膜或者采用光刻胶高温处理形成富碳层作为高温退火保护层，该膜层的厚度为10nm-600nm；并在高温惰性气体气氛下进行退火，退火温度为1600℃-1900℃，时间为5min-60min；在高温退火过程中对注入的杂质进行激活并恢复部分晶格损伤，将表面的碳膜层移除掉，紧接着对SiC的表面进行牺牲氧化形成SiO₂，并用BOE清洗去除SiO₂移除表面的损伤层。

如图9所示，通过栅氧工艺在表面形成栅介质和多晶硅栅极，其中栅介质通过在1150-1500℃的高温，在O₂气氛中氧化20-40min，并在相同的温度下在NO气氛中退火30-60min以降低栅介质的界面态密度。采用LPCVD在栅介质表面沉积原位掺杂的多晶硅，厚度为300-800nm，采用光刻胶为掩膜，将栅氧之外的多余的介质和多晶硅刻蚀掉。

如图10所示，通过CVD的方法淀积层间介质ILD，并通过光刻和刻蚀形成源极接触孔；

如图11所示，在正面沉积源极欧姆接触金属6，并通过RTA退火形成硅化物接触；

如图12所示，在源极欧姆接触金属6上表面、层间介质ILD10上表面设置金属层Ⅰ11进行金属加厚淀积，并通过光刻刻蚀形成器件的栅极和源极；

如图13所示，在金属层Ⅰ11上从下到上依次设置钝化介质PA层13和Polymide层14，对金属层Ⅰ11钝化介质淀积及刻蚀；

如图14所示，对背面SiC衬底层1进行减薄处理，以降低器件的比导通电阻；

如图15所示，在背面沉积漏极欧姆接触金属7并通过激光退火形成欧姆接触；

如图16所示，在漏极欧姆接触金属7下表面设置金属层Ⅱ12对背面金属进行加厚处理，形成器件的漏极。

实施例二

如图2所示，采用RCA方法清洗碳化硅外延片，并使用BOE(buffered oxide etch)或者DHF(diluted HF)去除碳化硅表面的自然氧化物，得到洁净的碳化硅外延片。

如图3所示，在洁净的SiC表面，通过淀积的方法掩膜，该掩膜即为为P-well注入掩膜15，掩膜的类型是LPCVD淀积形成的多晶硅，并采用光刻胶涂在P-well注入掩膜上对P-well注入掩膜进行保护，对P-well注入区对应的P-well注入掩膜15进行曝光显影，并通过光刻和干法刻蚀，将P-well掩膜图形转移到掩膜层上，并进行Al离子注入，形成P-well区。

如图4-2所示，不去除P-well掩膜图形，将带多晶硅掩膜的晶片放入氧化炉中，在800-1200℃的温度下进行高温氧化，氧化时间为10-100min，使多晶硅掩膜表面和侧壁氧化形成SiO₂层，形成自对准N+注入掩膜；

如图5-2所示，以形成的自对准N+注入掩膜进行氮元素或磷元素注入，形成N+接触源区即N+区5；自对准N+注入掩膜为N+注入掩膜16也称P-well注入掩膜及其侧墙。

如图6所示，去除P-well注入掩膜及其侧墙，并淀积新的掩膜即P+注入掩膜17，并进行P+注入图形的光刻及刻蚀，并注入Al元素形成P+源接触区即P+区4。

如图7所示，不去除P+注入掩膜17，以该注入掩膜作为刻蚀SiC的掩膜进行SiC源极刻蚀，形成SiC沟槽，目的是移除表面的过掺杂非晶层及杂质补偿层；将P+注入区域的SiC向下刻蚀，刻蚀的深度大于等于N+注入的宽度，以保证P+注入的高浓度区更加接近表面，形成良好的源极欧姆接触，避免了在浅表面P+注入和N+注入的高补偿区域有效空穴载流子浓度低的问题，使得同时形成良好的源极P+和N+欧姆接触。

如图8所示，移除表面的P+注入掩膜17并通过稀HCl和RCA清洗洁净后，在表面淀积一层碳膜或者采用光刻胶高温处理形成富碳层作为高温退火保护层，该膜层的厚度为10nm-600nm；并在高温惰性气体气氛下进行退火，退火温度为1600℃-1900℃，时间为5min-60min；在高温退火过程中对注入的杂质进行激活并恢复部分晶格损伤，将表面的碳膜层移除掉，紧接着对SiC的表面进行牺牲氧化形成SiO₂，并用BOE清洗去除SiO₂移除表面的损伤层。

如图9所示，通过栅氧工艺在表面形成栅介质和多晶硅栅极，其中栅介质通过在1150-1500℃的高温，在O₂气氛中氧化20-40min，并在相同的温度下在NO气氛中退火30-60min以降低栅介质的界面态密度。采用LPCVD在栅介质表面沉积原位掺杂的多晶硅，厚度为300-800nm，采用光刻胶为掩膜，将栅氧之外的多余的介质和多晶硅刻蚀掉。

如图10所示，通过CVD的方法淀积层间介质ILD，并通过光刻和刻蚀形成源极接触孔；

如图11所示，在正面沉积源极欧姆接触金属6，并通过RTA退火形成硅化物接触；

如图12所示，在源极欧姆接触金属6上表面、层间介质ILD10上表面设置金属层Ⅰ11进行金属加厚淀积，并通过光刻刻蚀形成器件的栅极和源极；

如图13所示，在金属层Ⅰ11上从下到上依次设置钝化介质PA层13和Polymide层14，对金属层Ⅰ11钝化介质淀积及刻蚀；

如图14所示，对背面SiC衬底层1进行减薄处理，以降低器件的比导通电阻；

如图15所示，在背面沉积漏极欧姆接触金属7并通过激光退火形成欧姆接触；

如图16所示，在漏极欧姆接触金属7下表面设置金属层Ⅱ12对背面金属进行加厚处理，形成器件的漏极。

本发明利用刻蚀去除表面由于经过N+和P+注入造成的过度掺杂层和非晶层，并使接触形成层下对应的P+源极有效掺杂浓度最高，以降低形成的比接触电阻，从而降低了自对准SiC MOSFET正面源极接触的欧姆接触电阻，降低了器件损耗。

以上结合附图对本发明进行了示例性描述，显然本发明具体实现并不受上述方式的限制，只要采用了本发明技术方案进行的各种非实质性的改进，或未经改进将本发明的构思和技术方案直接应用于其它场合的，均在本发明的保护范围之内。

Claims (10)

1.一种SiC MOSFET结构，其特征在于：包括SiC衬底层(1)、SiC外延层(2)、P-well区(3)、P+区(4)和N+区(5)，所述SiC外延层(2)生长在SiC衬底层(1)上，SiC外延层(2)覆盖SiC衬底层(1)，在SiC外延层(2)上远离SiC衬底层(1)的一侧设有P-well区(3)、P+区(4)和N+区(5)。

2.如权利要求1所述的一种SiC MOSFET结构，其特征在于：所述SiC外延层(2)的两侧均设有P-well区(3)、P+区(4)和N+区(5)，N+区(5)位于P-well区(3)，P+区(4)的顶部与N+区(5)的底部平齐，P+区(4)底部所在深度大于P-well区(3)底部所在深度。

3.如权利要求2所述的一种SiC MOSFET结构，其特征在于：所述P-well区(3)为水平放置的∟型结构包括竖区(31)和横区(32)，竖区(31)的顶部与SiC外延层(2)的顶部平齐，N+区(5)位于∟型结构形成的空间中，N+区(5)的顶部与竖区(31)顶部平齐，N+区(5)的长度与横区(32)长度一致，P+区(4)位于横区(32)远离竖区(31)的一端的端部，P+区(4)的底部深于横区(32)的底部，P+区(4)的顶部与横区(32)的顶部平齐。

4.如权利要求3所述的一种SiC MOSFET结构，其特征在于：所述SiC MOSFET结构还包括源极欧姆接触金属(6)和漏极欧姆接触金属(7)，源极欧姆接触金属(6)呈Z字型结构设置在P+区(4)和N+区(5)上方，源极欧姆接触金属(6)覆盖P+区(4)和部分N+区(5)，漏极欧姆接触金属(7)呈平板状设置在SiC衬底层(1)的底部，漏极欧姆接触金属(7)覆盖SiC衬底层(1)的底部。

5.如权利要求4所述的一种SiC MOSFET结构，其特征在于：所述SiC外延层(2)的顶部设有栅介质(8)和多晶硅栅极(9)，栅介质(8)的底部与SiC外延层(2)顶部、P-well区(3)的竖区顶部、N+区(5)的顶部贴合，栅介质(8)覆盖SiC外延层(2)、P-well区(3)的竖区(31)和部分N+区(5)，多晶硅栅极(9)位于栅介质(8)的上方且覆盖栅介质(8)；在多晶硅栅极(9)的上表面、多晶硅栅极(9)的两侧壁和栅介质(8)的两侧壁设有层间介质ILD(10)。

6.如权利要求5所述的一种SiC MOSFET结构，其特征在于：所述源极欧姆接触金属(6)上表面、层间介质ILD(10)上表面设置金属层Ⅰ(11)，且金属层Ⅰ(11)上露出栅接触孔，漏极欧姆接触金属(7)下表面设置金属层Ⅱ(12)形成漏极(15)，在金属层Ⅰ(11)上从下到上依次设置钝化介质PA层(13)和Polymide层(14)并露出源极(14)。

7.一种SiC MOSFET制造方法，其特征在于：基于权利要求1至6任意一项所述的一种SiCMOSFET结构，所述制造方法为：

步骤一：去除SiC外延层表面的自然氧化物，得到洁净的碳化硅外延片；

步骤二：在洁净的SiC外延层表面沉积介质作为P-well注入掩膜(15)，并采用光刻胶掩膜作为保护，将P-well注入区对应的P-well注入掩膜(15)刻蚀掉，进行高温注入离子形成P-well区(3)；

步骤三：不去除P-well注入掩膜，采用介质淀积并刻蚀的方法形成N+注入掩膜(16)，并进行高温注入形成N+区(5)；

步骤四：移除N+注入掩膜(16)，再次通过淀积形成P+注入掩膜(17)，并采用光刻胶掩膜进行保护，将P+注入区对应的P+注入掩膜(17)刻蚀掉，进行高温注入形成P+区(4)，紧接着不去除P+注入掩膜(17)，对SiC外延层进行刻蚀，将表层的SiC层刻蚀掉；

步骤五：移除P+注入掩膜(17)，对晶片清洗，并在晶片表面淀积碳膜(18)对表面进行保护，在高温下进行高温注入离子的激活退火，将晶片表面的碳膜(18)移除掉，对SiC的表面进行牺牲氧化，并用BOE清洗去除；

步骤六：通过栅氧工艺在表面形成栅介质(8)和多晶硅栅极(9)，采用光刻胶作为掩膜，将栅氧之外多余的栅介质和多晶硅栅极刻蚀掉；

步骤七：在表面淀积层间介质ILD(10)，并通过光刻和刻蚀形成源极接触孔；

步骤八：在正面沉积源极欧姆接触金属(6)，在背面沉积漏极欧姆接触金属(7)；

步骤九：在源极欧姆接触金属(6)上表面、层间介质ILD(10)上表面和位于背面的漏极欧姆接触金属(7)下表面进行金属加厚处理，并在上表面露出栅接触孔，在上表面淀积钝化介质，并通过光刻将栅极和源极接触区的钝化介质刻蚀掉。

8.如权利要求7所述的一种SiC MOSFET制造方法，其特征在于：所述步骤四中将P+注入区域的SiC外延层向下刻蚀，P+注入区的表面被刻蚀掉，刻蚀的深度大于等于N+注入的宽度，P+区(4)所在深度大于N+区(5)所在深度。

9.如权利要求7所述的一种SiC MOSFET制造方法，其特征在于：所述步骤五的具体操作为：移除表面的P+注入掩膜(17)并通过稀HCl和RCA清洗洁净后，在表面淀积一层碳膜或者采用光刻胶高温处理形成富碳层作为高温退火保护层，该膜层的厚度为10nm-600nm；并在高温惰性气体气氛下进行退火，退火温度为1600℃-1900℃，时间为5min-60min；在高温退火过程中对注入的杂质进行激活并恢复部分晶格损伤，将表面的碳膜层移除掉，紧接着对SiC的表面进行牺牲氧化形成SiO₂，并用BOE清洗去除SiO₂移除表面的损伤层。

10.如权利要求7所述的一种SiC MOSFET制造方法，其特征在于：所述步骤八和步骤九的具体操作为：

a.在正面沉积源极欧姆接触金属(6)，并通过快速热退火形成硅化物接触，在源极欧姆接触金属(6)上表面、层间介质ILD(10)上表面设置金属层Ⅰ(11)进行金属加厚淀积，并通过光刻刻蚀形成器件的栅极和源极；

b.在金属层Ⅰ(11)上从下到上依次设置钝化介质PA层(13)和Polymide层(14)，对金属层Ⅰ(11)钝化介质淀积及刻蚀；

c.对背面SiC衬底层(1)进行减薄处理，以降低器件的比导通电阻；在背面沉积漏极欧姆接触金属(7)并通过激光退火形成欧姆接触；

d.在漏极欧姆接触金属(7)下表面设置金属层Ⅱ(12)对背面金属进行加厚处理，形成器件的漏极。

Images