CN102097308A - 一种侧墙回刻方法 - Google Patents
一种侧墙回刻方法 Download PDFInfo
- Publication number
- CN102097308A CN102097308A CN2009102014900A CN200910201490A CN102097308A CN 102097308 A CN102097308 A CN 102097308A CN 2009102014900 A CN2009102014900 A CN 2009102014900A CN 200910201490 A CN200910201490 A CN 200910201490A CN 102097308 A CN102097308 A CN 102097308A
- Authority
- CN
- China
- Prior art keywords
- side wall
- grid
- silicon nitride
- metal silicide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提出了一种侧墙回刻方法，应用在具有栅极、栅氧化层、氧化层侧墙、氮化硅侧墙和金属硅化物的半导体衬底结构上，其中，所述栅氧化层和栅极依次位于半导体衬底上，氧化层侧墙位于所述栅极侧壁，氮化硅侧墙位于所述氧化层侧墙上，源极和漏极位于栅极两侧的半导体衬底中，金属硅化物位于所述源、漏极上以及栅极顶部；该方法包括，首先通过氧化所述金属硅化物，在金属硅化物上形成二氧化硅和金属氧化物混合层；然后回刻氮化硅侧墙。本发明利用含氟气体对二氧化硅和氮化硅刻蚀速率的高选择比，使二氧化硅和金属氧化物混合层作为金属硅化物的保护层，避免随后进行的氮化硅侧墙回刻步骤中所用的含氟刻蚀气体对金属硅化物的侵蚀，保证栅极接触孔、源极接触孔和漏极接触孔的良好欧姆接触。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体器件中栅极侧墙回刻方法。
背景技术
目前，金属氧化物半导体晶体管(MOS)包括栅极，位于栅极两侧的源极和漏极，栅极下方的导电沟道，所述栅极和导电沟道之间的栅氧化层。在栅极侧壁形成环绕栅极的氮氧化物侧墙(Spacer)(氧化硅和氮化硅)，所述氮氧化物侧墙一方面可以保护栅极，另一方面可以防止源、漏极注入与导电沟道过于接近而产生漏电流甚至源漏之间导通。同时，为减小栅极接触孔、源极接触孔和漏极接触孔的欧姆接触电阻，在源、漏极注入之后，会在栅极顶部以及源极、漏极上生长金属硅化物(如：镍化硅层或钛化硅层)。随着半导体工艺尺寸的不断减小，导电沟道的长度也不断缩短，短沟道效应越来越明显，仅仅依靠缩小器件尺寸已经不能满足需求。为了进一步提高MOS器件的性能，通过氮化硅应力薄膜对导电沟道施加不同形式的应力可以提高两类载流子迁移率(对空穴载流子加压应力，对电子加张应力)提高器件速度。在形成金属硅化物之后进行侧墙回刻去掉氮化硅侧墙，能使接下来生长的氮化硅应力薄膜和导电沟道的距离更近，从而施加应力的效果更好。但是，在侧墙回刻过程中，刻蚀使用的含氟气体会对金属硅化物造成损伤。
以下结合现有技术在栅极氮化硅侧墙回刻过程中MOS器件的剖面图1a～1h，说明现有技术MOS器件制作过程中栅极氮化硅侧墙回刻步骤：
步骤一、在半导体衬底101上进行双阱工艺，定义MOS的有源区，如图1a所示，在半导体衬底101上形成阱100。
在本步骤中，双阱包括一个N阱和一个P阱，通常采用倒掺杂阱技术进行，也就是在半导体衬底101中定义的N阱区域注入磷等掺杂杂质，后续形成PMOS，在定义的P阱区域注入硼等掺杂杂质，后续形成N型NMOS。
在这里以在P阱以及在P阱上形成的结构进行详细介绍，以形成NMOS，而N阱上形成的结构则忽略介绍，步骤基本相同。
步骤二，在半导体衬底101上进行浅槽隔离(STI)工艺，隔离MOS的有源区，即在P阱100中进行隔离以及隔离P阱和N阱，如图1b所示，在半导体器件衬底100中形成STI102。
在本步骤中，形成STI102的过程为：先在半导体衬底101依次沉积隔离氧化层和氮化物层，采用曝光显影工艺在氮化物层上涂覆的光刻胶层定义出STI图形，将具有STI图形的光刻胶层作为掩膜依次刻蚀氮化层、隔离氧化层以及半导体衬底101得到STI槽，然后对STI槽进行氧化物填充后，进行氮化物层和隔离氧化物层的抛光处理，在半导体衬底101中得到STI102。
步骤三，参见图1c，在半导体衬底101的表面和STI102的表面依次沉积栅氧化层和多晶硅层后，采用离子注入方法10对多晶硅层进行预掺杂。
在本步骤中，对于NMOS来说，掺杂的杂质为磷，目的是为了使得最终制造的半导体器件的栅极导电，对于PMOS来说，掺杂的杂质为硼。
步骤四，采用光刻工艺得到栅极103后，对栅极103和半导体衬底101的表面进行再次氧化，形成再氧化层，在图中没有体现。
在本步骤中，采用光刻工艺得到栅极103的过程为：涂覆光刻胶层后通过具有栅极图形的光罩对其曝光显影，在光刻胶层形成栅极图形，然后以具有栅极图形的光刻胶层为掩膜，依次刻蚀多晶硅层和栅氧化层，形成栅极103；
在本步骤中，形成再氧化层的过程为：采用化学气相沉积(ChemicalVapor Deposition，CVD)方法沉积得到氧化层，在栅极203表面及半导体器件衬底101的表面上得到再氧化层，该再氧化层的作用是为了修补在形成栅极103过程中对半导体器件衬底101表面的损伤。
步骤五，在再次氧化的栅极103上形成偏移侧墙后，以离子注入20方法对半导体器件衬底101的阱进行轻掺杂，参见图1d。
在图中，省略了偏移侧墙，侧墙一般采用氮化物构成，偏移侧墙的形成是为了在轻掺杂工艺中防止NMOS沟道长度的减小而增加的源漏间电荷穿通的可能性。
当然，在具体实现上，也可以不形成偏移侧墙。
在该步骤中，对于NMOS来说，轻掺杂采用的杂质可以为砷，使得半导体器件衬底101的上表面成为非晶态，减少源漏极间的沟道漏电流效应。
步骤六，由于栅极103在掺杂的过程中受到注入离子的撞击，导致硅结构的晶格发生损伤，为恢复损伤，离子注入20后进行快速热退火处理。
步骤七，参见图1e，半导体衬底101上生长低温氧化层后进行刻蚀工艺，在栅极侧壁形成二氧化硅侧墙203，再生长氮化硅层并进行刻蚀工艺，在二氧化硅侧墙上形成氮化硅侧墙204；
在本步骤中，低温氧化层是用CVD的方法生长；
在本步骤中，氮化硅层是用CVD或炉管扩散的方法生长；
在图中，为了使得简化且易于表示，省略了再氧化层202。
步骤八，参见图1f，对栅极103形成氮化硅侧墙204后，在半导体器件器件衬底101上就定义出源漏极区域，以离子注入30的方法对栅极103和栅极103两侧的半导体器件衬底101进行掺杂，形成漏极301和源极302。
步骤九，参见图1g，采用物理气相沉积(PVD)的方法在栅极顶部和源极、漏极区域上沉积镍，然后进行快速退火处理形成镍化硅401后，采用化学方法刻蚀掉未反应的镍。
本步骤是为了形成接触孔，可以使得有源区形成金属接触。
在该步骤中，也可以采用其他金属进行该反应生成金属硅化物。
步骤十、参见图1h，用等离子体干法刻蚀的方法回刻氮化硅侧墙204，以二氧化硅侧墙203作为刻蚀停止层。
本步骤中，回刻所用刻蚀气体是CH3F、CH2F2和CHF3中的一种或组合， 在所述刻蚀气体中混合使用氧气作为辅助气体；
本步骤中，刻蚀气体的流量范围是20标况毫升每分(sccm)到200标况毫升每分，刻蚀时间范围是20秒到100秒。
在氮化硅侧墙回刻过程中，由于刻蚀使用的CH3F、CH2F2和CHF3气体会对栅极顶部以及源、漏极表面的镍化硅造成损伤，使镍化硅的厚度减小，影响后续制程中栅极接触孔、源极接触孔和漏极接触孔的欧姆接触。
发明内容
有鉴于此，本发明解决的技术问题是：
在氮化硅侧墙回刻过程中使用的含氟刻蚀气体会对栅极顶部以及源、漏极表面的金属硅化物造成损伤，影响后续制程中栅极接触孔、源极接触孔和漏极接触孔的欧姆接触。
为解决上述问题，本发明的技术方案具体是这样实现的：
一种侧墙回刻方法，
应用在具有栅极、栅氧化层、氧化层侧墙、氮化硅侧墙和金属硅化物的半导体衬底结构上，其中，所述栅氧化层和栅极依次位于半导体衬底上，氧化层侧墙位于所述栅极侧壁，氮化硅侧墙位于所述氧化层侧墙上，源极和漏极位于栅极两侧的半导体衬底中，金属硅化物位于所述源、漏极上以及栅极顶部；该方法包括：
通过氧化所述金属硅化物，在金属硅化物上形成二氧化硅和金属氧化物混合层；
回刻氮化硅侧墙。
所述金属硅化物为镍化硅或钛化硅。
所述氧化所述金属硅化物是用通入氧气的方法实现。
所述氧气的流量范围是50标况毫升每分到200标况毫升每分。
所述氧化的加偏压范围是0伏特到100伏特。
所述二氧化硅和金属氧化物混合层的厚度范围是5埃到10埃。
由上述的技术方案可见，本发明在氮化硅侧墙回刻之前，用氧气钝化金属硅化物表面，生长二氧化硅和金属氧化物混合层，利用含氟气体对二氧化硅和氮化硅刻蚀速率的高选择比，使二氧化硅层作为金属硅化物的保护层，避免随后进行的氮化硅侧墙回刻步骤中所用的含氟刻蚀气体对金属硅化物的侵蚀，保证栅极接触孔、源极接触孔和漏极接触孔的良好欧姆接触。
附图说明
图1a～1h为现有技术栅极氮化硅侧墙的回刻过程中MOS器件的剖面图；
图2a～2e为本发明栅极氮化硅侧墙的回刻过程中MOS器件的剖面图；
图3为本发明MOS器件制作过程中栅极氮化硅侧墙的回刻流程图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
一种侧墙回刻方法，该方法包括：
应用在具有栅极、栅氧化层、氧化层侧墙、氮化硅侧墙和金属硅化物的半导体衬底结构，其中，所述栅极下方是栅氧化层，所述栅极侧壁有氧化层侧墙，所述氧化层侧墙上有氮化硅侧墙，所述栅极两侧的半导体衬底中有源极和漏极，在所述源、漏极上和栅极顶部有金属硅化物；
首先氧化所述金属硅化物生长二氧化硅和金属氧化物混合层；
然后回刻氮化硅侧墙。
以下结合本发明在栅极氮化硅侧墙回刻过程中MOS器件的剖面图2a～2e，说明如图3所示本发明MOS器件制作过程中栅极氮化硅侧墙回刻流程：
步骤301、在半导体衬底101上进行双阱工艺，定义MOS的有源区，在半导体衬底101上形成阱100。
在本步骤中，双阱包括一个N阱和一个P阱，通常采用倒掺杂阱技术 进行，也就是在半导体衬底101中定义的N阱区域注入磷等掺杂杂质，后续形成PMOS，在定义的P阱区域注入硼等掺杂杂质，后续形成N型NMOS。
在这里以在P阱以及在P阱上形成的结构进行详细介绍，以形成NMOS，而N阱上形成的结构则忽略介绍，步骤基本相同。
步骤302，在半导体衬底101上进行浅槽隔离(STI)工艺，隔离MOS的有源区，即在P阱100中进行隔离以及隔离P阱和N阱，在半导体器件衬底100中形成STI102。
在本步骤中，形成STI102的过程为：先在半导体衬底101依次沉积隔离氧化层和氮化物层，采用曝光显影工艺在氮化物层上涂覆的光刻胶层定义出STI图形，将具有STI图形的光刻胶层作为掩膜依次刻蚀氮化层、隔离氧化层以及半导体衬底101得到STI槽，然后对STI槽进行氧化物填充后，进行氮化物层和隔离氧化物层的抛光处理，在半导体衬底101中得到STI102。
步骤303，在半导体衬底101的表面和STI102的表面依次沉积栅氧化层和多晶硅层后，采用离子注入方法10对多晶硅层进行预掺杂。
在本步骤中，对于NMOS来说，掺杂的杂质为磷，目的是为了使得最终制造的半导体器件的栅极导电，对于PMOS来说，掺杂的杂质为硼。
步骤304，采用光刻工艺得到栅极103后，对栅极103和半导体衬底101的表面进行再次氧化，形成再氧化层。
在本步骤中，采用光刻工艺得到栅极103的过程为：涂覆光刻胶层后通过具有栅极图形的光罩对其曝光显影，在光刻胶层形成栅极图形，然后以具有栅极图形的光刻胶层为掩膜，依次刻蚀多晶硅层和栅氧化层，形成栅极103；
在本步骤中，形成再氧化层的过程为：采用化学气相沉积(ChemicalVapor Deposition，CVD)方法沉积得到氧化层，在栅极203表面及半导体器件衬底101的表面上得到再氧化层，该再氧化层的作用是为了修补在形成栅极103过程中对半导体器件衬底101表面的损伤。
步骤305，在再次氧化的栅极103上形成偏移侧墙后，以离子注入20 方法对半导体器件衬底101的阱进行轻掺杂。
偏移侧墙一般采用氮化物构成，偏移侧墙的形成是为了在轻掺杂工艺中防止NMOS沟道长度的减小而增加的源漏间电荷穿通的可能性。
当然，在具体实现上，也可以不形成偏移侧墙。
在该步骤中，对于NMOS来说，轻掺杂采用的杂质可以为砷，使得半导体器件衬底101的上表面成为非晶态，减少源漏极间的沟道漏电流效应。
步骤306，由于栅极103在掺杂的过程中受到注入离子的撞击，导致硅结构的晶格发生损伤，为恢复损伤，离子注入20后进行快速热退火处理。
步骤307，参见图2a，半导体衬底101上生长低温氧化层后进行刻蚀工艺，在栅极侧壁形成二氧化硅侧墙203，再生长氮化硅层并进行刻蚀工艺，在二氧化硅侧墙上形成氮化硅侧墙204；
在本步骤中，低温氧化层是用CVD的方法生长；
在本步骤中，氮化硅层是用CVD或炉管扩散的方法生长；
在图中，为了使得简化且易于表示，省略了再氧化层202。
步骤308，参见图2b，对栅极103形成氮化硅侧墙204后，在半导体器件器件衬底101上就定义出源漏极区域，以离子注入30的方法对栅极103和栅极103两侧的半导体器件衬底101进行掺杂，形成漏极301和源极302。
步骤309，参见图2c，采用物理气相沉积(PVD)的方法在栅极顶部和源极、漏极区域上沉积镍，然后进行快速退火处理形成镍化硅401后，采用化学方法刻蚀掉未反应的镍。
本步骤是为了形成接触孔，可以使得有源区形成金属接触。
在该步骤中，也可以采用其他金属进行该反应生成金属硅化物。
步骤301～步骤309与和现有的步骤相同。
步骤310、参见图2d在镍化硅上生长二氧化硅和氧化镍混合层402；
本步骤中，生长二氧化硅和氧化镍混合层402所用气体为氧气，氧气和镍化硅反应生成二氧化硅和氧化镍混合层；所述氧气的流量范围是50标况 毫升每分到200标况毫升每分，这是为了过度过度氧化，氧化过程通过加0到100伏特的偏压来控制二氧化硅的生长厚度。
本步骤中，二氧化硅和氧化镍混合层402的厚度范围是5埃到10埃；
步骤311、参见图2e，用等离子体干法刻蚀的方法回刻氮化硅侧墙204，以二氧化硅侧墙203作为刻蚀停止层。
本步骤中，回刻所用刻蚀气体是CH3F、CH2F2和CHF3中的一种或组合，在所述刻蚀气体中混合使用氧气作为辅助气体；
本步骤中，刻蚀气体的流量范围是20标况毫升每分到200标况毫升每分，刻蚀时间范围是20秒到100秒。在本步骤中，利用含氟的刻蚀气体对氮化硅和二氧化硅的高选择比，使镍化硅表面的二氧化硅层作为氮化硅回刻的保护层，减少镍化硅的损失。
本发明在金属硅化物表面形成的二氧化硅和金属氧化物的混合层的厚度只有几埃到十几埃，在后续制作接触孔的过程中，接触孔的位置与金属硅化物的位置对应，因此，在刻蚀层间介质层形成接触孔时，会去除所述的二氧化硅和金属氧化物的混合层，露出镍化硅，因此对接触孔和镍化硅的接触没有影响。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种氮化硅侧墙的回刻方法，
应用在具有栅极、栅氧化层、氧化层侧墙、氮化硅侧墙和金属硅化物的半导体衬底结构上，其中，所述栅氧化层和栅极依次位于半导体衬底上，氧化层侧墙位于所述栅极侧壁，氮化硅侧墙位于所述氧化层侧墙上，源极和漏极位于栅极两侧的半导体衬底中，金属硅化物位于所述源、漏极上以及栅极顶部；该方法包括：
通过氧化所述金属硅化物，在金属硅化物上形成二氧化硅和金属氧化物混合层；
回刻氮化硅侧墙。
2.如权利要求1所述方法，其特征在于，所述金属硅化物为镍化硅或钛化硅。
3.如权利要求1所述方法，其特征在于，所述氧化所述金属硅化物是用通入氧气的方法实现。
4.如权利要求3所述方法，其特征在于，所述氧气的流量范围是50标况毫升每分到200标况毫升每分。
5.如权利要求1所述方法，其特征在于，所述氧化的加偏压范围是0伏特到100伏特。
6.如权利要求1所述方法，其特征在于，所述二氧化硅和金属氧化物混合层的厚度范围是5埃到10埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102014900A CN102097308A (zh) | 2009-12-15 | 2009-12-15 | 一种侧墙回刻方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102014900A CN102097308A (zh) | 2009-12-15 | 2009-12-15 | 一种侧墙回刻方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102097308A true CN102097308A (zh) | 2011-06-15 |
Family
ID=44130334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102014900A Pending CN102097308A (zh) | 2009-12-15 | 2009-12-15 | 一种侧墙回刻方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102097308A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102709314A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 物理隔离的硅纳米晶双位存储结构及其制备方法 |
| CN103000520A (zh) * | 2011-09-09 | 2013-03-27 | 中芯国际集成电路制造(上海)有限公司 | Mos表面栅极侧壁层的刻蚀方法 |
| CN103183307A (zh) * | 2011-12-28 | 2013-07-03 | 中国科学院微电子研究所 | 张应力 LPCVD SiO2膜的制造方法 |
| CN104022030A (zh) * | 2013-03-01 | 2014-09-03 | 中芯国际集成电路制造(上海)有限公司 | 间隙壁去除方法 |
| CN104051340B (zh) * | 2013-03-13 | 2017-02-08 | 中芯国际集成电路制造(上海)有限公司 | 一种采用应力接近技术的晶体管的制作方法 |
| CN104218001B (zh) * | 2013-05-30 | 2017-02-15 | 上海华虹宏力半导体制造有限公司 | 闪存栅极的制造方法 |
-
2009
- 2009-12-15 CN CN2009102014900A patent/CN102097308A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000520A (zh) * | 2011-09-09 | 2013-03-27 | 中芯国际集成电路制造(上海)有限公司 | Mos表面栅极侧壁层的刻蚀方法 |
| CN103000520B (zh) * | 2011-09-09 | 2015-12-16 | 中芯国际集成电路制造(上海)有限公司 | Mos表面栅极侧壁层的刻蚀方法 |
| CN103183307A (zh) * | 2011-12-28 | 2013-07-03 | 中国科学院微电子研究所 | 张应力 LPCVD SiO2膜的制造方法 |
| CN103183307B (zh) * | 2011-12-28 | 2016-04-20 | 中国科学院微电子研究所 | 张应力LPCVD SiO2膜的制造方法 |
| CN102709314A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 物理隔离的硅纳米晶双位存储结构及其制备方法 |
| CN104022030A (zh) * | 2013-03-01 | 2014-09-03 | 中芯国际集成电路制造(上海)有限公司 | 间隙壁去除方法 |
| CN104022030B (zh) * | 2013-03-01 | 2017-07-11 | 中芯国际集成电路制造(上海)有限公司 | 间隙壁去除方法 |
| CN104051340B (zh) * | 2013-03-13 | 2017-02-08 | 中芯国际集成电路制造(上海)有限公司 | 一种采用应力接近技术的晶体管的制作方法 |
| CN104218001B (zh) * | 2013-05-30 | 2017-02-15 | 上海华虹宏力半导体制造有限公司 | 闪存栅极的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100994857B1 (ko) | 트랜지스터, 트랜지스터 제조 방법 및 반도체 장치 | |
| US7332439B2 (en) | Metal gate transistors with epitaxial source and drain regions | |
| US8383485B2 (en) | Epitaxial process for forming semiconductor devices | |
| CN100463143C (zh) | 具有氧化物间隔层的应变源漏cmos的集成方法 | |
| CN101026162A (zh) | 半导体器件及其制造方法 | |
| US9190327B2 (en) | CMOS transistors and fabrication method thereof | |
| CN102097308A (zh) | 一种侧墙回刻方法 | |
| US20210234035A1 (en) | Transistor manufacturing method and gate-all-around device structure | |
| JP5268859B2 (ja) | 半導体装置 | |
| CN104616979A (zh) | 半导体器件的形成方法 | |
| CN102856257A (zh) | 半导体器件的形成方法 | |
| CN102800594A (zh) | Pmos管的制作方法 | |
| US20050035413A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| CN102117773B (zh) | 半导体器件和使用应力记忆技术工艺制造半导体器件的方法 | |
| CN102054697A (zh) | 半导体器件的器件层制作方法 | |
| CN102915968A (zh) | Cmos晶体管的制作方法 | |
| CN105408994B (zh) | 用于源极/漏极外延控制的经改进硬掩模 | |
| CN108074870A (zh) | 晶体管及其形成方法 | |
| CN102468239A (zh) | 半导体器件的制作方法 | |
| CN100499044C (zh) | 采用新硬掩模的应变源漏制作方法 | |
| CN104701166A (zh) | 半导体器件的形成方法 | |
| KR20100108419A (ko) | 박막 및 그 박막을 이용한 반도체 장치의 제조 방법 | |
| CN102856259A (zh) | 半导体器件的形成方法 | |
| KR100933809B1 (ko) | 듀얼 게이트 산화막 형성 방법 | |
| KR100685602B1 (ko) | 반도체소자의 게이트전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110615 |