CN114334612A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN114334612A CN114334612A CN202210244121.5A CN202210244121A CN114334612A CN 114334612 A CN114334612 A CN 114334612A CN 202210244121 A CN202210244121 A CN 202210244121A CN 114334612 A CN114334612 A CN 114334612A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- manufacturing
- substrate
- oxide layer
- heating plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
本发明提供了一种半导体器件及其制造方法,所述半导体器件的制造方法包括:提供一衬底,所述衬底中形成有沟槽;将所述衬底放入SACVD设备中,采用SACVD工艺形成膜层结构于所述沟槽的底壁和侧壁上,所述膜层结构包括依次形成的成核层、第一氧化物层和第二氧化物层;其中,所述SACVD设备包括用于通入反应气体的进气莲蓬头以及用于承载和加热所述衬底的加热盘,所述进气莲蓬头与所述加热盘相对设置;控制所述进气莲蓬头的温度,以降低所述膜层结构表面形成葡萄球状颗粒的频率。本发明的技术方案能够有效降低膜层结构表面形成葡萄球状颗粒的频率。
Description
技术领域
本发明涉及集成电路制造领域,特别涉及一种半导体器件及其制造方法。
背景技术
金属氧化物半导体(Metal Oxide Semiconductor,MOS)器件以其价格低廉、技术成熟、开关速度快以及驱动简单等诸多优点被广泛应用在便携电子设备、汽车电子、工业控制以及照明等领域。次大气压化学气相沉积(SACVD)方法在高深宽比工艺(HARP)中良好的沟槽填充能力,被广泛应用于55nm及以下制程中,且对于SGT(屏蔽栅沟槽) MOS的高深宽比(>8:1)沟槽也同样适用。
但是,量产过程中,采用SACVD方法进行沟槽填充存在如下问题:
如图1所示,衬底11中的沟槽12的侧壁和底壁以及衬底11的顶面沉积膜层13后,膜层13表面会形成图2所示的葡萄球状颗粒D1,位于沟槽内的葡萄球状颗粒D1在后续工艺步骤中无法从沟槽中去除,严重影响产品的良率;
因此,需要对SACVD方法进行沟槽填充的工艺进行改进,以避免形成葡萄球状颗粒,进而提升产品良率是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法,能够有效降低膜层结构表面形成葡萄球状颗粒的频率。
为实现上述目的,本发明提供了一种半导体器件的制造方法,包括:
提供一衬底,所述衬底中形成有沟槽;
将所述衬底放入SACVD设备中,采用SACVD工艺形成膜层结构于所述沟槽的底壁和侧壁上,所述膜层结构包括依次形成的成核层、第一氧化物层和第二氧化物层;
其中,所述SACVD设备包括用于通入反应气体的进气莲蓬头以及用于承载和加热所述衬底的加热盘,所述进气莲蓬头与所述加热盘相对设置;控制所述进气莲蓬头的温度,以降低所述膜层结构表面形成葡萄球状颗粒的频率。
可选地,控制所述进气莲蓬头与所述加热盘之间的距离,以控制所述进气莲蓬头的温度。
可选地,在形成所述第一氧化物层和所述第二氧化物层时,控制所述进气莲蓬头与所述加热盘之间的距离减小50mil~100mil。
可选地,所述SACVD设备还包括热交换装置和管路,所述热交换装置通过所述管路向所述进气莲蓬头输送循环水,以控制所述进气莲蓬头的温度。
可选地,所述循环水的温度为55℃~65℃。
可选地,加热所述衬底时,所述加热盘的温度为530℃~550℃。
可选地,所述反应气体包括正硅酸乙酯和臭氧。
可选地,在形成所述第二氧化物层时,还包括控制所述正硅酸乙酯的流量,以提高沉积速率。
可选地,所述正硅酸乙酯的流量为5500mg/min~6500mg/min。
本发明还提供一种半导体器件,采用所述的半导体器件的制造方法制造。
与现有技术相比,本发明的技术方案具有以下有益效果:
1、本发明的半导体器件的制造方法,包括:提供一衬底,所述衬底中形成有沟槽;将所述衬底放入SACVD设备中,采用SACVD工艺形成膜层结构于所述沟槽的底壁和侧壁上,所述膜层结构包括依次形成的成核层、第一氧化物层和第二氧化物层;其中,所述SACVD设备包括用于通入反应气体的进气莲蓬头以及用于承载和加热所述衬底的加热盘,所述进气莲蓬头与所述加热盘相对设置;控制所述进气莲蓬头的温度,以降低所述膜层结构表面形成葡萄球状颗粒的频率。本发明的半导体器件的制造方法能够有效降低膜层结构表面形成葡萄球状颗粒的频率,且使得产能得到有效提升。
2、本发明的半导体器件,由于采用所述的半导体器件的制造方法制造,能够有效降低膜层结构表面形成葡萄球状颗粒的频率。
附图说明
图1是沟槽填充的示意图;
图2是图1所示的沟槽填充形成的膜层表面的葡萄球状颗粒的扫描电子显微镜图;
图3是本发明一实施例的半导体器件的制造方法的流程图;
图4是本发明一实施例的SACVD设备内部的结构示意图。
具体实施方式
为使本发明的目的、优点和特征更加清楚,以下对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种半导体器件的制造方法,参阅图3,图3是本发明一实施例的半导体器件的制造方法的流程图,所述半导体器件的制造方法包括:
步骤S1,提供一衬底,所述衬底中形成有沟槽;
步骤S2,将所述衬底放入SACVD设备中,采用SACVD工艺形成膜层结构于所述沟槽的底壁和侧壁上,所述膜层结构包括依次形成的成核层、第一氧化物层和第二氧化物层;其中,所述SACVD设备包括用于通入反应气体的进气莲蓬头以及用于承载和加热所述衬底的加热盘,所述进气莲蓬头与所述加热盘相对设置;控制所述进气莲蓬头的温度,以降低所述膜层结构表面形成葡萄球状颗粒的频率。
下面更为详细的介绍本实施例提供的半导体器件的制造方法。
按照步骤S1,提供一衬底,所述衬底中形成有沟槽;
所述衬底可以仅为基底,或者包括基底以及形成于所述基底上的膜层。所述基底可以为本领域技术人员熟知的任意合适的底材,例如可以为硅、锗、锗硅、碳硅、碳锗硅、砷化铟以及砷化镓等半导体;所述膜层可以为介质层等。
可以采用刻蚀工艺在所述衬底中形成至少一个所述沟槽。
按照步骤S2,将所述衬底放入SACVD(次大气压化学气相沉积)设备中,采用SACVD工艺形成膜层结构于所述沟槽的底壁和侧壁上,所述膜层结构未将所述沟槽填满,所述膜层结构包括依次形成的成核层、第一氧化物层和第二氧化物层。所述成核层、所述第一氧化物层和所述第二氧化物层还依次形成于所述沟槽***的衬底上。
其中,如图4所示,所述SACVD设备包括用于通入反应气体的进气莲蓬头22以及用于承载和加热所述衬底20的加热盘21,所述进气莲蓬头22与所述加热盘21相对设置。所述进气莲蓬头22具有多个进气口221,所述进气口221对准所述衬底20,以向所述衬底20输送反应气体。所述SACVD设备还可包括反应腔室(未图示),所述进气莲蓬头22和所述加热盘21均位于所述反应腔室中。
所述反应气体包括正硅酸乙酯和臭氧,所述成核层、所述第一氧化物层和所述第二氧化物层的材质均为二氧化硅。
所述加热盘21上可以设置有吸附部件(未图示),用于吸附固定所述衬底20;所述加热盘21中可以设置有电阻丝(未图示),通过电阻丝加热。
所述SACVD工艺属于热反应制程,对温度的敏感度高,尤其是所述进气莲蓬头的温度。若所述进气莲蓬头的温度较低,会导致所述反应气体中的正硅酸乙酯发生冷凝,冷凝的液体落在所述衬底上而生长为葡萄球状颗粒;若所述进气莲蓬头的温度较高,会导致衬底表面形成的膜层结构的粘着性不好,很容易发生剥离。因此,控制所述进气莲蓬头的温度,即可避免出现上述异常。
其中,由于所述进气莲蓬头与所述加热盘相对设置,使得所述加热盘的温度会对所述进气莲蓬头的温度产生影响。当所述进气莲蓬头与所述加热盘之间的距离增大时,所述进气莲蓬头的温度降低;当所述进气莲蓬头与所述加热盘之间的距离减小时,所述进气莲蓬头的温度升高。
如图4所示,所述SACVD设备还包括热交换装置23和管路24,所述热交换装置23通过所述管路24向所述进气莲蓬头22输送循环水,那么,所述循环水的温度也会对所述进气莲蓬头的温度产生影响。随着所述循环水的温度升高和降低,使得所述进气莲蓬头的温度也会对应的升高和降低。
因此,通过控制所述进气莲蓬头与所述加热盘之间的距离,或者控制所述循环水的温度,或者同时控制所述进气莲蓬头与所述加热盘之间的距离以及所述循环水的温度即可控制所述进气莲蓬头的温度,以降低所述膜层结构表面形成葡萄球状颗粒的频率以及降低所述膜层结构剥离的频率。并且,所述进气莲蓬头与所述加热盘之间的距离以及所述循环水的温度均很容易实现控制,从而使得所述进气莲蓬头的温度能够很容易的实现控制。
其中,在形成所述成核层时,所述进气莲蓬头与所述加热盘之间设定一定距离,那么,在形成所述第一氧化物层和所述第二氧化物层时,优选控制所述进气莲蓬头与所述加热盘之间的距离减小50mil~100mil,以使得在形成所述第一氧化物层和所述第二氧化物层时所述进气莲蓬头的温度升高,降低正硅酸乙酯发生冷凝的频率,进而降低所述膜层结构表面形成葡萄球状颗粒的频率。需要说明的是,在控制所述进气莲蓬头与所述加热盘之间的距离减小50mil~100mil之后,所述进气莲蓬头的温度升高的程度也不会导致所述膜层结构剥离。
在形成所述成核层、所述第一氧化物层和所述第二氧化物层时,所述循环水的温度可以从45℃~55℃升高至55℃~65℃,以使得所述进气莲蓬头的温度升高,降低正硅酸乙酯发生冷凝的频率,进而降低所述膜层结构表面形成葡萄球状颗粒的频率,同时也不会导致所述膜层结构剥离。
在加热所述衬底时,所述加热盘的温度可以为530℃~550℃,以确保所述膜层结构的形成质量。
另外,由于在采用SACVD工艺形成所述膜层结构对所述沟槽进行填充时,为了追求较高的填充质量(例如所述沟槽的侧壁各个位置上的膜层结构的厚度相同)而牺牲了沉积速率,在量产过程中导致产能不足。因此,在形成所述第二氧化物层时,还包括控制所述正硅酸乙酯的流量,以提高沉积速率。其中,可以将所述正硅酸乙酯的流量从2700mg/min~3000mg/min增大为5500mg/min~6500mg/min,沉积速率可以从6.5Å/s提升到19Å/s,使得产能得到明显提升。那么,在形成所述第二氧化物层时,控制所述进气莲蓬头与所述加热盘之间的距离减小的同时,还增大所述正硅酸乙酯的流量,使得在不影响所述膜层结构的质量的同时提高沉积速率。
另外,由于形成所述第二氧化物层时的沉积速度大于形成所述第一氧化物层时的沉积速度,且形成的所述第二氧化物层的均一性优于形成的所述第一氧化物层的均一性,因此,可以减小形成所述第一氧化物层的沉积时间,增大形成所述第二氧化物层的沉积时间,以提高所述膜层结构的均一性。
另外,从切片结果和电性测试结果来看,所述膜层结构的质量满足产品要求。
从上述内容可知,本发明提供的半导体器件的制造方法包括:提供一衬底,所述衬底中形成有沟槽;将所述衬底放入SACVD设备中,采用SACVD工艺形成膜层结构于所述沟槽的底壁和侧壁上,所述膜层结构包括依次形成的成核层、第一氧化物层和第二氧化物层;其中,所述SACVD设备包括用于通入反应气体的进气莲蓬头以及用于承载和加热所述衬底的加热盘,所述进气莲蓬头与所述加热盘相对设置;控制所述进气莲蓬头的温度,以降低所述膜层结构表面形成葡萄球状颗粒的频率。本发明的半导体器件的制造方法能够有效降低膜层结构表面形成葡萄球状颗粒的频率,且使得产能得到有效提升。
本发明还提供一种半导体器件,采用所述的半导体器件的制造方法制造,使得能够有效降低膜层结构表面形成葡萄球状颗粒的频率。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (10)
1.一种半导体器件的制造方法,其特征在于,包括:
提供一衬底,所述衬底中形成有沟槽;
将所述衬底放入SACVD设备中,采用SACVD工艺形成膜层结构于所述沟槽的底壁和侧壁上,所述膜层结构包括依次形成的成核层、第一氧化物层和第二氧化物层;
其中,所述SACVD设备包括用于通入反应气体的进气莲蓬头以及用于承载和加热所述衬底的加热盘,所述进气莲蓬头与所述加热盘相对设置;控制所述进气莲蓬头的温度,以降低所述膜层结构表面形成葡萄球状颗粒的频率。
2.如权利要求1所述的半导体器件的制造方法,其特征在于,控制所述进气莲蓬头与所述加热盘之间的距离,以控制所述进气莲蓬头的温度。
3.如权利要求2所述的半导体器件的制造方法,其特征在于,在形成所述第一氧化物层和所述第二氧化物层时,控制所述进气莲蓬头与所述加热盘之间的距离减小50mil~100mil。
4.如权利要求1所述的半导体器件的制造方法,其特征在于,所述SACVD设备还包括热交换装置和管路,所述热交换装置通过所述管路向所述进气莲蓬头输送循环水,以控制所述进气莲蓬头的温度。
5.如权利要求4所述的半导体器件的制造方法,其特征在于,所述循环水的温度为55℃~65℃。
6.如权利要求1所述的半导体器件的制造方法,其特征在于,加热所述衬底时,所述加热盘的温度为530℃~550℃。
7.如权利要求1所述的半导体器件的制造方法,其特征在于,所述反应气体包括正硅酸乙酯和臭氧。
8.如权利要求7所述的半导体器件的制造方法,其特征在于,在形成所述第二氧化物层时,还包括控制所述正硅酸乙酯的流量,以提高沉积速率。
9.如权利要求8所述的半导体器件的制造方法,其特征在于,所述正硅酸乙酯的流量为5500mg/min~6500mg/min。
10.一种半导体器件,其特征在于,采用如权利要求1~9中任一项所述的半导体器件的制造方法制造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210244121.5A CN114334612B (zh) | 2022-03-14 | 2022-03-14 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210244121.5A CN114334612B (zh) | 2022-03-14 | 2022-03-14 | 半导体器件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114334612A true CN114334612A (zh) | 2022-04-12 |
CN114334612B CN114334612B (zh) | 2022-06-28 |
Family
ID=81033046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210244121.5A Active CN114334612B (zh) | 2022-03-14 | 2022-03-14 | 半导体器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114334612B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5679404A (en) * | 1995-06-07 | 1997-10-21 | Saint-Gobain/Norton Industrial Ceramics Corporation | Method for depositing a substance with temperature control |
WO2006000846A1 (en) * | 2004-06-08 | 2006-01-05 | Epispeed S.A. | System for low-energy plasma-enhanced chemical vapor deposition |
KR20070083200A (ko) * | 2006-02-20 | 2007-08-23 | 가부시끼가이샤 도시바 | 반도체 장치의 제조 방법 |
CN101123204A (zh) * | 2006-08-10 | 2008-02-13 | 中芯国际集成电路制造(上海)有限公司 | 形成浅沟槽隔离结构的方法和浅沟槽隔离结构 |
CN101231967A (zh) * | 2007-01-26 | 2008-07-30 | 联华电子股份有限公司 | 半导体元件的浅沟槽隔离层及其制作方法 |
CN107039238A (zh) * | 2015-10-20 | 2017-08-11 | 台湾积体电路制造股份有限公司 | 化学汽相沉积装置和利用该装置制造半导体器件的方法 |
CN208829759U (zh) * | 2018-09-13 | 2019-05-07 | 长鑫存储技术有限公司 | 一种化学气相沉积装置及其喷头 |
CN110867408A (zh) * | 2018-08-28 | 2020-03-06 | 长鑫存储技术有限公司 | 沟槽的填充方法 |
WO2020198910A1 (en) * | 2019-03-29 | 2020-10-08 | Texas Instruments Incorporated | Trench shield isolation layer |
-
2022
- 2022-03-14 CN CN202210244121.5A patent/CN114334612B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5679404A (en) * | 1995-06-07 | 1997-10-21 | Saint-Gobain/Norton Industrial Ceramics Corporation | Method for depositing a substance with temperature control |
WO2006000846A1 (en) * | 2004-06-08 | 2006-01-05 | Epispeed S.A. | System for low-energy plasma-enhanced chemical vapor deposition |
KR20070083200A (ko) * | 2006-02-20 | 2007-08-23 | 가부시끼가이샤 도시바 | 반도체 장치의 제조 방법 |
CN101123204A (zh) * | 2006-08-10 | 2008-02-13 | 中芯国际集成电路制造(上海)有限公司 | 形成浅沟槽隔离结构的方法和浅沟槽隔离结构 |
CN101231967A (zh) * | 2007-01-26 | 2008-07-30 | 联华电子股份有限公司 | 半导体元件的浅沟槽隔离层及其制作方法 |
CN107039238A (zh) * | 2015-10-20 | 2017-08-11 | 台湾积体电路制造股份有限公司 | 化学汽相沉积装置和利用该装置制造半导体器件的方法 |
CN110867408A (zh) * | 2018-08-28 | 2020-03-06 | 长鑫存储技术有限公司 | 沟槽的填充方法 |
CN208829759U (zh) * | 2018-09-13 | 2019-05-07 | 长鑫存储技术有限公司 | 一种化学气相沉积装置及其喷头 |
WO2020198910A1 (en) * | 2019-03-29 | 2020-10-08 | Texas Instruments Incorporated | Trench shield isolation layer |
Also Published As
Publication number | Publication date |
---|---|
CN114334612B (zh) | 2022-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7888273B1 (en) | Density gradient-free gap fill | |
US8986493B2 (en) | Etching apparatus | |
US20160260588A1 (en) | SILICON ETCH PROCESS WITH TUNABLE SELECTIVITY TO SiO2 AND OTHER MATERIALS | |
US6171662B1 (en) | Method of surface processing | |
Archard et al. | Low temperature PECVD of dielectric films for TSV applications | |
US9362111B2 (en) | Hermetic CVD-cap with improved step coverage in high aspect ratio structures | |
CN1940129A (zh) | 高密度电浆化学气相沉积反应器及方法 | |
CN1819123A (zh) | 用于改进间隙填充应用的高产能hdp-cvd处理 | |
US20050227459A1 (en) | Film formation method and apparatus for semiconductor process | |
CN101627459A (zh) | 半导体器件制造方法以及半导体器件制造设备 | |
CN107464749B (zh) | 蚀刻方法和蚀刻*** | |
KR20020086642A (ko) | 플라즈마 성막 방법 및 그 장치 | |
US11972943B2 (en) | Methods and apparatus for depositing dielectric material | |
TW201320187A (zh) | 前處理和改善介電質覆蓋率 | |
CN114334612B (zh) | 半导体器件及其制造方法 | |
US20190214269A1 (en) | Etching method | |
CN100380610C (zh) | 形成半导体基体上的绝缘膜的方法 | |
TW201907476A (zh) | 蝕刻多孔質膜之方法 | |
KR100413914B1 (ko) | 성막방법 | |
CN202332816U (zh) | 一种以不同材料形成分区的静电吸盘 | |
KR20020082139A (ko) | 실리콘 옥사이드막 증착 방법 | |
US20220108892A1 (en) | Boron concentration tunability in boron-silicon films | |
CN104152869A (zh) | 等离子体薄膜沉积装置及沉积方法 | |
US20220351969A1 (en) | Methods and apparatus for curing dielectric material | |
KR20210097044A (ko) | 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: 510000 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong Patentee after: Yuexin Semiconductor Technology Co.,Ltd. Address before: 510000 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd. |