CN114327256A - 一种用于神经网络处理器的数据格式在线转换架构及方法 - Google Patents
一种用于神经网络处理器的数据格式在线转换架构及方法 Download PDFInfo
- Publication number
- CN114327256A CN114327256A CN202111386002.5A CN202111386002A CN114327256A CN 114327256 A CN114327256 A CN 114327256A CN 202111386002 A CN202111386002 A CN 202111386002A CN 114327256 A CN114327256 A CN 114327256A
- Authority
- CN
- China
- Prior art keywords
- data
- converted
- conversion
- memory
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 115
- 238000013528 artificial neural network Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000012546 transfer Methods 0.000 claims abstract description 6
- 239000011159 matrix material Substances 0.000 claims description 7
- 230000017105 transposition Effects 0.000 claims description 5
- 125000004122 cyclic group Chemical group 0.000 claims description 3
- 238000007726 management method Methods 0.000 description 33
- 238000010586 diagram Methods 0.000 description 7
- 238000013527 convolutional neural network Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Memory System (AREA)
Abstract
本申请涉及神经网络技术领域，提供一种用于神经网络处理器的数据格式在线转换架构及方法，所述数据格式在线转换架构包括配置管理模块，被配置为接收外部CPU加载的数据转换任务；读出地址生成器根据所述配置管理模块发送的读出指令，生成数据读出地址，所述数据读出地址用于读取第一存储器中对应的待转换数据；第一FIFO存储器，被配置为缓存待转换数据；数据转换模块被配置为对待转换数据进行数据格式转换，并将转换后的数据传输至第二FIFO存储器；写入地址生成器根据所述配置管理模块发送的写入指令，生成数据写入地址，所述数据写入地址用于将对应的数据写入第二存储器；第二FIFO存储器，被配置为缓存转换后的数据，并将转换后的数据传输至第二存储器。
Description
技术领域
本申请涉及神经网络技术领域，尤其涉及一种用于神经网络处理器的数据格式在线转换架构及方法。
背景技术
卷积神经网络已经广泛应用于图像识别、结构化视频分析等领域，卷积神经网络的硬件加速器具有算力大、计算效率高、计算功耗低等特点，具有广泛的应用前景。
在卷积神经网络的推理运算过程中，需要使用大量的数据，而随着卷积神经网络的发展，实际推理过程中利用的数据需要采用不同的格式进行存储或运算，相应的，数据格式转换的算子层出不穷，例如，卷积神经网络中常见算子transpose和reshape；又例如，卷积神经网络本身采用CHW或HWC的数据格式进行数据存储，故需要对数据进行格式转换。
传统的数据格式转换一般采用CPU运算，通过软件的方法实现数据格式转换的算子运算，这种转换方法具有较高的灵活性，但是转换速度慢，并行度低，难以跟上神经网络处理器的处理速度。
发明内容
为了解决神经网络处理器数据格式与数据格式在线转换问题，实现神经网络处理器中不同数据格式的在线转换。本申请提供一种用于神经网络处理器的数据格式在线转换架构及方法。
所述一种用于神经网络处理器的数据格式在线转换架构，包括：
配置管理模块，被配置为接收外部CPU加载的数据转换任务，并根据所述数据转换任务对数据格式在线转换架构的寄存器进行配置；
读出地址生成器，连接所述配置管理模块，并根据所述配置管理模块发送的读出指令，生成数据读出地址，所述数据读出地址用于读取第一存储器中对应的待转换数据；
第一FIFO存储器，被配置为缓存待转换数据，并将待转换数据传输至数据转换模块；
数据转换模块，连接第一FIFO存储器，被配置为对待转换数据进行数据格式转换，并将转换后的数据传输至第二FIFO存储器；
写入地址生成器，连接所述配置管理模块，并根据所述配置管理模块发送的写入指令，生成数据写入地址，所述数据写入地址用于将对应的数据写入第二存储器；
第二FIFO存储器，被配置为缓存转换后的数据，并将转换后的数据传输至第二存储器。
一种实现方式中，还可以将第一存储器和第二存储器替换为共享存储器。
一种实现方式中，数据转换模块包括数据读入电路、数据交换矩阵电路、第一数据写出电路和第二数据写出电路；
所述数据读入电路，用于读入待转换数据；
所述数据交换矩阵电路，被配置为对待转换数据进行数据转置或保持数据不变；
所述第一数据写出电路，用于写出经过数据转置的带转换数据；
所述第二数据写出电路，用于写出保持数据不变的待转换数据。
一种实现方式中，所述数据转换模块的数量为多个。
一种实现方式中，所述数据转换模块的数量为1个。
一种实现方式中，所述读出地址生成器和所述写入地址生成器采用循环地址生成模式。
与前述一种用于神经网络处理器的数据格式在线转换架构的相对应，本申请还提供了一种用于神经网络处理器的数据格式在线转换方法，所述一种用于神经网络处理器的数据格式在线转换方法应用于前述一种用于神经网络处理器的数据格式在线转换架构，包括：
获取数据转换任务，并根据所述数据转换任务对数据格式在线转换架构的寄存器进行配置；
配置管理模块根据数据转换任务生成读出指令，并发送至读出地址生成器；
读出地址生成器根据读出指令，生成数据读出地址；
配置管理模块根据数据读出地址，将第一存储器中的待转换数据读出至第一FIFO存储器；
数据转换模块接收所述第一FIFO存储器发送的待转换数据，并对待转换数据进行数据格式转换，以及将转换后的数据传输至第二FIFO存储器；
配置管理模块根据数据转换任务生成写入指令，并发送至写入地址生成器；
写入地址生成器根据写入指令，生成数据写入地址；
配置管理模块根据数据写入地址，将第二FIFO存储器中的转换后的数据写入第二存储器。
由以上技术方案可知，本申请提供一种用于神经网络处理器的数据格式在线转换架构及方法，所述数据格式在线转换架构包括配置管理模块、读出地址生成器、第一FIFO存储器、数据转换模块、写入地址生成器和第二FIFO存储器。在实际应用中，配置管理模块被配置为接收外部CPU加载的数据转换任务，并根据所述数据转换任务对数据格式在线转换架构的寄存器进行配置；读出地址生成器连接所述配置管理模块，并根据所述配置管理模块发送的读出指令，生成数据读出地址，所述数据读出地址用于读取第一存储器中对应的待转换数据；第一FIFO存储器被配置为缓存待转换数据，并将待转换数据传输至数据转换模块；数据转换模块连接第一FIFO存储器，被配置为对待转换数据进行数据格式转换，并将转换后的数据传输至第二FIFO存储器；写入地址生成器连接所述配置管理模块，并根据所述配置管理模块发送的写入指令，生成数据写入地址，所述数据写入地址用于将对应的数据写入第二存储器；第二FIFO存储器，被配置为缓存转换后的数据，并将转换后的数据传输至第二存储器。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图
图1为本申请实施例提供的一种用于神经网络处理器的数据格式在线转换架构的整体结构示意图；
图2为本申请实施例提供的数据格式在线转换架构工作时序示意图；
图3为本申请实施例提供的数据转换模块的结构示意图；
图4为本申请实施提供的一种采用共享储存器的数据格式在线转换架构示意图；
图5为本申请实施例提供的地址生成器的工作流程示意图。
具体实施方式
下面将详细地对实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下实施例中描述的实施方式并不代表与本申请相一致的所有实施方式。仅是与权利要求书中所详述的、本申请的一些方面相一致的实施例的示例。
需要说明的是，本申请中对于术语的简要说明，仅是为了方便理解接下来描述的实施方式，而不是意图限定本申请的实施方式。除非另有说明，这些术语应当按照其普通和通常的含义理解。
本申请中说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”等是用于区别类似或同类的对象或实体，而不必然意味着限定特定的顺序或先后次序，除非另外注明。应该理解这样使用的用语在适当情况下可以互换。
术语“包括”和“具有”以及他们的任何变形，意图在于覆盖但不排他的包含，例如，包含了一系列组件的产品或设备不必限于清楚地列出的所有组件，而是可包括没有清楚地列出的或对于这些产品或设备固有的其它组件。
为了解决神经网络处理器数据格式在线转换问题，实现神经网络处理器中不同数据格式的在线转换。本申请提供一种用于神经网络处理器的数据格式在线转换架构及方法。
参见图1，为本申请实施例提供的一种用于神经网络处理器的数据格式在线转换架构的整体结构示意图；所述一种用于神经网络处理器的数据格式在线转换架，包括：配置管理模块、读出地址生成器、第一FIFO存储器、数据转换模块、写入地址生成器和第二FIFO存储器。
其中，配置管理模块被配置为接收外部CPU加载的数据转换任务，并根据所述数据转换任务对数据格式在线转换架构的寄存器进行配置；读出地址生成器连接所述配置管理模块，并根据所述配置管理模块发送的读出指令，生成数据读出地址，所述数据读出地址用于读取第一存储器中对应的待转换数据；第一FIFO存储器被配置为缓存待转换数据，并将待转换数据传输至数据转换模块；数据转换模块连接第一FIFO存储器，被配置为对待转换数据进行数据格式转换，并将转换后的数据传输至第二FIFO存储器；写入地址生成器连接所述配置管理模块，并根据所述配置管理模块发送的写入指令，生成数据写入地址，所述数据写入地址用于将对应的数据写入第二存储器；第二FIFO存储器，被配置为缓存转换后的数据，并将转换后的数据传输至第二存储器。
如图2所示，在实际应用过程中，配置管理模块接收外部CPU加载的数据转换任务，并根据所述数据转换任务对数据格式在线转换架构的寄存器进行配置，以及根据数据转换任务生成读出指令，并发送至读出地址生成器，所述读出地址生成器接收到读出指令后，生成数据读出地址，配置管理模块根据数据读出地址，将第一存储器中的待转换数据读出并缓存至第一FIFO存储器；并由第一FIFO存储器将缓存的待转换数据发送至数据转换模块；如图3所示，所述数据转换模块包括数据读入电路、数据交换矩阵电路、第一数据写出电路和第二数据写出电路；所述数据读入电路，用于读入待转换数据，并将读入的待转换数据输入至数据交换矩阵电路；其中，所述数据交换矩阵电路可以根据实际设计需要，被配置为对待转换数据进行数据转置或保持数据不变；并由所述第一数据写出电路写出经过数据转置的带转换数据，由所述第二数据写出电路写出保持数据不变的待转换数据。
需要说明的是，在实际应用过程中，如图4所示，所述数据转换模块的数量可以根据设计需要，设置为一个或者多个，数据转换模块支持多个模块协同工作，同时，在本身申请实施例中，还可以将第一存储器和第二存储器替换为共享存储器，并将多个数据转换模块和同一个共享存储器相连，从而更高效的完成数据格式转换任务。
在本申请实施例中，所述写入地址生成器和所述读出地址生成器采用相同的电路结构，根据不同的配置完成不同的功能。地址生成器(写入地址生成器和读出地址生成器)采用循环地址生成的生成模式，每个循环的起始地址、步长和结束地址可以灵活配置。如图5所示，为本申请实施例提供的地址生成器的工作流程示意图。
以WHC的数据转换为CHW的数据为例，读出地址生成器的地址生成逻辑结果如表1所示：
表1地址生成逻辑表
数据读出地址生成配置应为：
循环1，起始地址0，步进16，步长为4。
循环2，起始地址0，步进为4，步长为4。
循环3，起始地址0，步进为1，步长为4。
读出地址生成器生成的数据读出地址序列为：
0，16，32，48，4，20，36，52，8，24，40，56，12，28，44，60，1，17，33，49，5，21，37，53，9，25，41，57，13，29，45，61，2，18，34，50，6，22，38，54，10，26，42，58，14，30，46，62，3，19，35，51，7，23，39，55，15，31，47，63。
与前述一种用于神经网络处理器的数据格式在线转换架构的实施例相对应，本申请还提供了一种用于神经网络处理器的数据格式在线转换方法的实施例，所述一种用于神经网络处理器的数据格式在线转换方法应用于前述一种用于神经网络处理器的数据格式在线转换架构，包括：
获取数据转换任务，并根据所述数据转换任务对数据格式在线转换架构的寄存器进行配置。
配置管理模块根据数据转换任务生成读出指令，并发送至读出地址生成器。
读出地址生成器根据读出指令，生成数据读出地址。
配置管理模块根据数据读出地址，将第一存储器中的待转换数据读出至第一FIFO存储器。
数据转换模块接收所述第一FIFO存储器发送的待转换数据，并对待转换数据进行数据格式转换，以及将转换后的数据传输至第二FIFO存储器。
配置管理模块根据数据转换任务生成写入指令，并发送至写入地址生成器。
写入地址生成器根据写入指令，生成数据写入地址。
配置管理模块根据数据写入地址，将第二FIFO存储器中的转换后的数据写入第二存储器。
由以上技术方案可知，本申请实施例提供一种用于神经网络处理器的数据格式在线转换架构及方法，所述数据格式在线转换架构包括配置管理模块、读出地址生成器、第一FIFO存储器、数据转换模块、写入地址生成器和第二FIFO存储器。在实际应用中，配置管理模块被配置为接收外部CPU加载的数据转换任务，并根据所述数据转换任务对数据格式在线转换架构的寄存器进行配置；读出地址生成器连接所述配置管理模块，并根据所述配置管理模块发送的读出指令，生成数据读出地址，所述数据读出地址用于读取第一存储器中对应的待转换数据；第一FIFO存储器被配置为缓存待转换数据，并将待转换数据传输至数据转换模块；数据转换模块连接第一FIFO存储器，被配置为对待转换数据进行数据格式转换，并将转换后的数据传输至第二FIFO存储器；写入地址生成器连接所述配置管理模块，并根据所述配置管理模块发送的写入指令，生成数据写入地址，所述数据写入地址用于将对应的数据写入第二存储器；第二FIFO存储器，被配置为缓存转换后的数据，并将转换后的数据传输至第二存储器。
以上的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本申请的具体实施方式而已，并不用于限定本申请的保护范围，凡在本申请的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本申请的保护范围之内。
Claims (7)
1.一种用于神经网络处理器的数据格式在线转换架构，其特征在于，包括：
配置管理模块，被配置为接收外部CPU加载的数据转换任务，并根据所述数据转换任务对数据格式在线转换架构的寄存器进行配置；
读出地址生成器，连接所述配置管理模块，并根据所述配置管理模块发送的读出指令，生成数据读出地址，所述数据读出地址用于读取第一存储器中对应的待转换数据；
第一FIFO存储器，被配置为缓存待转换数据，并将待转换数据传输至数据转换模块；
数据转换模块，连接第一FIFO存储器，被配置为对待转换数据进行数据格式转换，并将转换后的数据传输至第二FIFO存储器；
写入地址生成器，连接所述配置管理模块，并根据所述配置管理模块发送的写入指令，生成数据写入地址，所述数据写入地址用于将对应的数据写入第二存储器；
第二FIFO存储器，被配置为缓存转换后的数据，并将转换后的数据传输至第二存储器。
2.根据权利要求1所述的一种用于神经网络处理器的数据格式在线转换架构，其特征在于，还可以将第一存储器和第二存储器替换为共享存储器。
3.根据权利要求1所述的一种用于神经网络处理器的数据格式在线转换架构，其特征在于，数据转换模块包括数据读入电路、数据交换矩阵电路、第一数据写出电路和第二数据写出电路；
所述数据读入电路，用于读入待转换数据；
所述数据交换矩阵电路，被配置为对待转换数据进行数据转置或保持数据不变；
所述第一数据写出电路，用于写出经过数据转置的带转换数据；
所述第二数据写出电路，用于写出保持数据不变的待转换数据。
4.根据权利要求1所述的一种用于神经网络处理器的数据格式在线转换架构，其特征在于，所述数据转换模块的数量为多个。
5.根据权利要求1所述的一种用于神经网络处理器的数据格式在线转换架构，其特征在于，所述数据转换模块的数量为1个。
6.根据权利要求1所述的一种用于神经网络处理器的数据格式在线转换架构，其特征在于，所述读出地址生成器和所述写入地址生成器采用循环地址生成模式。
7.一种用于神经网络处理器的数据格式在线转换方法，其特征在于，所述一种用于神经网络处理器的数据格式在线转换方法由权利要求1-6任一项所述的一种用于神经网络处理器的数据格式在线转换架构执行，包括：
获取数据转换任务，并根据所述数据转换任务对数据格式在线转换架构的寄存器进行配置；
配置管理模块根据数据转换任务生成读出指令，并发送至读出地址生成器；
读出地址生成器根据读出指令，生成数据读出地址；
配置管理模块根据数据读出地址，将第一存储器中的待转换数据读出至第一FIFO存储器；
数据转换模块接收所述第一FIFO存储器发送的待转换数据，并对待转换数据进行数据格式转换，以及将转换后的数据传输至第二FIFO存储器；
配置管理模块根据数据转换任务生成写入指令，并发送至写入地址生成器；
写入地址生成器根据写入指令，生成数据写入地址；
配置管理模块根据数据写入地址，将第二FIFO存储器中的转换后的数据写入第二存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111386002.5A CN114327256A (zh) | 2021-11-22 | 2021-11-22 | 一种用于神经网络处理器的数据格式在线转换架构及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111386002.5A CN114327256A (zh) | 2021-11-22 | 2021-11-22 | 一种用于神经网络处理器的数据格式在线转换架构及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114327256A true CN114327256A (zh) | 2022-04-12 |
Family
ID=81046371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111386002.5A Pending CN114327256A (zh) | 2021-11-22 | 2021-11-22 | 一种用于神经网络处理器的数据格式在线转换架构及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114327256A (zh) |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62169225A (ja) * | 1986-01-22 | 1987-07-25 | Hitachi Ltd | デ−タフオ−マツト変換回路 |
| US5162788A (en) * | 1989-06-16 | 1992-11-10 | Apple Computer, Inc. | Chunky planar data packing apparatus and method for a video memory |
| JPH05205038A (ja) * | 1992-01-28 | 1993-08-13 | Nec Corp | データ変換器 |
| KR20000006435A (ko) * | 1998-06-25 | 2000-01-25 | 강병호 | 인쇄데이터포맷변환장치 |
| US20020091709A1 (en) * | 2001-01-08 | 2002-07-11 | Lg Electronics Inc. | Method of storing data in a personal information terminal |
| US20030158978A1 (en) * | 2001-01-25 | 2003-08-21 | Norio Ishibashi | Data transfer device |
| CN1940855A (zh) * | 2005-09-29 | 2007-04-04 | 上海乐金广电电子有限公司 | 显示数据输出方法 |
| US20080204776A1 (en) * | 2007-02-27 | 2008-08-28 | Seiko Epson Corporation | Printer and Control Method for the Same |
| JP2009099129A (ja) * | 2007-09-28 | 2009-05-07 | Oki Data Corp | 画像形成システム、画像処理装置、及び画像処理方法 |
| CN105094707A (zh) * | 2015-08-18 | 2015-11-25 | 华为技术有限公司 | 一种数据存储、读取方法及装置 |
| CN105208034A (zh) * | 2015-10-09 | 2015-12-30 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种spi总线与can总线协议转换电路及方法 |
| CN107077304A (zh) * | 2016-09-18 | 2017-08-18 | 深圳市大疆创新科技有限公司 | 数据转换设备、芯片、方法、装置及影像*** |
| CN107209663A (zh) * | 2015-04-23 | 2017-09-26 | 华为技术有限公司 | 数据格式转换装置、缓冲芯片及方法 |
| CN108563656A (zh) * | 2017-12-28 | 2018-09-21 | 太极计算机股份有限公司 | 一种数据采集存储的方法、装置及终端 |
| US20200364047A1 (en) * | 2019-05-16 | 2020-11-19 | Facebook, Inc. | High throughput neural network operations using inter-layer memory layout transformation |
| CN113628099A (zh) * | 2021-08-09 | 2021-11-09 | 北京爱芯科技有限公司 | 一种特征图数据转化方法、装置、电子设备和存储介质 |
-
2021
- 2021-11-22 CN CN202111386002.5A patent/CN114327256A/zh active Pending
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62169225A (ja) * | 1986-01-22 | 1987-07-25 | Hitachi Ltd | デ−タフオ−マツト変換回路 |
| US5162788A (en) * | 1989-06-16 | 1992-11-10 | Apple Computer, Inc. | Chunky planar data packing apparatus and method for a video memory |
| JPH05205038A (ja) * | 1992-01-28 | 1993-08-13 | Nec Corp | データ変換器 |
| KR20000006435A (ko) * | 1998-06-25 | 2000-01-25 | 강병호 | 인쇄데이터포맷변환장치 |
| US20020091709A1 (en) * | 2001-01-08 | 2002-07-11 | Lg Electronics Inc. | Method of storing data in a personal information terminal |
| US20030158978A1 (en) * | 2001-01-25 | 2003-08-21 | Norio Ishibashi | Data transfer device |
| CN1940855A (zh) * | 2005-09-29 | 2007-04-04 | 上海乐金广电电子有限公司 | 显示数据输出方法 |
| US20080204776A1 (en) * | 2007-02-27 | 2008-08-28 | Seiko Epson Corporation | Printer and Control Method for the Same |
| JP2009099129A (ja) * | 2007-09-28 | 2009-05-07 | Oki Data Corp | 画像形成システム、画像処理装置、及び画像処理方法 |
| CN107209663A (zh) * | 2015-04-23 | 2017-09-26 | 华为技术有限公司 | 数据格式转换装置、缓冲芯片及方法 |
| CN105094707A (zh) * | 2015-08-18 | 2015-11-25 | 华为技术有限公司 | 一种数据存储、读取方法及装置 |
| CN105208034A (zh) * | 2015-10-09 | 2015-12-30 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种spi总线与can总线协议转换电路及方法 |
| CN107077304A (zh) * | 2016-09-18 | 2017-08-18 | 深圳市大疆创新科技有限公司 | 数据转换设备、芯片、方法、装置及影像*** |
| CN108563656A (zh) * | 2017-12-28 | 2018-09-21 | 太极计算机股份有限公司 | 一种数据采集存储的方法、装置及终端 |
| US20200364047A1 (en) * | 2019-05-16 | 2020-11-19 | Facebook, Inc. | High throughput neural network operations using inter-layer memory layout transformation |
| CN113628099A (zh) * | 2021-08-09 | 2021-11-09 | 北京爱芯科技有限公司 | 一种特征图数据转化方法、装置、电子设备和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Madsen et al. | An approach to interface synthesis | |
| CN110297797B (zh) | 异构协议转换装置和方法 | |
| CN110737536A (zh) | 一种基于共享内存的消息存储方法和消息读取方法 | |
| US20230367593A1 (en) | RISC-V-based Artificial Intelligence Inference Method and System | |
| CN111913902B (zh) | 应用于SoC芯片的控制总线时序的装置 | |
| US7643888B2 (en) | Control apparatus | |
| CN114327256A (zh) | 一种用于神经网络处理器的数据格式在线转换架构及方法 | |
| US11048650B1 (en) | Method and system for integrating processing-in-sensor unit and in-memory computing unit | |
| CN111078286B (zh) | 数据通信方法、计算***和存储介质 | |
| CN116661784A (zh) | 页面配置方法和电子设备 | |
| CN112615773B (zh) | 一种消息处理方法及*** | |
| CN101739338B (zh) | 一种处理器地址数据跟踪的装置及方法 | |
| CN111368250B (zh) | 基于傅里叶变换/逆变换的数据处理***、方法及设备 | |
| CN209313953U (zh) | 一种星载成像设备数据传输与采集*** | |
| CN102622318B (zh) | 一种存储器控制电路及其控制的向量数据寻址方法 | |
| CN113034344B (zh) | 一种低存储资源开销的二维fft方法 | |
| CN113824475B (zh) | 一种数字柔性转发方法及装置 | |
| CN115146780B (zh) | 一种量子张量网络转置和收缩协同的方法和装置 | |
| CN111382116B (zh) | 数据接收方法、装置及相关产品 | |
| US20210050047A1 (en) | Memory, memory chip and memory data access method | |
| CN115659941B (zh) | 适应于多类型接口的文件生成方法及装置 | |
| CN111988310B (zh) | 基于iec61850协议的数据获取方法及装置 | |
| RU2198422C2 (ru) | Асинхронная синергическая вычислительная система | |
| Popić et al. | Processing cost in case of message parsing on the smart IoT gateway: Exploring the costs of unifying the message format to Protocol Buffer | |
| Fan et al. | Design of CAN and FC-AE-1553 Bus Converters Based on APSoC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |