CN114296652B - 数据擦除方法、存储器及存储器*** - Google Patents
数据擦除方法、存储器及存储器*** Download PDFInfo
- Publication number
- CN114296652B CN114296652B CN202111640982.7A CN202111640982A CN114296652B CN 114296652 B CN114296652 B CN 114296652B CN 202111640982 A CN202111640982 A CN 202111640982A CN 114296652 B CN114296652 B CN 114296652B
- Authority
- CN
- China
- Prior art keywords
- pulse
- verification
- erasing
- erase
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 154
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000012795 verification Methods 0.000 claims abstract description 173
- 230000002093 peripheral effect Effects 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 7
- 230000005641 tunneling Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Read Only Memory (AREA)
Abstract
本申请提供一种数据擦除方法、存储器及存储器***，该数据擦除方法包括：对选定存储块进行N‑1次擦除操作，其中，该N为预设次数，该N‑1次擦除操作的擦除脉冲以预设擦除脉冲为基础，随着擦除次数增加而每次增加预设脉冲增量；根据预设验证脉冲、该预设脉冲增量、针对第N‑1次擦除操作进行擦除验证的当前验证次数，确定目标验证脉冲，并以该目标验证脉冲进行针对第N‑1次擦除操作的擦除验证；当该擦除验证成功时，根据当前验证次数、该预设脉冲增量和该第N‑1次擦除操作的擦除脉冲，对该选定存储块进行第N次擦除操作，从而能保证擦除速度，提高器件擦除性能的稳定性。
Description
【技术领域】
本发明涉及半导体技术领域，具体涉及一种数据擦除方法、及存储器。
【背景技术】
三维存储器(3D NAND)是一种新兴的存储器类型，不同于将存储单元放置在单面，3D NAND技术可以垂直地堆叠多个层级，每个层级中可以存在很多垂直堆叠的存储单元，从而极大地增加了存储密度。
为了在具有多个层级的3D NAND中有效地读、写和擦除，每个层级可作为单独的存储块被擦除。目前主流的擦除方式是增量步进脉冲式擦除(Incremental Step PulseErase,ISPE),即擦除的起始脉冲(Vera start)和步进量(ISPE step)是固定的，擦除脉冲的电压按照一个步进量逐渐增加，每一个擦除脉冲之后进行一次擦除验证(eraseverify)。
但是，随着擦除次数和编程次数增多，存储单元中隧穿层的隧穿效率会逐渐减弱(也即隧穿层会发生磨损)，从而擦除所需的脉冲个数会增加一个甚至数个，相当于一个完整擦除操作所需的擦除次数会增加一次甚至数次，进而导致单个存储块的擦除速度会越来越慢，且由于不同存储块中隧穿层的磨损程度不同，故还会导致存储块彼此间的擦除速度也会不一致，擦除时间波动巨大，这些都影响3D NAND的擦除性能。
【发明内容】
本发明在于提供一种数据擦除方法、存储器及存储器***，能使擦除脉冲的个数保持不变，提高了器件擦除性能的稳定性。
本申请实施例提供了一种数据擦除方法，包括：
对选定存储块进行N-1次擦除操作电压，其中，所述N为预设次数，所述N-1次擦除操作的擦除脉冲以预设擦除脉冲为基础，电压随着擦除次数增加而每次增加预设脉冲增量；
根据预设验证脉冲、所述预设脉冲增量和针对第N-1次擦除操作进行擦除验证的当前验证次数，确定目标验证脉冲，并以所述目标验证脉冲进行针对所述第N-1次擦除操作的擦除验证；
当所述擦除验证成功时，根据所述当前验证次数、所述预设脉冲增量和所述第N-1次擦除操作的擦除脉冲，对所述选定存储块进行第N次擦除操作。
其中，所述根据预设验证脉冲、所述预设脉冲增量和针对第N-1次擦除操作进行擦除验证的当前验证次数，确定目标验证脉冲，包括：
确定所述预设脉冲增量、针对第N-1次擦除操作进行擦除验证的当前验证次数、以及预设系数之间的第一乘积；
将所述第一乘积与预设验证脉冲的电压之间的第一和值，作为目标验证脉冲的电压。
其中，所述根据所述当前验证次数、所述预设脉冲增量和第N-1次擦除操作的擦除脉冲，对所述选定存储块进行第N次擦除操作，包括：
确定所述预设脉冲增量与所述当前验证次数之间的第二乘积；
确定所述第二乘积和第N-1次擦除操作的擦除脉冲的电压之间的第二和值；
以所述第二和值对所述选定存储块进行第N次擦除操作。
其中，所述数据擦除方法还包括：
当所述擦除验证失败时，将所述当前验证次数增一，之后返回执行所述根据预设验证脉冲、所述预设脉冲增量和针对第N-1次擦除操作进行擦除验证的当前验证次数，确定目标验证脉冲，并以所述目标验证脉冲进行针对所述第N-1次擦除操作的擦除验证的步骤。
其中，所述对选定存储块进行N-1次擦除操作，包括：
以所述预设擦除脉冲对所述选定存储块进行首次擦除操作；
若当前擦除次数大于1且小于N时，确定前一擦除操作的擦除脉冲的电压与所述预设脉冲增量之间的第三和值；以所述第三和值对所述选定存储块进行擦除操作。
其中，电压还包括：
在执行前N-2次擦除操作的过程中，每次擦除操作完成后，均以所述预设验证脉冲对当前擦除操作进行擦除验证。
其中，在对所述选定存储块进行第N次擦除操作之后，还包括：以所述预设验证脉冲对所述第N次擦除操作进行验证，或者，结束擦除操作。
本申请实施例还提供了一种存储器，所述存储器包括阵列存储结构、以及与所述阵列存储结构电性连接的***电路，所述阵列存储结构包括选定存储块，所述***电路被配置为执行以下步骤：
对所述选定存储块进行N-1次擦除操作电压，其中，所述N为预设次数，所述N-1次擦除操作的擦除脉冲以预设擦除脉冲为基础，电压随着擦除次数增加而每次增加预设脉冲增量；
根据所述预设验证脉冲、所述预设脉冲增量和针对第N-1次擦除操作进行擦除验证的当前验证次数，确定目标验证脉冲，并以所述目标验证脉冲进行针对所述第N-1次擦除操作的擦除验证；
当所述擦除验证成功时，根据所述当前验证次数、所述预设脉冲增量和所述第N-1次擦除操作的擦除脉冲，对所述选定存储块进行第N次擦除操作。
其中，所述***电路被配置为执行：
确定所述预设脉冲增量、针对第N-1次擦除操作进行擦除验证的当前验证次数、以及预设系数之间的第一乘积；
将所述第一乘积与预设验证脉冲的电压之间的第一和值，作为目标验证脉冲的电压。
其中，所述***电路被配置为执行：
确定所述预设脉冲增量与所述当前验证次数之间的第二乘积；
确定所述第二乘积和第N-1次擦除操作的擦除脉冲的电压之间的第二和值；
以所述第二和值对所述选定存储块进行第N次擦除操作。
其中，所述***电路还被配置为执行：
当所述擦除验证失败时，将所述当前验证次数增一，之后返回执行所述根据预设验证脉冲、所述预设脉冲增量和针对第N-1次擦除操作进行擦除验证的当前验证次数，确定目标验证脉冲，并以所述目标验证脉冲进行针对第N-1次擦除操作的擦除验证的步骤。
其中，所述***电路被配置为执行：
以预设擦除脉冲对所述选定存储块进行首次擦除操作；
若当前擦除次数大于1且小于N时，确定前一擦除操作的擦除脉冲的电压与所述预设脉冲增量之间的第三和值；以所述第三和值对所述选定存储块进行擦除操作。
其中，所述***电路还被配置为执行：
在执行前N-2次擦除操作的过程中，每次擦除操作完成后，均以预设验证脉冲对当前擦除操作进行擦除验证。
本申请实施例明还提供了一种存储器***，所述存储器***包括至少一个上述任一种存储器、以及与所述存储器电性连接的控制器，所述控制器用于控制所述存储器执行数据写入和读取操作。
本申请实施例提供的数据擦除方法、存储器及存储器***，通过对选定存储块进行N-1次擦除操作，电压其中，N为预设次数，该N-1次擦除操作的擦除脉冲以预设擦除脉冲为基础，电压随着擦除次数增加而每次增加预设脉冲增量，之后，根据预设验证脉冲、预设脉冲增量和针对第N-1次擦除操作进行擦除验证的当前验证次数，确定目标验证脉冲，并以目标验证脉冲进行针对第N-1次擦除操作的擦除验证，之后，当擦除验证成功时，根据当前验证次数、预设脉冲增量和第N-1次擦除操作的擦除脉冲，对选定存储块进行第N次擦除操作，从而不仅使单个存储块的擦除速率保持不变，且不同存储块的擦除时间也能保持一致，保证了存储器擦除性能的稳定性和可靠性。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的存储器***的结构示意图；
图2是本申请实施例提供的单个存储块的等效电路示意图；
图3是ISPE擦除过程中存储块的擦除阈值电压分布的示意图；
图4是ISPE擦除过程中存储块的擦除阈值电压分布的另一示意图；
图5是本申请实施例提供的数据擦除方法的流程示意图；
图6是本申请实施例提供的擦除脉冲的电压和擦除验证脉冲的电压的示意图；
图7是本申请实施例提供的数据擦除过程中存储块的擦除阈值电压分布的示意图。
【具体实施方式】
下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样的，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本文描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本文描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本文描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
本申请实施例提供了一种数据擦除方法、存储器及存储器***。
如图1所示，图1是本申请实施例提供的存储器***的结构示意图。存储器***100包括至少一个存储器110、以及与存储器110电性连接的控制器120，其中，控制器120还与外部主机连接，外部主机可以向控制器120传输用户指令和存储数据，用户指令可以包括写入指令、擦除指令以及读取指令等，控制器120可以根据这些内容来决定在存储器中的哪个存储位置进行写入、擦除和读取。
请继续参阅图1，存储器110可以包括阵列存储结构111和***电路112。***电路112被配置为对阵列存储结构111执行读取、写入、擦除和验证等操作，并且***电路112可以包括字线驱动器、位线驱动器、列解码器、感测电路、数据缓冲器、程序验证逻辑和擦除验证电路等，其可根据获取的计算机程序指令来执行上述操作。
在本申请的示例中，存储器110可以是三维NAND存储器，阵列存储结构111可以是三维NAND阵列存储结构。然而，该存储器110并不限于三维NAND存储器，该阵列存储结构11也并不限于三维NAND阵列存储结构，在未违背本申请公开或教导的状态下，该存储器110和阵列存储结构111可分别实现为当断开电源时能够保持所存储的数据的其它各种类型的非易失性存储器和非易失性阵列存储结构。
具体的，如图1和图2所示，阵列存储结构111包括多个存储块，多个存储块被表示为BLOCK(1)～BLOCK(k)，其中k是正整数。每个存储块包含经由位线BL(1)～BL(m)和一组公共的字线WL(1)～WL(n)访问的一组NAND串Q(即存储单元串)，其中m和n是大于1的整数，每个NAND串Q包括多个存储单元，每个存储单元均为晶体管结构。每个NAND串Q的上端子经由顶部选择栅线TSGL连接到对应的位线，其下端子经由底部选择栅线BSGL连接到公共源极线CSL。通过控制施加在字线、位线和公共源极线上的电压，来选取所需的存储块进行擦除操作，或者选取所需的存储单元进行写入(编程)操作。
请继续参阅图2，每个存储块被分成若干页(PAGE)，同一行的存储单元位于同一页，同一页的字线接收同一电信号。通常，存储块是擦除操作的单位，存储单元是编程操作的单位。当然，也可以使用其他的擦除/编程的单位。需要指出的是，在以存储块为单位执行擦除操作时，必须要进行相应的验证操作(也即擦除验证)，以确保对应存储块中的数据被擦除，防止数据残留，也即擦除过程就是擦除-验证的循环。
一些实施方式采用的擦除方式是增量步进脉冲式擦除(Incremental Step PulseErase,ISPE),即擦除脉冲的起始脉冲和步进量是固定的，擦除脉冲中每个脉冲的电压每次按照一个步进量逐渐增加，且每擦除完一次进行一次擦除验证，直到验证成功时结束整个擦除过程。比如，假设存储器110寿命早期的擦除脉冲中脉冲个数是N，起始电压为I0，步进量为h，验证脉冲的电压为EV，则第一个擦除脉冲的电压E(1)为I0，第i个擦除脉冲的电压E(i)＝I0+(i-1)*h，每次的验证脉冲的电压均为EV0，i为大于1的整数。
进一步地，请参见图3，图3是上述ISPE擦除过程中存储块的擦除阈值电压分布情况，其中，横轴表示擦除阈值电压Vt，纵轴表示存储块中存储单元数量，每个弧形块表示每次擦除验证时存储块的擦除阈值电压分布，纵向虚线表示每次擦除验证时检测到的实际电压值。容易得知，对于每次擦除验证，弧形块中纵向虚线右边的部分表示实际检测电压低于其阈值电压的存储单元，也即擦除失败的存储单元，弧形块中纵向虚线左边的部分表示实际检测电压高于其阈值电压的存储单元，也即擦除成功的存储单元。从图3中可以看出，在施加第N-1个擦除脉冲的电压E(N-1)(也即进行第N-1次擦除操作)后，通过EV0进行擦除验证时，会发现存储块中有部分擦除失败的存储单元，此时存储块的擦除验证失败，只有在施加第N个擦除脉冲的电压E(N)后，通过EV0进行擦除验证时，存储块中的存储单元才全部擦除成功，此时存储块的擦除验证才成功。
需要指出的是，由于上述N是基于寿命早期的存储器设定的ISPE方法中擦除脉冲里的脉冲个数，而随着编程和擦除次数的增多，存储单元会发生不同程度的磨损，具体表现为存储单元中隧穿层的电荷隧穿能力会发生减弱，擦除操作所需的电压值会升高，故若还是采用上述ISPE方法进行擦除操作，则存储块所需的擦除脉冲中脉冲的个数会增加。比如请参见图4，前面N次擦除操作的擦除验证，都会检测到部分存储单元位于纵向虚线的右边，验证失败，而只有在第N+1次擦除操作的擦除验证时，才会检测到所有存储单元位于纵向虚线的坐标，验证成功，也即这个存储块的擦除操作需要施加N+1个脉冲才能完成，并非以往的N个，脉冲数量增加了1，擦除速度减慢，并且，由于不同存储块的磨损程度可能会不同，故还会导致不同存储块彼此间增加的脉冲数量不一致，从而使整个存储器的擦除时间波动巨大。
针对上述技术问题，在本申请实施例中，上述***电路112被配置为执行以下任一种数据擦除方法，其中，上述存储块包括选定存储块，该选定存储块是需要进行擦除操作的存储块。请参见图5，该数据擦除方法可以包括以下步骤S101-S103，其中：
步骤S101、对该选定存储块进行N-1次擦除操作，其中，该N为预设次数，该N-1次擦除操作的擦除脉冲以预设擦除脉冲为基础，随着擦除次数增加而每次增加预设脉冲增量。
其中，N为大于1的整数，其大小取决于存储块(早期寿命)中擦除速度最慢的存储单元。预设擦除脉冲的电压可以表示为I0，预设验证脉冲的电压可以表示为EV0，预设脉冲增量可以表示为h，这些数值都是开发人员早期为存储器产品设定好的。
在一些实施方式中，上述步骤“对选定存储块进行N-1次擦除操作”具体包括：
以预设擦除脉冲对选定存储块进行首次擦除操作；
若当前擦除次数大于1且小于N时，确定前一擦除操作的擦除脉冲的电压与该预设脉冲增量之间的第三和值；以该第三和值对该选定存储块进行擦除操作。
也即，第1次擦除操作的擦除脉冲的电压E(1)＝I0，第j次擦除操作的擦除脉冲的电压E(j)＝E(j-1)+h＝I0+(j-1)*h，j为当前擦除次数，1＜j＜N，比如，j＝N-1时，E(N-1)＝I0+(N-2)*h，具体可参见图6。
同时，在执行上述步骤S101的过程中，还需要对擦除操作进行擦除验证，比如，在一些实施方式中，该数据擦除方法还可以包括电压：
在执行前N-2次擦除操作的过程中，每次擦除操作完成后，均以预设验证脉冲对当前擦除操作进行擦除验证。
也即，前N-2次擦除操作均只需要进行一次擦除验证，且对应的验证脉冲的电压均为预设验证脉冲的电压EV0。
步骤S102、根据预设验证脉冲、该预设脉冲增量和针对第N-1次擦除操作进行擦除验证的当前验证次数，确定目标验证脉冲，并以该目标验证脉冲进行针对该第N-1次擦除操作的擦除验证。
在一些实施方式中，上述步骤“根据该预设验证脉冲、该预设脉冲增量和针对第N-1次擦除操作进行擦除验证的当前验证次数，确定目标验证脉冲”具体包括：
确定该预设脉冲增量、针对第N-1次擦除操作进行擦除验证的当前验证次数、以及预设系数之间的第一乘积；
将该第一乘积与该预设验证脉冲的电压之间的第一和值，作为目标验证脉冲的电压。
也即，请继续参见图6，对于第N-1次擦除操作，需要进行一次或者多次擦除验证，且每次的验证脉冲的电压会根据验证次数的增加而变化，具体的验证次数需要看什么时候能验证成功，也即只有验证成功后才会结束对第N-1次擦除操作的验证。比如，第1次对第N-1次擦除操作进行擦除验证的验证脉冲的电压EV(1)＝EV0+a*h，第M次对第N-1次擦除操作进行擦除验证的验证脉冲的电压EV(M)＝EV(M-1)+a*h＝EV0+M*a*h，其中，M为当前验证次数，a为预设系数。需要说明的是，a通常是基于存储器的结构属性来提前设定的，比如1或0.7，不同的存储器，a值可能不同。
换言之，在对第N-1次擦除操作进行验证时，当前验证次数每增加一次，当前验证脉冲的电压就在前一个验证脉冲的基础上增加一个a*h，如此循环，直到验证成功，才会结束整个擦除验证。也即，该数据擦除方法还包括：
当该擦除验证失败时，将当前验证次数增一，之后返回执行上述“根据该预设验证脉冲、该预设脉冲增量和针对第N-1次擦除操作进行擦除验证的当前验证次数，确定目标验证脉冲，并以该目标验证脉冲进行针对该第N-1次擦除操作的擦除验证”的步骤。
步骤S103、当该擦除验证成功时，根据该当前验证次数、该预设脉冲增量和该第N-1次擦除操作的擦除脉冲，对该选定存储块进行第N次擦除操作。
在一些实施方式中，上述步骤S103具体包括：
确定该预设脉冲增量与该当前验证次数之间的第二乘积；
确定该第二乘积和第N-1次擦除操作的擦除脉冲的电压之间的第二和值；
以该第二和值对该选定存储块进行第N次擦除操作。
也即，在执行完第N-1次擦除验证，且进行第N次擦除操作时，第N次擦除操作的擦除脉冲的电压需要考虑第N-1次擦除操作在验证成功时的验证次数。具体的，E(N)＝E(N-1)+M*h，E(N-1)为第N-1次擦除操作的擦除脉冲的电压，M为第N-1次擦除操作在验证成功时的验证次数。比如请参见图7，在施加第N-1次擦除操作的擦除脉冲的电压E(N-1)之后，若需要用2次擦除验证才验证成功，即M＝2，则第N次擦除操作的擦除脉冲的电压E(N)＝E(N-1)+2h＝I0+(N-2)*h+2h＝I0+(N+1)*h。
通常情况下，采用上述方法得出的E(N)进行第N次擦除操作后，若再对第N次擦除操作进行擦除验证，一般都会验证成功，因此，在执行完第N次擦除操作后，可以无需再执行验证步骤，也即可以结束整个擦除流程。这样，不管存储块怎么磨损退化，每次擦除所需的脉冲个数(擦除操作次数)都能保持最初设定的N个，从而不仅使单个存储块的擦除速率保持不变，且不同存储块的擦除时间也能保持一致，保证了存储器擦除性能的稳定性和可靠性。当然，在其他实施方式中，在进行第N次擦除操作后，依然可以继续以预设验证脉冲进行擦除验证。换言之，在上述步骤S103之后，该数据擦除方法还可以包括：以预设验证脉冲对第N次擦除操作进行验证，或者，结束擦除操作。
综上所述，本申请实施例提供的数据擦除方法、存储器和存储器***，通过对该选定存储块进行N-1次擦除操作，其中，该N为预设次数，该N-1次擦除操作的擦除脉冲以预设擦除脉冲为基础，随着擦除次数增加而每次增加预设脉冲增量，之后，根据预设验证脉冲、该预设脉冲增量和针对第N-1次擦除操作进行擦除验证的当前验证次数，确定目标验证脉冲，并以该目标验证脉冲进行针对第N-1次擦除操作的擦除验证，之后，当该擦除验证成功时，根据该当前验证次数、该预设脉冲增量和该第N-1次擦除操作的擦除脉冲，对该选定存储块进行第N次擦除操作，从而不仅使单个存储块的擦除速率保持不变，且不同存储块的擦除时间也能保持一致，保证了存储器擦除性能的稳定性和可靠性。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (12)
1.一种数据擦除方法，其特征在于，所述数据擦除方法包括：
对选定存储块进行N-1次擦除操作，其中，所述N为预设次数，所述N-1次擦除操作的擦除脉冲以预设擦除脉冲为基础，随着擦除次数增加而每次增加预设脉冲增量；
根据预设验证脉冲、所述预设脉冲增量和针对第N-1次擦除操作进行擦除验证的当前验证次数，确定目标验证脉冲，并以所述目标验证脉冲进行针对所述第N-1次擦除操作的擦除验证；
当所述擦除验证成功时，根据所述当前验证次数、所述预设脉冲增量和所述第N-1次擦除操作的擦除脉冲，对所述选定存储块进行第N次擦除操作；
其中，所述根据所述当前验证次数、所述预设脉冲增量和所述第N-1次擦除操作的擦除脉冲，对所述选定存储块进行第N次擦除操作，包括：
确定所述预设脉冲增量与所述当前验证次数之间的第二乘积；
确定所述第二乘积和所述第N-1次擦除操作的擦除脉冲的电压之间的第二和值；
以所述第二和值对所述选定存储块进行第N次擦除操作；
N为大于1的整数。
2.根据权利要求1所述的数据擦除方法，其特征在于，所述根据预设验证脉冲、所述预设擦除脉冲增量和针对第N-1次擦除操作进行擦除验证的当前验证次数，确定目标验证脉冲，包括：
确定所述预设脉冲增量、针对第N-1次擦除操作进行擦除验证的当前验证次数、以及预设系数之间的第一乘积；
将所述第一乘积与预设验证脉冲的电压之间的第一和值，作为目标验证脉冲的电压。
3.根据权利要求1所述的数据擦除方法，其特征在于，还包括：
当所述擦除验证失败时，将所述当前验证次数增一，之后返回执行所述根据预设验证脉冲、所述预设脉冲增量和针对第N-1次擦除操作进行擦除验证的当前验证次数，确定目标验证脉冲，并以所述目标验证脉冲进行针对所述第N-1次擦除操作的擦除验证的步骤。
4.根据权利要求1所述的数据擦除方法，其特征在于，所述对选定存储块进行N-1次擦除操作，包括：
以所述预设擦除脉冲对选定存储块进行首次擦除操作；
若当前擦除次数大于1且小于N时，确定前一擦除操作的擦除脉冲的电压与所述预设脉冲增量之间的第三和值；以所述第三和值对所述选定存储块进行擦除操作。
5.根据权利要求1所述的数据擦除方法，其特征在于，还包括：
在执行前N-2次擦除操作的过程中，每次擦除操作完成后，均以所述预设验证脉冲对当前擦除操作进行擦除验证。
6.根据权利要求1所述的数据擦除方法，其特征在于，在对所述选定存储块进行第N次擦除操作之后，还包括：
以所述预设验证脉冲对所述第N次擦除操作进行验证，或者，结束擦除操作。
7.一种存储器，其特征在于，所述存储器包括阵列存储结构、以及与所述阵列存储结构电性连接的***电路，所述阵列存储结构包括选定存储块，所述***电路被配置为执行以下步骤：
对所述选定存储块进行N-1次擦除操作，其中，所述N为预设次数，所述N-1次擦除操作的擦除脉冲以预设擦除脉冲为基础，随着擦除次数增加而每次增加预设脉冲增量；
根据预设验证脉冲、所述预设脉冲增量和针对第N-1次擦除操作进行擦除验证的当前验证次数，确定目标验证脉冲，并以所述目标验证脉冲进行针对所述第N-1次擦除操作的擦除验证；
当所述擦除验证成功时，根据所述当前验证次数、所述预设脉冲增量和所述第N-1次擦除操作的擦除脉冲，对所述选定存储块进行第N次擦除操作；
其中，所述***电路被配置为执行：
确定所述预设脉冲增量与所述当前验证次数之间的第二乘积；
确定所述第二乘积和第N-1次擦除操作的擦除脉冲的电压之间的第二和值；
以所述第二和值对所述选定存储块进行第N次擦除操作；
N为大于1的整数。
8.根据权利要求7所述的存储器，其特征在于，所述***电路被配置为执行：
确定所述预设脉冲增量、针对第N-1次擦除操作进行擦除验证的当前验证次数、以及预设系数之间的第一乘积；
将所述第一乘积与预设验证脉冲的电压之间的第一和值，作为目标验证脉冲的电压。
9.根据权利要求7所述的存储器，其特征在于，所述***电路还被配置为执行：
当所述擦除验证失败时，将所述当前验证次数增一，之后返回执行所述根据预设验证脉冲、所述预设脉冲增量和针对第N-1次擦除操作进行擦除验证的当前验证次数，确定目标验证脉冲，并以所述目标验证脉冲进行针对所述第N-1次擦除操作的擦除验证的步骤。
10.根据权利要求7所述的存储器，其特征在于，所述***电路被配置为执行：
以所述预设擦除脉冲对所述选定存储块进行首次擦除操作；
若当前擦除次数大于1且小于N时，确定前一擦除操作的擦除脉冲的电压与所述预设脉冲增量之间的第三和值；以所述第三和值对所述选定存储块进行擦除操作。
11.根据权利要求7所述的存储器，其特征在于，所述***电路还被配置为执行：
在执行前N-2次擦除操作的过程中，每次擦除操作完成后，均以所述预设验证脉冲对当前擦除操作进行擦除验证。
12.一种存储器***，其特征在于，包括至少一个如权利要求7-11所述的任一种存储器、以及与所述存储器电性连接的控制器，所述控制器用于控制所述存储器执行数据写入和读取操作。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410329375.6A CN118069065A (zh) | 2021-12-29 | 2021-12-29 | 数据擦除方法、存储器及存储器*** |
| CN202111640982.7A CN114296652B (zh) | 2021-12-29 | 2021-12-29 | 数据擦除方法、存储器及存储器*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111640982.7A CN114296652B (zh) | 2021-12-29 | 2021-12-29 | 数据擦除方法、存储器及存储器*** |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410329375.6A Division CN118069065A (zh) | 2021-12-29 | 2021-12-29 | 数据擦除方法、存储器及存储器*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114296652A CN114296652A (zh) | 2022-04-08 |
| CN114296652B true CN114296652B (zh) | 2024-04-16 |
Family
ID=80970980
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410329375.6A Pending CN118069065A (zh) | 2021-12-29 | 2021-12-29 | 数据擦除方法、存储器及存储器*** |
| CN202111640982.7A Active CN114296652B (zh) | 2021-12-29 | 2021-12-29 | 数据擦除方法、存储器及存储器*** |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410329375.6A Pending CN118069065A (zh) | 2021-12-29 | 2021-12-29 | 数据擦除方法、存储器及存储器*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN118069065A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009006485A1 (en) * | 2007-07-05 | 2009-01-08 | Sandisk Corporation | Erase voltage manipulation in non-volatile memory for controlled shifts in threshold voltage |
| KR20100027781A (ko) * | 2008-09-03 | 2010-03-11 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법 |
| CN104051012A (zh) * | 2013-03-15 | 2014-09-17 | 北京兆易创新科技股份有限公司 | 一种存储器擦除的方法和装置 |
| CN109960468A (zh) * | 2019-01-29 | 2019-07-02 | 华中科技大学 | 一种具备验证功能的非易失性存储单元擦除方法及*** |
| CN112614526A (zh) * | 2021-01-06 | 2021-04-06 | 长江存储科技有限责任公司 | 用于半导体器件的擦除验证方法及半导体器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8364888B2 (en) * | 2011-02-03 | 2013-01-29 | Stec, Inc. | Erase-suspend system and method |
-
2021
- 2021-12-29 CN CN202410329375.6A patent/CN118069065A/zh active Pending
- 2021-12-29 CN CN202111640982.7A patent/CN114296652B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009006485A1 (en) * | 2007-07-05 | 2009-01-08 | Sandisk Corporation | Erase voltage manipulation in non-volatile memory for controlled shifts in threshold voltage |
| KR20100027781A (ko) * | 2008-09-03 | 2010-03-11 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법 |
| CN104051012A (zh) * | 2013-03-15 | 2014-09-17 | 北京兆易创新科技股份有限公司 | 一种存储器擦除的方法和装置 |
| CN109960468A (zh) * | 2019-01-29 | 2019-07-02 | 华中科技大学 | 一种具备验证功能的非易失性存储单元擦除方法及*** |
| CN112614526A (zh) * | 2021-01-06 | 2021-04-06 | 长江存储科技有限责任公司 | 用于半导体器件的擦除验证方法及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN118069065A (zh) | 2024-05-24 |
| CN114296652A (zh) | 2022-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102461099B1 (ko) | 메모리 장치 및 이를 포함하는 저장 장치 및 그 동작 방법 | |
| KR100721062B1 (ko) | 멀티레벨 메모리 내의 일부 메모리 블록을 바이너리 메모리블록으로 이용하는 비휘발성 반도체 메모리 장치 | |
| KR102200493B1 (ko) | 3차원 메모리 장치 및 그것을 포함하는 저장 장치 | |
| JP3672435B2 (ja) | 不揮発性メモリ装置 | |
| JP2003217288A (ja) | リードディスターブを緩和したフラッシュメモリ | |
| KR102386242B1 (ko) | 전원 전압 변동에 독립적인 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법 | |
| JP2021086631A (ja) | ストレージ装置及びストレージ装置の動作方法 | |
| CN111798904A (zh) | 非易失性存储器装置、其操作方法和存储器*** | |
| US8902665B2 (en) | Solid state storage system for uniformly using memory area and method controlling the same | |
| KR20210057355A (ko) | 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 그 동작 방법 | |
| KR20220031465A (ko) | 메모리 장치 및 그 동작 방법 | |
| CN113496724A (zh) | 非易失性存储器设备及其操作方法 | |
| CN108986861B (zh) | 对非易失性存储器装置进行编程的方法 | |
| CN115798552A (zh) | 存储器装置及该存储器装置的操作方法 | |
| US11373708B2 (en) | Memory device and method of operating the same | |
| US11315650B2 (en) | Memory system, memory controller, and method of operating memory system | |
| US11823753B2 (en) | Non-volatile memory device, programming method thereof, and storage device having the same | |
| CN114296652B (zh) | 数据擦除方法、存储器及存储器*** | |
| CN114792541A (zh) | 存储器设备和操作该存储器设备的方法 | |
| CN115525210A (zh) | 存储设备及其操作方法、操作非易失性存储器装置的方法 | |
| CN114974380A (zh) | 存储器装置及其操作方法 | |
| CN114360593A (zh) | 存储装置及其操作方法 | |
| CN114078542A (zh) | 存储器装置及其操作方法 | |
| US11307807B2 (en) | Memory system, memory controller, and method for operating memory system for determining read biases for read retry operation | |
| US20240127892A1 (en) | Memory device and operating method of the memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |