CN115102541B - 快速收敛的频率修调电路以及方法 - Google Patents

快速收敛的频率修调电路以及方法 Download PDF

Info

Publication number
CN115102541B
CN115102541B CN202211029470.1A CN202211029470A CN115102541B CN 115102541 B CN115102541 B CN 115102541B CN 202211029470 A CN202211029470 A CN 202211029470A CN 115102541 B CN115102541 B CN 115102541B
Authority
CN
China
Prior art keywords
frequency
current
correction voltage
phase
clock chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211029470.1A
Other languages
English (en)
Other versions
CN115102541A (zh
Inventor
邱文才
林满院
刘启昌
王祥仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Daguangxin Technology Co ltd
Original Assignee
Guangdong Daguangxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Daguangxin Technology Co ltd filed Critical Guangdong Daguangxin Technology Co ltd
Priority to CN202211029470.1A priority Critical patent/CN115102541B/zh
Publication of CN115102541A publication Critical patent/CN115102541A/zh
Application granted granted Critical
Publication of CN115102541B publication Critical patent/CN115102541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H3/04—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks for obtaining desired frequency or temperature coefficient
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明属于电数字数据处理技术领域，公开了一种快速收敛的频率修调电路以及方法。本发明通过负反馈环电路，用于根据带温度补偿的时钟芯片在当前芯片温度下的输出频率与基准频率计算相位差，根据相位差得到修正电压，并将所述修正电压传递至所述数据记录电路，数据记录电路，用于将所述修正电压与所述时钟芯片的当前芯片温度进行关联记录，由于本发明是通过构造负反馈环电路实现对带温度补偿的时钟芯片的输出频率与修正电压的收敛修调，并记录得到的修调电压与芯片温度的对应关系，相对于利用人工测量带温度补偿的时钟芯片的输出频率而言，本发明加快了对带温度补偿的时钟芯片的检测速度，进而提高了生产效率。

Description

快速收敛的频率修调电路以及方法
技术领域
本发明涉及电数字数据处理技术领域，尤其涉及一种快速收敛的频率修调电路以及方法。
背景技术
在传统的带温度补偿的时钟芯片设计中，在出厂之前需要对时钟芯片（Real_TimeClock，RTC）或温度补偿晶体振荡器（Temperature Compensate X'tal (crystal)Oscillator，TCXO）的输出频率进行检测，在传统的方法中采用的是通过程控频率计对频率进行测试，通过PC机计算频差，再对芯片内部修调电压进行修正，一般需要经过多次修正才能够达到RTC和TCXO的频率精度，而程控频率计的测试时间较长，在多次测量修正时会使测试时间延长，导致量产时效极地，不利于芯片量产。
发明内容
本发明的主要目的在于提供一种快速收敛的频率修调电路以及方法，旨在解决现有技术对带温度补偿的时钟芯片测试时间长的技术问题。
为实现上述目的，本发明提供了一种快速收敛的频率修调电路，所述快速收敛的频率修调电路包括：依次连接的负反馈环电路以及数据记录电路；
所述负反馈环电路，用于根据带温度补偿的时钟芯片在当前芯片温度下的输出频率与基准频率计算相位差，根据相位差得到修正电压，并将所述修正电压传递至所述数据记录电路；
所述数据记录电路，用于将所述修正电压与所述时钟芯片的当前芯片温度进行关联记录。
可选地，所述负反馈环电路包括：开关矩阵、鉴频鉴相器、电荷泵以及环路滤波器；
所述开关矩阵，用于与带温度补偿的时钟芯片连接，接收所述带温度补偿的时钟芯片的输出频率，并向所述鉴频鉴相器发送所述输出频率；
所述鉴频鉴相器，用于根据所述输出频率与所述基准频率完成鉴频鉴相，生成相位差，并将所述相位差传递至所述电荷泵；
所述电荷泵，用于接收所述鉴频鉴相器生成的相位差，根据所述相位差生成拉灌电流，并将所述拉灌电流传递至所述环路滤波器；
所述环路滤波器，用于接收所述电荷泵生成的拉灌电流，根据所述拉灌电流生成修正电压，并将所述修正电压传递至所述数据记录电路。
可选地，所述数据记录电路包括：MCU以及模拟数字转换器；
所述模拟数字转换器，用于接收所述负反馈环电路发送的修正电压，将所述修正电压进行模数转换；
所述MCU，用于获取模数转换后的修正电压与所述时钟芯片的当前芯片温度，将所述模数转换后的修正电压与所述时钟芯片的当前芯片温度进行关联记录。
可选地，所述开关矩阵、鉴频鉴相器以及所述电荷泵设于FPGA上。
此外，为实现上述目的，本发明还提出了一种快速收敛的频率修调方法，所述快速收敛的频率修调方法应用于快速收敛的频率修调电路，所述快速收敛的频率修调电路包括：依次连接的负反馈环电路以及数据记录电路；
所述快速收敛的频率修调方法包括：
所述负反馈环电路根据带温度补偿的时钟芯片在当前芯片温度下的输出频率与基准频率计算相位差，根据相位差得到修正电压；
所述负反馈环电路将所述修正电压传递至所述数据记录电路；
所述数据记录电路将所述修正电压与所述时钟芯片的当前芯片温度进行关联记录。
可选地，所述负反馈环电路包括：开关矩阵、鉴频鉴相器、电荷泵以及环路滤波器；
所述负反馈环电路根据带温度补偿的时钟芯片在当前芯片温度下的输出频率与基准频率计算相位差，根据相位差得到修正电压，包括：
所述开关矩阵获取所述带温度补偿的时钟芯片的输出频率，并将所述带温度补偿的时钟芯片的输出频率传递至所述鉴频鉴相器；
所述鉴频鉴相器获取基准频率；
所述鉴频鉴相器将所述带温度补偿的时钟芯片的输出频率进行鉴频，得到鉴频输出频率；
所述鉴频鉴相器根据所述鉴频输出频率与基准频率进行鉴相，计算相位差；
所述电荷泵根据所述相位差生成拉灌电流；
所述环路滤波器根据所述拉灌电流生成修正电压。
可选地，所述负反馈环电路包括电荷泵；
所述电荷泵根据所述相位差生成拉灌电流，包括：
所述电荷泵根据所述相位差调节所述电荷泵的贮存能量；
在满足预设释放条件时将所述电荷泵的贮存能量释放，生成拉灌电流。
可选地，所述负反馈环电路包括环路滤波器；
所述环路滤波器根据所述拉灌电流生成修正电压，包括：
所述环路滤波器根据预设相位裕度对所述拉灌电流积分得到所述修正电压。
可选地，所述数据记录电路包括：MCU以及模拟数字转换器；
所述数据记录电路将所述修正电压与所述时钟芯片的当前芯片温度进行关联记录，包括：
所述MCU获取所述带温度补偿的时钟芯片的温度；
所述模拟数字转换器将修正电压进行模数转换，将模数转换后的修正电压传递至所述MCU；
所述MCU将所述模数转换后的修正电压与所述时钟芯片的当前芯片温度进行关联记录。
可选地，所述根据相位差得到修正电压之后，还包括：
所述环路滤波器将所述修正电压输入到带温度补偿的时钟芯片的电压输入端，使所述带温度补偿的时钟芯片产生新的修正输出频率。
本发明通过负反馈环电路，用于根据带温度补偿的时钟芯片在当前芯片温度下的输出频率与基准频率计算相位差，根据相位差得到修正电压，并将所述修正电压传递至所述数据记录电路，数据记录电路，用于将所述修正电压与所述时钟芯片的当前芯片温度进行关联记录，由于本发明是通过构造负反馈环电路实现对带温度补偿的时钟芯片的输出频率与修正电压的收敛修调，并记录得到的修调电压与芯片温度的对应关系，相对于利用人工测量带温度补偿的时钟芯片的输出频率而言，本发明加快了对带温度补偿的时钟芯片的检测速度，进而提高了生产效率。
附图说明
图1是本发明一种快速收敛的频率修调电路一实施例的电路示意图；
图2为本发明一种快速收敛的频率修调电路另一实施例的电路示意图；
图3为本发明一种快速收敛的频率修调方法一实施例的流程示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
参照图1、图2，图1、图2为本发明一种快速收敛的频率修调电路一实施例电路示意图。
本实施例中，快速收敛的频率修调电路包括：
依次连接的负反馈环电路10以及数据记录电路20。
负反馈环电路10，用于根据带温度补偿的时钟芯片在当前芯片温度下的输出频率与基准频率计算相位差，根据相位差得到修正电压，并将所述修正电压传递至所述数据记录电路。
所述开关矩阵，用于与带温度补偿的时钟芯片连接，接收所述带温度补偿的时钟芯片的输出频率，并向所述鉴频鉴相器发送所述输出频率；所述鉴频鉴相器，用于根据所述输出频率与所述基准频率完成鉴频鉴相，生成相位差，并将所述相位差传递至所述电荷泵；所述电荷泵，用于接收所述鉴频鉴相器生成的相位差，根据所述相位差生成拉灌电流，并将所述拉灌电流传递至所述环路滤波器；所述环路滤波器，用于接收所述电荷泵生成的拉灌电流，根据所述拉灌电流生成修正电压，并将所述修正电压传递至所述数据记录电路。所述开关矩阵、鉴频鉴相器以及所述电荷泵设于FPGA上。
需要说明的是，所述带温度补偿的时钟（RTC）芯片为时钟芯片的一种，能够在芯片温度发生变化时能够保证电子计时准确性的一种芯片，温度补偿方式包括根据TCXO进行温度补偿，其中所述带温度补偿的时钟芯片的Fout输出端与开关矩阵连接，GND引脚信号接地，VC与环路滤波器连接，接收环路滤波器产生的修正电压。
应当理解的是，基准频率为一个很稳定的频率，基准频率可以由石英晶体产生，也可由其他方式产生，本实施例对此不做限制，输出频率是待温度补偿的时钟芯片在工作状态时所产生的，从芯片的输出引脚传出的输出频率，所述输出频率会受到芯片内部的温度的变化而变化。
可以理解的是，相位差指的是在将所述基准电压与所述待温度补偿的时钟芯片在当前温度下产生的输出频率调整为频率相同的情况下，两端频率之间存在的相位差距，也可以理解为两个初相之间的差值，当它为正值时称前者超前于后者，为负值时则滞后于后者。
需要理解的是，拉灌电流是所述电荷泵在接收到来自鉴频鉴相器传递过来的相位差后，根据对于的相位差，在电荷泵内积累一定量的电荷，当到达释放能量的条件时而形成的电流实现从频率的相位差转换为电流信号，修正电压是通过对所述基准电压与所述待温度补偿的时钟芯片在当前温度下产生的输出频率进行鉴频鉴相后，根据两者频率的相位差得到的拉灌电流，根据所述拉灌电流进行积分进而得到修正电压，用于将所述带温度补偿的时钟芯片的输出频率修调到基准频率。
在具体实现中，当带温度补偿的时钟芯片在工作时，假设当前检测是的TCXO的晶体振荡频率，此时可将TCXO的晶体振荡频率作为带温度补偿的时钟芯片的输出频率，当前芯片的温度为50摄氏度，此时芯片会产生一个输出频率，假设输出频率为9.5MHz，这个输出频率首先会经过其中一个开关矩阵，这个开关矩阵将带温度补偿的时钟芯片的输出频率传递至用于接收带温度补偿的时钟芯片的输出频率的鉴频鉴相器，同时接收基准频率的鉴频鉴相器也接收到基准频率，鉴频鉴相器首先会对两个频率进行鉴频，将两个频率调整为相同的频率，再对经过鉴频的频率进行鉴相，进而得到相位差，如选取的基准频率为10MHz,那么可以先将9.5MHz的频率鉴频到10MHz，使基准频率与带温度补偿的时钟芯片的输出频率保持一致，当鉴频完成后，需要计算两个频率的相位差，也可以说是计算两个频率的初相差，而另一个开关矩阵将带温度补偿的时钟芯片的温度传输到FPGA。
当得到了相位差之后，会将得到的相位差传输到电荷泵，使电荷泵产生与相位差对应的拉电流或灌电流，此时电荷泵在这个过程中会接收到两个信号，一个是开始贮能的信号，在接收到这个信号时会开始积攒电荷，另一个信号则是释放能量的信号，在接收到这个信号时，会将积攒的电荷释放掉，形成拉灌电流，积攒电荷的时间是收到基准频率与带温度补偿的时钟芯片的相位差而决定的。在得到了拉灌电流后，环路滤波器会收到电流信号电荷泵与环路滤波器通过lcp协议进行数据联系，环路滤波器会将所接收到的，属于模拟信号的电流进行积分进而生成修正电压，并反馈至带温度的时钟芯片，作为新的激发电压。
由于开关矩阵、鉴频鉴相器以及电荷泵设于FPGA上，FPGA也与所述开关矩阵、鉴频鉴相器以及电荷泵之间存在数据交换，FPGA会将与输出频率一起带出的芯片内此时的温度传递至与FPGA的数据交换端连接的数据记录电路，同时也能够对得到的相位差以及拉灌电流进行记录以及检测。
数据记录电路20，用于将所述修正电压与所述时钟芯片的当前芯片温度进行关联记录。
所述数据记录电路包括：MCU以及模拟数字转换器；
所述模拟数字转换器，用于接收所述负反馈环电路发送的修正电压，将所述修正电压进行模数转换；
所述MCU，用于获取模数转换后的修正电压与所述时钟芯片的当前芯片温度，将所述模数转换后的修正电压与所述时钟芯片的当前芯片温度进行关联记录。
需要说明的是，时钟芯片的当前芯片温度指的是在所述时钟芯片在产生某个输出频率时，这个频率产生时的芯片温度，芯片温度是由芯片内部的温度补偿元器件直接获取得到。
可以理解的是，为了保护电路的安全性，所述模拟数字转换器（ADC）的输出端还会连接一个阻抗装置，例如定值电阻R3，也可以为其他类型的可以有阻抗功能的器件，优选为定值电阻。
在具体实现中，MCU会接收到来自FPGA发来的温度信息，以及对于当前温度的修正电压，不过此时的修正电压还是处于模拟信号的类型，MCU无法对其进行处理，因此需要将此时的修正电压传递给模拟数字转换器，将模拟信号的修正电压转换成数字信号的修正电压，并将得到的数字信号的修正电压反馈给MCU，使MCU完成对芯片当前温度与该温度所对应的修正电压的关联与数据存储。
本实施例通过将带温度补偿的时钟芯片的输出频率与基准频率进行建频鉴相，从而确定出当前这个带温度补偿的时钟芯片在这个温度下的输出频率的偏差，也即带温度补偿的时钟芯片的输出频率与基准频率的相位差，并根据所述相位差对应生成拉灌电流，环路滤波器根据拉灌电流得到修正电压并重新作用在带温度补偿的时钟芯片上，形成了一个负反馈环电路，同时数据记录电路还会将带温度补偿的时钟芯片的温度以及所得到的修正电压进行关联记录，实现了一次记录，多次有用，能够大幅度降低测试的时间。
参考图3，图3为本发明一种快速收敛的频率修调方法第一实施例的流程示意图。
本实施例中，所述快速收敛的频率修调方法应用于快速收敛的频率修调电路，所述快速收敛的频率修调电路包括：依次连接的负反馈环电路以及数据记录电路；所述快速收敛的频率修调方法包括：
S10：所述负反馈环电路根据带温度补偿的时钟芯片在当前芯片温度下的输出频率与基准频率计算相位差，根据相位差得到修正电压。
S20：所述负反馈环电路将所述修正电压传递至所述数据记录电路。
S30：所述数据记录电路将所述修正电压与所述时钟芯片的当前芯片温度进行关联记录。
在具体实现中，带温度补偿的时钟芯片会在其当前温度下产生输出频率，此时的输出频率是与当前的温度之间存在联系的，将所述带温度补偿的时钟芯片会在其当前温度下产生输出频率与基准频率在鉴频鉴相器内完成鉴频与鉴相，先将所述两个频率通过鉴频，是两个频率保持一致，在频率一致的前提下再对其进行鉴相，得到两个频率的相位差，也可以说是计算两个频率的初相差，假设基准频率的初相为π/2，带温度补偿的时钟芯片会在其当前温度下产生输出频率的初相为π/4，那么可以计算两者的相位差为π/4，当然，相位差也可以为负，当相位差为负时，说明带温度补偿的时钟芯片会在其当前温度下产生输出频率的相位在基准频率的前面。在得到的相位差之后，会根据所述相位差得到与之对应的拉灌电流，进而根据拉灌电流得到当前温度下的修正电压。
当负反馈环电路在生成了修正电压后，还需要将所得到的修正电压，以及对应的芯片温度分别传递至数据记录电路，使数据记录电路将修正电压以及时钟芯片当前芯片温度记录，并将其关联起来，得到修正电压与带温度补偿的时钟芯片温度的对应关系。
为了进一步的得到修正电压，所述负反馈环电路包括：开关矩阵、鉴频鉴相器、电荷泵以及环路滤波器，所述负反馈环电路根据带温度补偿的时钟芯片在当前芯片温度下的输出频率与基准频率计算相位差，根据相位差得到修正电压还包括：
所述开关矩阵获取所述带温度补偿的时钟芯片的输出频率，并将所述带温度补偿的时钟芯片的输出频率传递至所述鉴频鉴相器；
所述鉴频鉴相器获取基准频率；
所述鉴频鉴相器将所述带温度补偿的时钟芯片的输出频率进行鉴频，得到鉴频输出频率；
所述鉴频鉴相器根据所述鉴频输出频率与基准频率进行鉴相，计算相位差；
所述电荷泵根据所述相位差生成拉灌电流；
所述环路滤波器根据所述拉灌电流生成修正电压。
需要说明的是，开关矩阵与带温度补偿的时钟芯片连接，能够将带温度补偿的时钟芯片所产生的输出传输到鉴频鉴相器以及FPGA，此时通过开关矩阵可以获得带温度补偿的时钟芯片的是输出频率以及当前时刻的温度，将温度传输到FPGA，有FPGA传输到数据记录电路，而输出频率则传递到鉴频鉴相器，完成建频鉴相操作，其中，FPGA是一种半定制的集成电路，可以在FPGA芯片内写入对应的控制程序，内部包括可编程输入输出单元，可配置逻辑块，数字时钟管理模块，嵌入式块RAM，布线资源，内嵌专用硬核，底层内嵌功能单元。
在具体实现中，开关矩阵首先对带温度补偿的时钟芯片的输出信号进行分离，将芯片内的温度信息传输至FPGA，将带温度补偿的时钟芯片在当前温度下的输出频率传输至鉴频鉴相器，完成建频鉴相，得到与基准频率之间的相位差，再通过电路将得到的相位差传递至电荷泵，电荷泵根据所述相位差进行拉灌电流的形成，再将拉灌电流传输至环路滤波器使其完成修正电压生成。
为了进一步的生成拉灌电流，所述负反馈环电路包括电荷泵；
所述电荷泵根据所述相位差生成拉灌电流，包括：
所述电荷泵根据所述相位差调节所述电荷泵的贮存能量；
在满足预设释放条件时将所述电荷泵的贮存能量释放，生成拉灌电流。
需要说明的是，预设释放条件指的是根据相位差得到的，可以将存在相位差的两个频率初相靠前的作为一个激活信号，而靠后的作为释放条件，也可以说根据相位差得到了一端具有长度的特殊信号，在开始前电荷泵开始工作，结束时，电荷泵生成电流。
在具体实现中，电荷泵首先会根据相位差的到的信号开始积攒电荷，此时电荷泵内的电荷不断累积，在电荷泵接收到释放的信号时，会停止积攒电荷，并将所积攒的电荷释放出去，由于电荷内部较与环路滤波器所处的位置存在电势差，因此会生成一股向环路滤波器的拉灌电流。
为了进一步的确定修正电压的大小，所述负反馈环电路包括环路滤波器；
所述环路滤波器根据所述拉灌电流生成修正电压，包括：
所述环路滤波器根据预设相位裕度对所述拉灌电流积分得到所述修正电压。
需要说明的是，相位裕度指的是可以对负反馈环路中的稳定性进行调节控制的数值，可以将相位裕度看做是在***尚未进入稳定状态时可以增加的相位变化。
在具体实现中，相位裕度会根据当前负反馈环路中的相位差以及拉灌电流进行动态调节，在整个***开始工作之前，会预先设置一个初始的相位裕度，这个裕度需要处于一个合适的，可以设置为45度，也可以为其他，本实施例对此不做限制，同时还需要明确的是，当相位裕度越大，负反馈环路中的阻抗就越大，进而收敛速度也就越大，随之影响的还有带宽，会使带宽减小，进而使稳定性降低，因此在进行相位裕度需要根据相位差以及拉灌电流进行动态调节，FPGA会将通过在鉴频鉴相器与电荷泵得到的相位差与拉灌电流进行相关计算处理，得到符合实际的相位裕度，完成对初始相位裕度的更新，在生成修正电压时，是根据所述拉灌电流而得到的，环路滤波器会对拉灌电流进行积分，由于在负反馈环电路中生成的拉灌电流是属于脉冲信号，因此需要对拉灌电流进行积分整流得到直流电压，在这个过程中，需要将相位裕度作用在脉冲信号的拉灌电流上，能够优化环路的收敛速度，可以知道的是，电信号的传输速度极快，在整个过程中，在时间上的消耗为毫秒级别。
为了进一步的得到带稳定不补偿的时钟芯片的温度与修正电压的关系，所述数据记录电路包括：MCU以及模拟数字转换器；
所述数据记录电路将所述修正电压与所述时钟芯片的当前芯片温度进行关联记录，包括：
所述MCU获取所述带温度补偿的时钟芯片的温度；
所述模拟数字转换器将修正电压进行模数转换，将模数转换后的修正电压传递至所述MCU；
所述MCU将所述模数转换后的修正电压与所述时钟芯片的当前芯片温度进行关联记录。
在具体实现中，MCU通过FPGA的输出端获得此时带温度补偿的时钟芯片的温度以及经过一次收敛所得到的修正电压，不过此时的修正电压为模拟信号，MCU无法对模拟信号做出处理，因此此时需要将模拟信号类型的修正电压传输至模拟数字转换器内，实现将模拟信号的修正电压转换为数字信号的修正电压，再让MCU将带温度补偿的时钟芯片的温度以及对应的修正温度进行关联，并进行记录。
为了进一步的加快收敛速度，所述负反馈环电路包括环路滤波器；
所述根据相位差得到修正电压之后，还包括：
所述环路滤波器将所述修正电压输入到带温度补偿的时钟芯片的电压输入端，使所述带温度补偿的时钟芯片产生修正输出频率，并使所述负反馈环电路执行所述根据带温度补偿的时钟芯片在当前芯片温度下的输出频率与基准频率计算相位差，根据相位差得到修正电压的步骤。
在具体实现中，环路滤波器在生成一个修正电压后，需要将得到的修正电压再一次传输至带温度补偿的时钟芯片，让所述带温度补偿的时钟芯片在修正电压的作用下产生新的输出频率，当输入电压发生改变以及工作本身发热，芯片自身的温度也会随之发生改变，进而产生大量的温度与修正电压的对应关系，可以根据MCU所记录的温度与修正电压的对应关系，例如表格，图表，关系表达式等其他可以表示对应关系的形式，从而可以使得在芯片的测试中，能够迅速的做出反应。
本实施例通过对带温度补偿的时钟芯片在当前温度下输出的频率与基准频率进行鉴频鉴相，得到相位差，再根据得到的相位差得到拉灌电流，再根据相位裕度对拉灌电流积分得到修正电压，同时将所得到的修正电压与带温度补偿的时钟芯片的芯片温度传输至MCU完成记录，得到温度与修正电压的对应关系，在这一过程中，全程是通过电路自动完成修调以及收敛，无需人工干预，省去了人工的时间，实现了将收敛速度降低到毫秒级别，极大提高了修调测试的效率。
应当理解的是，以上仅为举例说明，对本发明的技术方案并不构成任何限定，在具体应用中，本领域的技术人员可以根据需要进行设置，本发明对此不做限制。
需要说明的是，以上所描述的工作流程仅仅是示意性的，并不对本发明的保护范围构成限定，在实际应用中，本领域的技术人员可以根据实际的需要选择其中的部分或者全部来实现本实施例方案的目的，此处不做限制。
此外，需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者***不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者***所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者***中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质（如只读存储器（Read Only Memory，ROM）/RAM、磁碟、光盘）中，包括若干指令用以使得一台终端设备（可以是手机，计算机，服务器，或者网络设备等）执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种快速收敛的频率修调电路，其特征在于，所述快速收敛的频率修调电路包括：依次连接的负反馈环电路以及数据记录电路，所述负反馈环电路包括：依次连接的开关矩阵、鉴频鉴相器、电荷泵以及环路滤波器；
所述开关矩阵，用于与带温度补偿的时钟芯片连接，接收所述带温度补偿的时钟芯片的输出频率，并向所述鉴频鉴相器发送所述输出频率；
所述鉴频鉴相器，用于根据所述输出频率与基准频率完成鉴频鉴相，生成相位差，并将所述相位差传递至所述电荷泵；
所述电荷泵，用于接收所述鉴频鉴相器生成的相位差，根据所述相位差生成拉灌电流，并将所述拉灌电流传递至所述环路滤波器；
所述环路滤波器，用于接收所述电荷泵生成的拉灌电流，根据所述拉灌电流生成修正电压，并将所述修正电压传递至所述数据记录电路；
所述数据记录电路，用于将所述修正电压与所述时钟芯片的当前芯片温度进行关联记录。
2.如权利要求1所述的快速收敛的频率修调电路，其特征在于，所述数据记录电路包括：MCU以及模拟数字转换器；
所述模拟数字转换器，用于接收所述负反馈环电路发送的修正电压，将所述修正电压进行模数转换；
所述MCU，用于获取模数转换后的修正电压与所述时钟芯片的当前芯片温度，将所述模数转换后的修正电压与所述时钟芯片的当前芯片温度进行关联记录。
3.如权利要求1所述的快速收敛的频率修调电路，其特征在于，所述开关矩阵、鉴频鉴相器以及所述电荷泵设于FPGA上。
4.一种快速收敛的频率修调方法，其特征在于，所述快速收敛的频率修调方法应用于快速收敛的频率修调电路，所述快速收敛的频率修调电路包括：依次连接的负反馈环电路以及数据记录电路，所述负反馈环电路包括：依次连接的开关矩阵、鉴频鉴相器、电荷泵以及环路滤波器；
所述快速收敛的频率修调方法包括：
所述开关矩阵获取带温度补偿的时钟芯片的输出频率，并将所述带温度补偿的时钟芯片的输出频率传递至所述鉴频鉴相器；
所述鉴频鉴相器获取基准频率；
所述鉴频鉴相器将所述带温度补偿的时钟芯片的输出频率进行鉴频，得到鉴频输出频率；
所述鉴频鉴相器根据所述鉴频输出频率与基准频率进行鉴相，计算相位差；
所述电荷泵根据所述相位差生成拉灌电流；
所述环路滤波器根据所述拉灌电流生成修正电压；
所述环路滤波器将所述修正电压传递至所述数据记录电路；
所述数据记录电路将所述修正电压与所述时钟芯片的当前芯片温度进行关联记录。
5.如权利要求4所述的方法，其特征在于，所述电荷泵根据所述相位差生成拉灌电流，包括：
所述电荷泵根据所述相位差调节所述电荷泵的贮存能量；
在满足预设释放条件时将所述电荷泵的贮存能量释放，生成拉灌电流。
6.如权利要求4所述的方法，其特征在于，所述环路滤波器根据所述拉灌电流生成修正电压，包括：
所述环路滤波器根据预设相位裕度对所述拉灌电流积分得到所述修正电压。
7.如权利要求4所述的方法，其特征在于，所述数据记录电路包括MCU与模拟数字转换器，所述数据记录电路将所述修正电压与所述时钟芯片的当前芯片温度进行关联记录，包括：
所述MCU获取所述带温度补偿的时钟芯片的温度；
所述模拟数字转换器将修正电压进行模数转换，将模数转换后的修正电压传递至所述MCU；
所述MCU将所述模数转换后的修正电压与所述时钟芯片的当前芯片温度进行关联记录。
8.如权利要求4-7中任一项所述的方法，其特征在于，所述负反馈环电路包括环路滤波器，所述负反馈环电路根据相位差得到修正电压之后，还包括：
所述环路滤波器将所述修正电压输入到带温度补偿的时钟芯片的电压输入端，使所述带温度补偿的时钟芯片产生新的修正输出频率。
CN202211029470.1A 2022-08-26 2022-08-26 快速收敛的频率修调电路以及方法 Active CN115102541B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211029470.1A CN115102541B (zh) 2022-08-26 2022-08-26 快速收敛的频率修调电路以及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211029470.1A CN115102541B (zh) 2022-08-26 2022-08-26 快速收敛的频率修调电路以及方法

Publications (2)

Publication Number Publication Date
CN115102541A CN115102541A (zh) 2022-09-23
CN115102541B true CN115102541B (zh) 2022-10-28

Family

ID=83300343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211029470.1A Active CN115102541B (zh) 2022-08-26 2022-08-26 快速收敛的频率修调电路以及方法

Country Status (1)

Country Link
CN (1) CN115102541B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013060608A2 (en) * 2011-10-28 2013-05-02 St-Ericsson Sa Temperature compensation in a pll
CN107104666A (zh) * 2017-03-29 2017-08-29 广州润芯信息技术有限公司 锁相环相位噪声之优化装置
CN110601694A (zh) * 2019-08-27 2019-12-20 西安电子科技大学 一种锁相环
CN212302243U (zh) * 2020-05-18 2021-01-05 英麦科（厦门）微电子科技有限公司 一种同时具备拉灌电流能力的电子负载控制电路
CN114244353A (zh) * 2021-12-21 2022-03-25 北京理工大学 一种基于二次注入及锁相环技术的快速启动晶体振荡器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605935B2 (en) * 2001-03-21 2003-08-12 Telefonaktiebolaget L M Ericsson (Publ) Linear fast-locking digital phase detector
US8248167B2 (en) * 2010-06-28 2012-08-21 Mstar Semiconductor, Inc. VCO frequency temperature compensation system for PLLs
US20150116016A1 (en) * 2013-10-31 2015-04-30 Keysight Technologies, Inc. Dead-Zone Free Charge Pump Phase-Frequency Detector
US9413366B2 (en) * 2013-12-19 2016-08-09 Analog Devices Global Apparatus and methods for phase-locked loops with temperature compensated calibration voltage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013060608A2 (en) * 2011-10-28 2013-05-02 St-Ericsson Sa Temperature compensation in a pll
CN107104666A (zh) * 2017-03-29 2017-08-29 广州润芯信息技术有限公司 锁相环相位噪声之优化装置
CN110601694A (zh) * 2019-08-27 2019-12-20 西安电子科技大学 一种锁相环
CN212302243U (zh) * 2020-05-18 2021-01-05 英麦科（厦门）微电子科技有限公司 一种同时具备拉灌电流能力的电子负载控制电路
CN114244353A (zh) * 2021-12-21 2022-03-25 北京理工大学 一种基于二次注入及锁相环技术的快速启动晶体振荡器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于锁定时间分析的锁相环频率合成器;陈敏华等;《微波学报》;20151231;第28卷(第6期);第57-60页 *

Also Published As

Publication number Publication date
CN115102541A (zh) 2022-09-23

Similar Documents

Publication Publication Date Title
US10917078B2 (en) System and method for fast converging reference clock duty cycle correction for digital to time converter (DTC)-based analog fractional-N phase-locked loop (PLL)
US6295315B1 (en) Jitter measurement system and method
TWI374350B (en) Serial bus clock frequency calibration system and method
TWI419472B (zh) 鎖相迴路
US20100295590A1 (en) Time to digital converter
US10534321B2 (en) CPT atomic clock servo control SoC
US11965919B2 (en) Phase frequency detector-based high-precision feedback frequency measurement apparatus and method
CN115102541B (zh) 快速收敛的频率修调电路以及方法
US3214708A (en) Frequency-type telemeter transmitter
CN112383306A (zh) 原子钟频率控制方法及设备
AU607377B2 (en) Transmitter having pll circuit
CN206251105U (zh) 用于基站的vcxo软锁相装置
CN114884507A (zh) 一种铷原子钟驯服***
US4688003A (en) Feed-forward error correction for sandaps and other phase-locked loops
US9729157B2 (en) Variable clock phase generation method and system
CN106992771A (zh) 输出恒定占空比信号的电路及时钟信号生成装置
JP2701815B2 (ja) 自由な受信周波数が送信周波数にロックされており非同期モードでデータを伝送する回路
CN107395199A (zh) 一种锁相环电路
CN113093231B (zh) 一种基于北斗时频的自适应频标跟踪***及跟踪方法
US3068463A (en) Multilevel data communication system having ratio comparison of sampled adjacent bits at the receiver
CN116599526B (zh) 一种高精度频率输出控制装置及时钟源
CN111010089B (zh) 一种抗振型晶体振荡器
JPH08167842A (ja) 発振装置
CN105811973A (zh) 一种被动型铷原子频标
CN117240428A (zh) 时钟同步方法、装置、电子设备及计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant