CN114221733A - 一种时间戳同步的误差补偿方法 - Google Patents
一种时间戳同步的误差补偿方法 Download PDFInfo
- Publication number
- CN114221733A CN114221733A CN202111620531.7A CN202111620531A CN114221733A CN 114221733 A CN114221733 A CN 114221733A CN 202111620531 A CN202111620531 A CN 202111620531A CN 114221733 A CN114221733 A CN 114221733A
- Authority
- CN
- China
- Prior art keywords
- message data
- receiving end
- physical coding
- coding sublayer
- position information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 101100186801 Rattus norvegicus Ndst1 gene Proteins 0.000 claims description 62
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
- H04Q11/0067—Provisions for optical access or distribution networks, e.g. Gigabit Ethernet Passive Optical Network (GE-PON), ATM-based Passive Optical Network (A-PON), PON-Ring
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Detection And Correction Of Errors (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
本申请公开了一种时间戳同步的误差补偿方法，属于可编程逻辑器件技术领域。具体包括：步骤101：获取物理编码子层接收端的报文数据在寻找码字模块内的基准点位置信息；步骤102：获取所述物理编码子层接收端的报文数据在寻找码字模块内的报文头位置信息；步骤103：根据所述基准点位置信息和所述报文头位置信息确定所述物理编码子层接收端报文数据的时间戳误差；步骤104：向所述物理编码子层接收端报文数据的时间戳补偿所述时间戳误差。本发明通过以上技术方案，补偿了物理编码子层接收端报文数据的时间戳误差，提高了物理编码子层接收端报文数据的时间戳精度。
Description
技术领域
本发明属于可编程逻辑器件技术领域，尤其涉及一种时间戳同步的误差补偿方法。
背景技术
IEEE 1588全称为网络化测量和控制***的精密时钟同步协议，常应用在以太网中的时间同步，也应用在可编程逻辑器件的时间戳同步。
FPGA内的物理编码子层接收端由hsst quad(高速串行收发器模块)和emac quad(以太网介质访问控制模块)级联组成，为了保持物理编码子层接收端报文数据时间戳的精确度，会将emac quad中的lane block sync模块移入hsst quad内，然而，hsst quad的报文数据在经过lane block sync会使得报文数据内的bit位置移位，使报文数据的报文头位置变化，在使用报文数据的基准点和报文头位置进行时间戳同步时，会在lane block sync模块产生时间戳误差。在IEEE 1588协议下，有100GB BASE-R PCS、50GB BASE-R PCS、40GBBASE-R PCS、25GB BASE-R PCS，在这些协议下，报文数据的时间戳都会在lane block sync模块产生时间戳误差，因此，需要向基于这些协议的物理编码子层接收端报文数据的时间戳补偿产生的时间戳误差。
发明内容
本发明的目的在于提供一种时间戳同步的误差补偿方法，以解决背景技术的技术问题。
为解决上述技术问题，本发明的技术方案如下：
提供一种时间戳同步的误差补偿方法，包括：
步骤101：获取物理编码子层接收端的报文数据在寻找码字模块内的基准点位置信息，所述基准点位置在IEEE 1588协议中有规定其位置所在，用于指示物理编码子层接收端的报文数据，在本实施例中，因为报文数据格式的转换，导致了两个格式的基准点位置的相对变化，引起了误差；
步骤102：获取物理编码子层接收端的报文数据在寻找码字模块内的报文头位置信息；
步骤103：根据基准点位置信息和报文头位置信息确定物理编码子层接收端报文数据的时间戳误差；
步骤104：向物理编码子层接收端报文数据的时间戳补偿时间戳误差。
在一些实施例中，步骤101包括：
在物理编码子层接收端的寻找码字模块内获取pcs lane格式报文数据的基准点位置信息，pcs lane格式为物理编码子层数据通道格式。
在一些实施例中，步骤101还包括：
获取物理编码子层接收端的寻找码字模块内hsst lane格式报文数据的基准点位置信息，hsst lane格式为高速串行收发器数据通道格式；
pcs lane格式的报文数据的基准点位置信息，即hsst lane格式的报文数据的基准点位置信息；
pcs lane格式的报文数据由hsst lane格式的报文数据在物理编码子层接收端的寻找码字模块内转换。
在一些实施例中，步骤102包括：
在物理编码子层接收端的Emac XGMII接口模块内获取物理编码子层接收端的pcslane格式报文数据的报文头位置信息，Emac XGMII接口为以太网介质访问模块的10Gb独立于媒体的接口。
在一些实施例中，步骤102还包括：
根据物理编码子层接收端的pcs lane格式报文数据的基准点位置和报文头位置,确定物理编码子层接收端的pcs lane格式报文数据的基准点位置和报文头位置相距的bit位数,即物理编码子层接收端在寻找码字模块后的报文数据的基准点位置和报文头位置相距的bit位数；
根据物理编码子层接收端的寻找码字模块内hsst lane格式报文数据的基准点位置信息和，物理编码子层接收端的pcs lane格式报文数据的报文头位置信息，确定物理编码子层接收端的寻找码字模块内hsst lane格式报文数据的基准点位置和报文头位置相距的bit位数。
在一些实施例中，步骤103包括：
根据物理编码子层接收端的寻找码字模块内hsst lane格式报文数据的基准点位置和报文头位置相距的bit位数以及，pcs lane格式报文数据的基准点位置和报文头位置相距的bit位数，确定物理编码子层接收端hsst lane格式的报文数据在寻找码字模块内转换为pcs lane格式的报文数据的时间戳误差为Q bit，即物理编码子层接收端的报文数据的时间戳误差为Q bit。
在一些实施例中，包括：
确定物理编码子层接收端报文数据的时间戳误差Q bit对应的时间T；
通过物理编码子层接收端报文数据的时间戳减去时间戳误差Q bit对应的时间T以补偿物理编码子层接收端报文数据的时间戳。
本发明的有益效果：
本发明提供一种时间戳误差补偿方法，通过获取物理编码子层接收端的hsstlane格式的报文数据、以及pcs lane格式的报文数据在寻找码字模块内的基准点位置信息和报文头位置信息，分别确定了在物理编码子层接收端的寻找码字模块，hsst lane格式的报文数据、以及pcs lane格式的报文数据的基准点位置信息和报文头位置信息相距的bit位数，hsst lane格式的报文数据在寻找码字模块内转换为pcs lane格式的报文数据，转换后，物理编码子层接收端的报文数据基准点位置和报文头位置相距的bit位数变化Q bit，即报文数据的时间戳误差为Q bit，将时间戳误差Q bit转换为对应的时间T，物理编码子层接收端的报文数据的时间戳减去该时间T以补偿报文数据的时间戳。本发明通过以上技术方案，补偿了物理编码子层接收端报文数据的时间戳误差，提高了物理编码子层接收端报文数据的时间戳精度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实施例中物理编码子层接收端报文数据的传输流程图。
图2为本实施例中hsst lane格式报文数据转化为pcs lane格式报文数据的转换图。
图3为本实施例中的时间戳误差补偿图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请实施例提供一种提供一种时间戳同步的误差补偿方法，包括：
步骤101：获取物理编码子层接收端的报文数据在寻找码字模块内的基准点位置信息；
步骤102：获取物理编码子层接收端的报文数据在寻找码字模块内的报文头位置信息；
步骤103：根据基准点位置信息和报文头位置信息确定物理编码子层接收端报文数据的时间戳误差；
步骤104：向物理编码子层接收端报文数据的时间戳补偿时间戳误差。
具体地，步骤101包括：
在物理编码子层接收端的寻找码字模块内获取pcs lane格式报文数据的基准点位置信息，pcs lane格式为物理编码子层数据通道格式。
具体地，步骤101还包括：
获取物理编码子层接收端的寻找码字模块内hsst lane格式报文数据的基准点位置信息，hsst lane格式为高速串行收发器数据通道格式；
pcs lane格式的报文数据的基准点位置信息，与hsst lane格式的报文数据的基准点位置信息一致；
pcs lane格式的报文数据由hsst lane格式的报文数据在物理编码子层接收端的寻找码字模块内转换。
在本实施例中，作为本实施例的优选实施方式，在100GB BASE-R PCS协议下，为了充分利用hsst lane和emac lane的带宽，使100GB BASE-R PCS协议下1个hsst lane连接两个25GB的emac lane。图2为本实施例中hsst lane格式报文数据转化为pcs lane格式报文数据的转换图。如图2所示，128bit的hsst lane格式的报文数据经bit_解复用器1，转化为2个64bit的emac lane格式的报文数据，因为物理编码子层接收端的emac接口为66bit，所以需要将64bit的emac lane的位宽转换66bit，在IEEE 1588下的IEEE 802.3协议中，pcslane的映射中，emac lane与pcs lane的转换关系为1:5，pcs lane的位宽为66bit，将5个周期的66bit的emac lane格式的报文数据经bit_解复用器2转换为5个pcs lane格式的报文数据，然后经lane block sync模块获取到pcs lane格式报文数据的基准点位置信息，因为物理编码子层接收端报文数据的基准点位置信息不会变化，所以pcs lane格式报文数据的基准点位置信息即为hsst lane格式报文数据的基准点位置信息。
需要说明的是，hsst lane格式报文数据转换为pcs lane格式报文数据的过程物理编码子层接收端报文数据传输流程的寻找码字模块，hsst lane格式报文数据转换为64bit emac lane格式报文数据转换为66bit emac lane格式报文数据，5个周期的66bitemac lane格式报文数据转换为pcs lane格式报文数据，其转换过程皆属于本领域的惯用技术手段，因此对于转换过程在此不做叙述，物理编码子层接收端报文数据传输流程图如图1所示的本实施例中物理编码子层接收端报文数据的传输流程图。
具体地，步骤102包括：
在物理编码子层接收端的Emac XGMII接口模块内获取物理编码子层接收端的pcslane格式报文数据的报文头位置信息，Emac XGMII接口为以太网介质访问模块的10Gb独立于媒体的接口。
具体地，步骤102还包括：
根据物理编码子层接收端的pcs lane格式报文数据的基准点位置信息和报文头位置信息,确定物理编码子层接收端的pcs lane格式报文数据的基准点位置信息和报文头位置信息相距的bit位数,即物理编码子层接收端在寻找码字模块后的报文数据的基准点位置信息和报文头位置信息相距的bit位数；
根据物理编码子层接收端的寻找码字模块内hsst lane格式报文数据的基准点位置信息和，物理编码子层接收端的pcs lane格式报文数据的报文头位置信息，确定物理编码子层接收端的寻找码字模块内hsst lane格式报文数据的基准点位置信息和报文头位置信息相距的bit位数。
在本实施例中，作为本实施例的优选实施方式，在100GB BASE-R PCS协议下，为了充分利用hsst lane和emac lane的带宽，使100GB BASE-R PCS协议下1个hsst lane连接两个25GB的emac lane，如图1所示的物理编码子层接收端报文数据传输流程图，当物理编码子层接收端的报文数据传输至emac XGMII接口处，获取物理编码子层接收端报文数据的报文头位置信息,所述报文数据在物理编码子层接收端的寻找码字模块后，以pcs lane格式在物理编码子层接收端传输，因此，所述的报文头位置信息即为寻找码字模块内pcs lane格式报文数据的报文头位置信息；
在寻找码字模块内，hsst lane格式的报文数据转换为pcs lane格式的报文数据，其报文数据的报文头位置信息相对基准端位置信息发生变化，因此，在使用基准点位置信息和报文头位置信息计算物理编码子层接收端的报文数据时间戳时会产生误差，为补偿物理编码子层接收端的报文数据的时间戳，在hsst lane格式的报文数据中，报文数据按bit排序，图3为本实施例中的时间戳误差补偿图，如图3的输入模块所示，一条hsst lane的报文数据顺序为lane0 0bit、lane2 0bit……lane18 0bit、lane0 1bit、lane2 1bit……lane 18 128bit，另一条hsst lane的报文数据顺序为lane1 0bit、lane3 0bit……lane190bit、lane1 1bit、lane3 1bit……lane19 128bit；在pcs lane格式的报文数据中，报文数据按lane排序，即如图3的输出模块所示，一条报文数据的顺序为lane0[65:0]、lane2[65:0]……lane18[65:0]，另一条报文数据的顺序为lane1[65:0]、lane3[65:0]……lane19[65：0]，所述的pcs lane指该模块的lane0[65:0]、lane1[65：0]……lane19[65：0]；
如图3所示，物理编码子层接收端的寻找码字模块内hsst lane格式报文数据的基准点位置和报文头位置相距的bit位数为n/2；如图3所示，物理编码子层接收端的pcs lane格式报文数据的基准点位置和报文头位置相距的bit位数为66*n-n/2,即物理编码子层接收端在寻找码字模块后的报文数据的基准点位置和报文头位置相距的bit位数为66*n-n/2,lane n即图3中的lane0-lane19；
如图3所示，假设hsst lane格式报文数据，基准点在lane0 0bit，报文头位置在lane 2 0bit，则hsst lane格式报文数据，基准点位置和报文头位置相差2/2bit，即1bit；在pcs lane格式报文数据中，基准点在lane0[65:0]的0bit，报文头在lane2[65:0]的0bit，基准点位置和报文头位置相差66*2-1bit。
在一些实施例中，步骤103包括：
根据物理编码子层接收端的寻找码字模块内hsst lane格式报文数据的基准点位置和报文头位置相距的bit位数以及，pcs lane格式报文数据的基准点位置和报文头位置相距的bit位数，确定物理编码子层接收端hsst lane格式的报文数据在寻找码字模块内转换为pcs lane格式的报文数据的时间戳误差为Q bit，即物理编码子层接收端的报文数据的时间戳误差为Q bit。
在本实施例中，作为本实施例的优选实施方式，在100GB BASE-R PCS协议下，为了充分利用hsst lane和emac lane的带宽，使100GB BASE-R PCS协议下1个hsst lane连接两个25GB的emac lane，如图3所示，物理编码子层接收端hsst lane格式的报文数据在寻找码字模块内转换为pcs lane格式的报文数据后，造成的时间戳误差为66*n-n/2bit；假设hsstlane格式报文数据，基准点在lane0 0bit，报文头位置在lane 2 0bit，则在pcs lane格式报文数据中，基准点在lane0[65:0]的0bit，报文头在lane2[65:0]的0bit，基准点位置和报文头位置相差66*2-1bit，即物理编码子层接收端hsst lane格式的报文数据在寻找码字模块内转换为pcs lane格式的报文数据后，造成的时间戳误差为66*n-n/2bit。
在一些实施例中，步骤104包括：
确定物理编码子层接收端报文数据的时间戳误差Q bit对应的时间T；
通过物理编码子层接收端报文数据的时间戳减去时间戳误差Q bit对应的时间T以补偿物理编码子层接收端报文数据的时间戳。
在本实施例中，作为本实施例的优选实施方式，在100GB BASE-R PCS协议下，为了充分利用hsst lane和emac lane的带宽，使100GB BASE-R PCS协议下1个hsst lane连接两个25GB的emac lane，如图3所示，物理编码子层接收端hsst lane格式的报文数据在寻找码字模块内转换为pcs lane格式的报文数据后，造成的时间戳误差为66*n-n/2bit，因为每一bit对应的时间为1s/(频率*位宽)，则该时间戳误差对应的时间为[(66*n-n/2)/(频率*位宽)]秒。
应当理解的是，本实施例展示了在100GB BASE-R PCS协议下，为了充分利用hsstlane和emac lane的带宽，使100GB BASE-R PCS协议下1个hsst lane连接两个25GB的emaclane时，对物理编码子层接收端报文数据的时间戳同步的误差补偿，在IEEE 1588协议下，还有50GB BASE-R PCS协议、40GB BASE-R PCS协议、25GB BASE-R PCS协议，本发明提出时间戳同步的误差补偿方法同样适用于这些协议。
除此之外，本发明的实施例展示了展示了在100GB BASE-R PCS协议下，为了充分利用hsst lane和emac lane的带宽，使100GB BASE-R PCS协议下1个hsst lane连接两个25GB的emac lane时，对物理编码子层接收端报文数据的时间戳同步的误差补偿，对于物理编码子层接收端，hsst lane和emac lane的转换关系并不局限于1:2，hsst lane的最大位宽为50GB,emac lane的位宽则有10GB、25GB、50GB、100GB的选择，hsst lane和emac lane的转换关系可以基于此进行自由配对，对于50GB BASE-R PCS协议、40GB BASE-R PCS协议、25GB BASE-R PCS协议的时间戳误差补偿，这些配对关系依然成立。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限与这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应视为本发明的保护范围。
Claims (7)
1.一种时间戳同步的误差补偿方法，其特征在于，所述方法包括：
步骤101：获取物理编码子层接收端的报文数据在寻找码字模块内的基准点位置信息；
步骤102：获取所述物理编码子层接收端的报文数据在寻找码字模块内的报文头位置信息；
步骤103：根据所述基准点位置信息和所述报文头位置信息确定所述物理编码子层接收端报文数据的时间戳误差；
步骤104：向所述物理编码子层接收端报文数据的时间戳补偿所述时间戳误差。
2.如权利要求1所述的时间戳同步的误差补偿方法，其特征在于，所述步骤101包括：
在所述物理编码子层接收端的寻找码字模块内获取pcs lane格式报文数据的基准点位置信息，所述pcs lane格式为物理编码子层数据通道格式。
3.如权利要求2所述的时间戳同步的误差补偿方法，其特征在于，所述步骤101还包括：
获取所述物理编码子层接收端的寻找码字模块内hsst lane格式报文数据的基准点位置信息，所述hsst lane格式为高速串行收发器数据通道格式；
所述pcs lane格式的报文数据的基准点位置信息，即所述hsst lane格式的报文数据的基准点位置信息；
所述pcs lane格式的报文数据由所述hsst lane格式的报文数据在所述物理编码子层接收端的寻找码字模块内转换。
4.如权利要求3所述的时间戳同步的误差补偿方法，其特征在于，所述步骤102包括：
在所述物理编码子层接收端的Emac XGMII接口模块内获取所述物理编码子层接收端的pcs lane格式报文数据的报文头位置信息，所述Emac XGMII接口为以太网介质访问模块的10Gb独立于媒体的接口。
5.如权利要求4所述的时间戳同步的误差补偿方法，其特征在于，所述步骤102还包括：
根据所述物理编码子层接收端的pcs lane格式报文数据的基准点位置信息和报文头位置信息,确定所述物理编码子层接收端的pcs lane格式报文数据的基准点位置和报文头位置相距的bit位数,即所述物理编码子层接收端在寻找码字模块后的报文数据的基准点位置和报文头位置相距的bit位数；
根据所述物理编码子层接收端的寻找码字模块内hsst lane格式报文数据的基准点位置信息和，所述物理编码子层接收端的pcs lane格式报文数据的报文头位置信息，确定所述物理编码子层接收端的寻找码字模块内hsst lane格式报文数据的基准点位置和报文头位置相距的bit位数。
6.如权利要求5所述的时间戳同步的误差补偿方法，其特征在于，所述步骤103包括：
根据所述物理编码子层接收端的寻找码字模块内hsst lane格式报文数据的基准点和报文头位置相距的bit位数以及，pcs lane格式报文数据的基准点位置和报文头位置相距的bit位数，确定所述物理编码子层接收端hsst lane格式的报文数据在寻找码字模块内转换为pcs lane格式的报文数据的时间戳误差为Q bit，即所述物理编码子层接收端的报文数据的时间戳误差为Q bit。
7.如权利要求6所述的时间戳同步的误差补偿方法，其特征在于，所述步骤104包括：
确定所述物理编码子层接收端报文数据的时间戳误差Q bit对应的时间T；
通过所述物理编码子层接收端报文数据的时间戳减去所述时间戳误差Q bit对应的时间T以补偿所述物理编码子层接收端报文数据的时间戳。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111620531.7A CN114221733B (zh) | 2021-12-27 | 2021-12-27 | 一种时间戳同步的误差补偿方法 |
| PCT/CN2022/117198 WO2023124197A1 (zh) | 2021-12-27 | 2022-09-06 | 一种时间戳同步的误差补偿方法、装置、电子设备以及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111620531.7A CN114221733B (zh) | 2021-12-27 | 2021-12-27 | 一种时间戳同步的误差补偿方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114221733A true CN114221733A (zh) | 2022-03-22 |
| CN114221733B CN114221733B (zh) | 2023-11-07 |
Family
ID=80706440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111620531.7A Active CN114221733B (zh) | 2021-12-27 | 2021-12-27 | 一种时间戳同步的误差补偿方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114221733B (zh) |
| WO (1) | WO2023124197A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023124197A1 (zh) * | 2021-12-27 | 2023-07-06 | 深圳市紫光同创电子有限公司 | 一种时间戳同步的误差补偿方法、装置、电子设备以及存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104113517A (zh) * | 2013-04-22 | 2014-10-22 | 华为技术有限公司 | 时间戳生成方法、装置及*** |
| US20150055644A1 (en) * | 2013-08-22 | 2015-02-26 | Lsi Corporation | Precise timestamping of ethernet packets by compensating for start-of-frame delimiter detection delay and delay variations |
| CN110224775A (zh) * | 2018-03-01 | 2019-09-10 | 中兴通讯股份有限公司 | 一种时间信息确定的方法、装置及设备 |
| CN111245542A (zh) * | 2018-11-28 | 2020-06-05 | 中兴通讯股份有限公司 | 获取时间戳的方法、时间的同步*** |
| CN111611147A (zh) * | 2020-06-28 | 2020-09-01 | 中国人民解放军国防科技大学 | 一种处理器内部通用接口性能检测与分析方法、***及介质 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102244572B (zh) * | 2011-07-18 | 2017-06-06 | 中兴通讯股份有限公司 | 一种实现时钟同步的方法及装置 |
| US11038511B2 (en) * | 2017-06-28 | 2021-06-15 | Analog Devices International Unlimited Company | Apparatus and methods for system clock compensation |
| WO2020132834A1 (zh) * | 2018-12-24 | 2020-07-02 | 华为技术有限公司 | 一种打戳处理方法及装置 |
| US11265096B2 (en) * | 2019-05-13 | 2022-03-01 | Intel Corporation | High accuracy time stamping for multi-lane ports |
| CN114172604A (zh) * | 2020-09-11 | 2022-03-11 | 华为技术有限公司 | 时延补偿方法、装置、设备及计算机可读存储介质 |
| CN114221733B (zh) * | 2021-12-27 | 2023-11-07 | 深圳市紫光同创电子有限公司 | 一种时间戳同步的误差补偿方法 |
-
2021
- 2021-12-27 CN CN202111620531.7A patent/CN114221733B/zh active Active
-
2022
- 2022-09-06 WO PCT/CN2022/117198 patent/WO2023124197A1/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104113517A (zh) * | 2013-04-22 | 2014-10-22 | 华为技术有限公司 | 时间戳生成方法、装置及*** |
| US20150055644A1 (en) * | 2013-08-22 | 2015-02-26 | Lsi Corporation | Precise timestamping of ethernet packets by compensating for start-of-frame delimiter detection delay and delay variations |
| CN110224775A (zh) * | 2018-03-01 | 2019-09-10 | 中兴通讯股份有限公司 | 一种时间信息确定的方法、装置及设备 |
| CN111245542A (zh) * | 2018-11-28 | 2020-06-05 | 中兴通讯股份有限公司 | 获取时间戳的方法、时间的同步*** |
| CN111611147A (zh) * | 2020-06-28 | 2020-09-01 | 中国人民解放军国防科技大学 | 一种处理器内部通用接口性能检测与分析方法、***及介质 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023124197A1 (zh) * | 2021-12-27 | 2023-07-06 | 深圳市紫光同创电子有限公司 | 一种时间戳同步的误差补偿方法、装置、电子设备以及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114221733B (zh) | 2023-11-07 |
| WO2023124197A1 (zh) | 2023-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9571376B2 (en) | Timestamp predictor for packets over a synchronous protocol | |
| US9742514B2 (en) | Method, apparatus, and system for generating timestamp | |
| JP2941245B2 (ja) | 高速度マルチメディア・データ・ネットワーク | |
| CN107465965B (zh) | 一种光口实现方法、装置及现场可编程门阵列器件 | |
| US8949448B1 (en) | System and method for improving the timestamp precision in a precision time protocol (PTP) device | |
| JPH0541716A (ja) | デジタル伝送方式 | |
| EP3664375A1 (en) | Packet processing method and network device | |
| US7065101B2 (en) | Modification of bus protocol packet for serial data synchronization | |
| EP3809636B1 (en) | Time delay measuring method and network device | |
| US20220006546A1 (en) | Time Synchronization Method and Device, and Storage Medium | |
| CN114221733B (zh) | 一种时间戳同步的误差补偿方法 | |
| CN114422063B (zh) | 一种时间戳脉冲同步方法 | |
| CN109644120A (zh) | 时间同步的方法和设备 | |
| CN113904756A (zh) | 基于10Gbase-R协议的以太网*** | |
| EP1335520B1 (en) | Multiplex bus system with duty cycle correction | |
| JP2021533691A (ja) | サービスビットストリームを処理する方法及び装置 | |
| US7720108B2 (en) | Apparatus and method for inserting synchronization headers into serial data communication streams | |
| EP2045938A1 (en) | System and method for real time synchronization through a communication system | |
| CN111181677A (zh) | 时间同步方法、网络设备及存储介质 | |
| US11388111B1 (en) | Systems and methods for providing a compatible backplane operation mechanism for 2.5-gigabit high-speed ethernet | |
| US20080310450A1 (en) | Method of Passing a Constant Bit Rate Digital Signal Through an Ethernet Interface and System for Carrying Out the Method | |
| TWI847415B (zh) | 網路裝置與網路封包處理方法 | |
| CN115833988B (zh) | 授时单元、时统控制板及时统设备 | |
| CN102457431A (zh) | 信元传输方法及装置 | |
| EP1768298B1 (en) | Apparatus and method for inserting synchronization headers into serial data communication streams |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |