CN114422063B - 一种时间戳脉冲同步方法 - Google Patents

一种时间戳脉冲同步方法 Download PDF

Info

Publication number
CN114422063B
CN114422063B CN202111521250.6A CN202111521250A CN114422063B CN 114422063 B CN114422063 B CN 114422063B CN 202111521250 A CN202111521250 A CN 202111521250A CN 114422063 B CN114422063 B CN 114422063B
Authority
CN
China
Prior art keywords
time stamp
pulse signal
message
receiving end
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111521250.6A
Other languages
English (en)
Other versions
CN114422063A (zh
Inventor
宣学雷
周天浩
李宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Pango Microsystems Co Ltd
Original Assignee
Shenzhen Pango Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Pango Microsystems Co Ltd filed Critical Shenzhen Pango Microsystems Co Ltd
Priority to CN202111521250.6A priority Critical patent/CN114422063B/zh
Publication of CN114422063A publication Critical patent/CN114422063A/zh
Priority to PCT/CN2022/109647 priority patent/WO2023109147A1/zh
Application granted granted Critical
Publication of CN114422063B publication Critical patent/CN114422063B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0661Clock or time synchronisation among packet nodes using timestamps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)

Abstract

本申请公开了一种时间戳脉冲同步方法,属于可编程逻辑器件技术领域。通过采样输入至报文发送端的第一时间戳脉冲信号至源时钟,第一时间戳脉冲信号用于在所述报文发送端的报文数据传输过程中指示报文头位置;采样输入至报文接收端的第二时间戳脉冲信号至源时钟,第二时间戳脉冲信号用于在所述报文接收端的报文数据传输过程中指示基准点位置;在源时钟内生成格雷码,源时钟为生成所述第一时间戳脉冲信号与第二时间戳脉冲信号的时钟;同步第一时间戳脉冲信号、第二时间戳脉冲信号以及格雷码至用户时钟。解决了现有的时间戳同步技术导致的占空比差、精度低的问题,实现了在可编程逻辑器件中的时间戳脉冲信号同步中获得高精度。

Description

一种时间戳脉冲同步方法
技术领域
本发明涉及可编程逻辑器件技术领域,尤其涉及一种时间戳脉冲同步方法。
背景技术
IEEE 1588全称为网络化测量和控制***的精密时钟同步协议,常应用在以太网中的时间同步,也能够应用在可编程逻辑器件的时间戳同步。
然而在可编程逻辑器件内部,用户时钟ptp_clk的频率为1GHz,最高精度为500ps(皮秒),使用当前常规的基于IEEE 1588协议的时钟同步方法,其时间戳同步的精度太低,因为该时间戳同步方法在采样时,是利用高速时钟,对时间戳脉冲信号进行双沿采样,这种采样方式会因为可编程逻辑器件内部的的用户时钟ptp_clk的限制,导致时钟同步时的精度低,并且还会导致duty cycle(占空比)差。
发明内容
鉴于上述问题,本发明提供了一种时间戳脉冲同步方法,以解决上述技术问题。
本发明的技术方案如下:
提供一种时间戳脉冲同步方法,包括:
采样输入至报文发送端的第一时间戳脉冲信号至源时钟,第一时间戳脉冲信号用于在报文发送端的报文数据传输过程中指示报文头位置;
采样输入至报文接收端的第二时间戳脉冲信号至源时钟,第二时间戳脉冲信号用于在报文接收端的报文数据传输过程中指示基准点位置;
在源时钟内生成格雷码,源时钟为生成第一时间戳脉冲信号与第二时间戳脉冲信号的时钟;
同步第一时间戳脉冲信号、第二时间戳脉冲信号以及格雷码至用户时钟。
进一步地,采样输入至报文发送端的第一时间戳脉冲信号至源时钟的步骤包括:
向报文发送端的用户数据输入接口输入源时钟生成的第一时间戳脉冲信号,第一时间戳脉冲信号依附于报文发送端的报文数据;
在报文发送端的Serdes发送端口指示出第一时间戳脉冲信号,Serdes发送端口为串行器和解串器发送端口;
通过报文发送端的用户数据输出接口输出Serdes发送端口指示出的第一时间戳脉冲信号;
通过源时钟的上升沿和下降沿分别采样报文发送端的用户数据输出接口输出的第一时间戳脉冲信号。
进一步地,向报文发送端的用户数据输入接口输入源时钟生成的第一时间戳脉冲信号的步骤还包括:
在报文发送端的用户数据输入接口生成第一比特位置信号,第一比特位置信号用于在报文发送端的报文数据传输过程中指示报文头的bit位置,第一比特位置信号依附于报文发送端的报文数据。
进一步地,采样输入至报文接收端的第二时间戳脉冲信号至源时钟的步骤包括:
在报文接收端的寻找基准点模块检测报文接收端报文数据的基准点,基准点为IEEE 1588协议所规定的报文接收端报文数据的特殊码字后的1bit数据;
向报文接收端的寻找基准点模块输入源时钟生成的第二时间戳脉冲信号,第二时间戳脉冲信号依附于报文接收端的报文数据;
通过源时钟的上升沿和下降沿分别采样报文发送端的报文数据在数据输出模块的第二时间戳脉冲信号。
进一步地,向报文接收端的寻找基准点模块输入源时钟生成的第二时间戳脉冲信号的步骤还包括:
在报文接收端的寻找基准点模块生成第二比特位置信号,第二比特位置信号用于在报文接收端的报文数据传输过程中指示基准点的bit位置,第二比特位置信号依附于报文接收端的报文数据;
向报文接收端的实时时钟模块输入第二时间戳脉冲信号和第二比特位置信号,实时时钟模块用于确定报文接收端的报文数据在寻找基准点模块时的基准点的时间。
进一步地,通过源时钟的上升沿和下降沿采样报文发送端的报文数据在数据输出模块的第二时间戳脉冲信号的步骤前包括:
在多通道的报文数据传输中,在接收报文端的通道对齐模块选择一通道的第二时间戳脉冲信号和第二比特位置信号,将所有通道的第二时间戳脉冲信号和第二比特位置信号同步为选择的一通道的第二时间戳脉冲信号和第二比特位置信号,并依附于对应通道的接收报文端的报文数据。
进一步地,同步第一时间戳脉冲信号、第二时间戳脉冲信号以及格雷码至用户时钟的步骤还包括:
源时钟内分别生成第一时间戳脉冲信号对应的格雷码和第二时间戳脉冲信号对应的格雷码;
根据同步的格雷码的趋势选择上升沿或者下降沿采样的第一时间戳脉冲信号和第二时间戳脉冲信号,同步的格雷码的趋势包括源时钟和用户时钟的上升沿对齐时,最相近的两拍格雷码的差值变化;
源时钟和用户时钟的上升沿未对齐时,最相近的两拍格雷码的差值不变。
进一步地,根据同步的格雷码的趋势选择上升沿或者下降沿采样的第一时间戳脉冲信号及第二时间戳脉冲信号的步骤包括:
源时钟和用户时钟的上升沿对齐时选择上升沿采样的第一时间戳脉冲信号和第二时间戳脉冲信号;
经过源时钟和用户时钟的上升沿两次对齐时间间隔的一半时间后,选择下降沿采样的第一时间戳脉冲信号和第二时间戳脉冲信号。
进一步地,同步第一时间戳脉冲信号、第二时间戳脉冲信号以及格雷码至用户时钟的步骤后包括:
确定报文接收端随报文数据传输至Emac XGMII接口的第二时间戳脉冲信号和同步至用户时钟经格雷码趋势判断选择出的第二时间戳脉冲信号的时间差A,Emac XGMII接口为以太网介质访问模块的10Gb独立于媒体的接口;
确定报文接收端的报文数据在Emac XGMII接口的报文头时间和报文接收端的随报文数据传输至Emac XGMII接口的第二时间戳脉冲信号的时间差B;
得到接收报文端的报文数据的报文头的时间戳为时间差A与时间差B之和。
本发明的有益效果:
本发明提供一种时间戳脉冲同步方法,通过同步源时钟的上升沿和下降沿分别采样的报文发送端的第一时间戳脉冲信号、报文接收端的第二时间戳脉冲信号以及源时钟内生成的格雷码至用户时钟,然后根据用户时钟格雷码的趋势变化,选择出上升沿或者下降沿采样的报文发送端的第一时间戳脉冲信号和报文接收端的第二时间戳脉冲信号,最后根据选择出的上升沿或者下降沿采样的报文发送端的第一时间戳脉冲信号和报文接收端的第二时间戳脉冲信号得到报文接收端的报文数据在Emac XGMII接口时的报文头时间戳,具体如上述的技术方案,解决了现有的时间戳同步技术导致的占空比差、精度低的问题,实现了在可编程逻辑器件的时间戳脉冲信号同步中获得高精度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例采样脉冲信号及同步脉冲信号的方法图;
图2为本申请实施例报文发送端的报文数据的传输路径流程图;
图3为本申请实施例报文接收端的报文数据的传输路径图;
具体实施方式
下面结合本发明实施例中的附图,对本发明实施例中的技术方案进行清除、完整的描述。应当明确,所描述的实施例仅仅是本发明一部分实施例,而不是全部实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本申请实施例提供一种时间戳脉冲同步方法,如图1所述,具体的实施过程为:
源时钟src_clk的上升沿和下降沿分别采样输入至报文发送端的第一时间戳脉冲信号txpma_sfd_flag,第一时间戳脉冲信号txpma_sfd_flag是用于在报文发送端的报文数据传输过程中指示报文头位置,即指示报文头在报文发送端的报文数据的具体拍数;
源时钟src_clk的上升沿和下降沿分别采样输入至报文接收端的第二时间戳脉冲信号rx_base_ts_flag,第二时间戳脉冲信号rx_base_ts_flag是用于在报文接收端的报文数据传输过程中指示基准点位置,即指示基准点在报文接收端的报文数据的具体拍数,报文接收端的报文数据基准点为报文数据中特殊码字后的1bit报文数据,在IEEE 1588协议中,对于报文接收端的报文数据的特殊码字有明确的规定,所以在此不多叙述;
同时,在源时钟src_clk内分别生成对应第一时间戳脉冲信号txpma_sfd_flag的4bit的格雷码和对应第二时间戳脉冲信号rx_base_ts_flag的4bit格雷码,具体地,第一时间戳脉冲信号txpma_sfd_flag与第二时间戳脉冲信号rx_base_ts_flag都是由源时钟src_clk生成,输入至报文发送端与报文接收端;
将源时钟src_clk的上升沿和下降沿采样到的第一时间戳脉冲信号txpma_sfd_flag、第二时间戳脉冲信号rx_base_ts_flag以及源时钟src_clk生成的4bit格雷码同步到用户时钟ptp_clk2。
在本实施例中,对于在报文发送端的第一时间戳脉冲信号txpma_sfd_flag的处理,具体为,如图1所示的报文发送端的报文数据传输流程图中:
在报文发送端的用户数据输入接口输入源时钟src_clk生成的第一时间戳脉冲信号txpma_sfd_flag,第一时间戳脉冲信号txpma_sfd_flag将依附于报文发送端的报文数据,同报文发送端的报文数据一起传输,在报文接收端的报文数据传输过程中,当该第一时间戳脉冲信号txpma_sfd_flag拉高时会指示出报文发送端的报文数据中的报文头位置信息;
同时,第一比特位置信号txpma_sfd_offset[i-1:0]随着第一时间戳脉冲信号txpma_sfd_flag的输入而生成,第一比特位置信号txpma_sfd_offset[i-1:0]是用于在报文发送端的报文数据传输过程中指示报文头在具体拍数的bit位置,第一比特位置信号txpma_sfd_offset[i-1:0]同样依附于报文发送端的报文数据,同报文发送端的报文数据一起传输;
如图2所示,报文发送端的报文数据经介质访问控制发送端、物理编码子层发送端以及物理介质连接子层发送端,运行至Serdes(串行器/解串器)发送端,在报文发送端的Serdes发送端口指示出第一时间戳脉冲信号txpma_sfd_flag和第一比特位置信号txpma_sfd_offset[i-1:0];在Serdes发送端口指示后,且第一时间戳脉冲信号txpma_sfd_flag在报文发送端的报文数据输入至Serdes发送端前,通过报文发送端的用户数据输出接口输出在Serdes发送端口指示出的第一时间戳脉冲信号txpma_sfd_flag和第一比特位置信号txpma_sfd_offset[i-1:0],随后,源时钟src_clk的上升沿和下降沿分别采样报文发送端的用户数据输出接口输出的第一时间戳脉冲信号txpma_sfd_flag。
在本实施例中,对于在报文接收端的第二时间戳脉冲信号rx_base_ts_flag的处理,具体为,如图3所示的报文接收端的报文数据传输流程图中:
当报文接收端的报文数据运行至寻找基准点模块时,检测报文接收端报文数据的基准点;
在检测到报文接收端报文数据的基准点后,向报文接收端的寻找基准点模块输入源时钟src_clk生成的第二时间戳脉冲信号rx_base_ts_flag,第二时间戳脉冲信号rx_base_ts_flag将依附于报文接收端的报文数据,同报文接收端的报文数据共同传输;
同时,随着第二时间戳脉冲信号rx_base_ts_flag的输入,报文接收端的寻找基准点模块生成第二比特位置信号rx_base_ui_offset,第二比特位置信号rx_base_ui_offset用于在报文接收端的报文数据传输过程中指示其基准点的bit位置,第二比特位置信号rx_base_ui_offset依附于报文接收端的报文数据,同报文接收端的报文数据共同传输;
在报文接收端的寻找基准点模块输入第二时间戳脉冲信号rx_base_ts_flag以及生成第二比特位置信号rx_base_ui_offset后,为了记录报文接收端的报文数据在寻找基准点模块时基准点的时间,向报文接收端的实时时钟模块输入该第二时间戳脉冲信号rx_base_ts_flag和第二比特位置信号rx_base_ui_offset,由实时时钟进行接受报文端的报文数据在寻找基准点模块时基准点时间的记录。
第二时间戳脉冲信号rx_base_ts_flag以及第二比特位置信号rx_base_ui_offset继续依附于报文接收端的报文数据随该报文数据的传输路径进行传输,直至运行至各通道对齐模块;
具体地,在多通道的报文数据传输中,在接收报文端的通道对齐模块,由用户选择某一个通道的依附于该通道报文数据的第二时间戳脉冲信号rx_base_ts_flag以及依附于该通道报文数据的第二比特位置信号rx_base_ui_offset,然后将所有其他通道的依附于对应通道报文数据的第二时间戳脉冲信号rx_base_ts_flag以及依附于对应通道报文数据的第二比特位置信号rx_base_ui_offset同步为用户选择的一通道的依附于用户选择的通道报文数据的第二时间戳脉冲信号rx_base_ts_flag以及依附于用户选择通道报文数据的第二比特位置信号rx_base_ui_offset,至此,所有通道的第二时间戳脉冲信号rx_base_ts_flag以及第二比特位置信号rx_base_ui_offset在对应通道的报文数据中位置一致。每个通道都有对应的报文发送端和报文接收端以及对应的用户时钟’ptp_clk以及用户时钟ptp_clk2,在用户时钟ptp_clk2需要二分频时,其频率为用户时钟’ptp_clk的一倍。
经过通道对齐模块后,在报文接收端的报文数据运行至数据输出模块后,源时钟的上升沿和下降沿分别采样报文接收端的报文数据在数据输出模块的第二时间戳脉冲信号rx_base_ts_flag。
在本实施例中,对于源时钟src_clk的上升沿和下降沿采样到的第一时间戳脉冲信号txpma_sfd_flag、第二时间戳脉冲信号rx_base_ts_flag以及源时钟src_clk生成的格雷码同步到用户时钟ptp_clk2,具体进行如下处理:。
分别根据第一时间戳脉冲信号txpma_sfd_flag和第二时间戳脉冲信号rx_base_ts_flag对应的同步的4bit格雷码的趋势确定应当选择:上升沿采样到的第一时间戳脉冲信号txpma_sfd_flag和第二时间戳脉冲信号rx_base_ts_flag,或者选择下降沿采样到的第一时间戳脉冲信号txpma_sfd_flag和第二时间戳脉冲信号rx_base_ts_flag,具体地,同步的4bit格雷码的趋势有:源时钟src_clk和用户时钟ptp_clk2的上升沿对齐时,最相近的两拍格雷码的差值变化;
源时钟src_clk和用户时钟ptp_clk2的上升沿未对齐时,最相近的两拍格雷码的差值不变。
具体地,当源时钟src_clk和用户时钟ptp_clk2的上升沿对齐时,用户时钟ptp_clk2选择上升沿采样到的第一时间戳脉冲信号txpma_sfd_flag和第二时间戳脉冲信号rx_base_ts_flag;
当经过源时钟src_clk和用户时钟ptp_clk2的上升沿两次对齐时间间隔的一半时间后,用户时钟ptp_clk2选择下降沿采样的第一时间戳脉冲信号txpma_sfd_flag和第二时间戳脉冲信号rx_base_ts_flag。
在本实施例中,同步第一时间戳脉冲信号txpma_sfd_flag、第二时间戳脉冲信号rx_base_ts_flag以及4bit格雷码至用户时钟ptp_clk2后,确定接收报文端的报文头数据的报文头时间有如下步骤:
确定报文接收端随报文数据传输至Emac XGMII接口的第二时间戳脉冲信号rx_base_ts_flag和同步至用户时钟的经4bit格雷码趋势变化选择出的的第二时间戳脉冲信号rx_base_ts_flag的时间差A,即确定报文接收端随报文数据传输至Emac XGMII接口的基准点时间和报文接收端的报文数据在数据输出模块时基准点时间的时间差A,Emac XGMII接口为以太网介质访问模块的10Gb独立于媒体的接口;
确定报文接收端的报文数据在Emac XGMII接口的报文头时间和报文接收端的随报文数据传输至Emac XGMII接口的第二时间戳脉冲信号的时间差B,即确定报文接收端的报文数据在Emac XGMII接口的报文头时间和报文接收端随报文数据传输至Emac XGMII接口的基准点时间的时间差B;
得到的接收报文端的报文数据的报文头的时间戳为时间差A与时间差B之和,即报文接收端的报文数据在数据输出模块至报文接收端的报文数据在Emac XGMII接口所用的时间。
在本实施例的一个实施方式中,如图3所示的同步方法图,des_data为采样到的第一时间戳脉冲txpma_sfd_flag和第二时间戳rx_base_ts_flag以及格雷码的总称,其中,对于第一时间戳脉冲txpma_sfd_flag和第二时间戳rx_base_ts_flag是分别进行同步的,过程相同,因此此处所述的des_data指源时钟src_clk采样的一个脉冲信号;
当不需要二分频时,用户时钟ptp_clk2的频率与用户时钟ptp_clk的频率相等,不需要des_data的高四位,即des_data[7:4]预留;
des_data[3]为源时钟src_clk的上升沿采样的时间戳脉冲信号,des_data[2]为源时钟src_clk的下降沿采样的时间戳脉冲信号,des_data[1:0]是通过源时钟src_clk生成的两组格雷码的变化趋势时间,根据上述实施例的格雷码趋势判断出应选择的时间戳脉冲信号。
在使能二分频模块时,用户时钟ptp_clk2的频率为用户时钟’ptp_clk的一倍,即用户时钟ptp_clk2的经过两个周期,用户时钟’ptp_clk只经过一个周期,即des_data[7]为用户时钟’ptp_clk=1时的源时钟src_clk上升沿采样的时间戳脉冲信号;
des_data[6]为用户时钟’ptp_clk=1时的源时钟src_clk下降沿采样的时间戳脉冲信号;
des_data[5:4]为用户时钟’ptp_clk=1时的源时钟src_clk生成的两组格雷码的变化趋势;
des_data[3]为用户时钟’ptp_clk=0时的源时钟src_clk上升沿采样的时间戳脉冲信号;
des_data[2]为用户时钟’ptp_clk=0时的源时钟src_clk下降沿采样的时间戳脉冲信号;
des_data[1:0]为用户时钟’ptp_clk=0时的源时钟src_clk生成的两组格雷码的变化趋势;
根据上述实施例的格雷码趋势判断出应选择的时间戳脉冲信号。
应当明确的是,可以直接得到的时间只有经用户时钟ptp_clk2同步的在数据输出模块的第二时间戳脉冲信号rx_base_ts_flag,对于如随报文数据传输至Emac XGMII接口的第二时间戳脉冲信号rx_base_ts_flag、报文接收端的报文数据在Emac XGMII接口的报文头时间均可使用现有的常规方法如计数器实现,当然在此并不仅限于使用计数器,同理,本实施例中的第一时间戳脉冲信号txpma_sfd_flag、第一比特位置信号txpma_sfd_offset[i-1:0]、第二时间戳脉冲信号rx_base_ts_flag、第二比特位置信号rx_base_ui_offset其命名也不应当仅仅局限于txpma_sfd_flag、txpma_sfd_offset[i-1:0]、rx_base_ts_flag、rx_base_ui_offset、rx_base_ui_offset。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限与这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应视为本发明的保护范围。

Claims (9)

1.一种时间戳脉冲同步方法,其特征在于,包括:
采样输入至报文发送端的第一时间戳脉冲信号至源时钟,所述第一时间戳脉冲信号用于在所述报文发送端的报文数据传输过程中指示报文头位置;
采样输入至报文接收端的第二时间戳脉冲信号至源时钟,所述第二时间戳脉冲信号用于在所述报文接收端的报文数据传输过程中指示基准点位置;
在源时钟内生成格雷码,所述源时钟为生成所述第一时间戳脉冲信号与第二时间戳脉冲信号的时钟;
同步所述第一时间戳脉冲信号、所述第二时间戳脉冲信号以及所述格雷码至用户时钟。
2.如权利要求1所述的时间戳脉冲同步方法,其特征在于,所述采样输入至报文发送端的第一时间戳脉冲信号至源时钟的步骤,包括:
向所述报文发送端的用户数据输入接口输入所述源时钟生成的第一时间戳脉冲信号,所述第一时间戳脉冲信号依附于报文发送端的报文数据;
在所述报文发送端的Serdes发送端口指示出所述第一时间戳脉冲信号,所述Serdes发送端口为串行器和解串器发送端口;
通过所述报文发送端的用户数据输出接口输出所述Serdes发送端口指示出的所述第一时间戳脉冲信号;
通过源时钟的上升沿和下降沿分别采样所述报文发送端的用户数据输出接口输出的所述第一时间戳脉冲信号。
3.如权利要求2所述的时间戳脉冲同步方法,其特征在于,所述向所述报文发送端的用户数据输入接口输入所述源时钟生成的第一时间戳脉冲信号的步骤,还包括:
在所述报文发送端的用户数据输入接口生成第一比特位置信号,所述第一比特位置信号用于在所述报文发送端的报文数据传输过程中指示报文头的bit位置,所述第一比特位置信号依附于报文发送端的报文数据。
4.如权利要求1所述的时间戳脉冲同步方法,其特征在于,所述采样输入至报文接收端的第二时间戳脉冲信号至源时钟的步骤,包括:
在报文接收端的寻找基准点模块检测报文接收端报文数据的基准点,所述基准点为IEEE1588协议所规定的报文接收端报文数据的特殊码字后的1bit数据;
向报文接收端的寻找基准点模块输入所述源时钟生成的第二时间戳脉冲信号,所述第二时间戳脉冲信号依附于报文接收端的报文数据;
通过源时钟的上升沿和下降沿分别采样所述报文接收端的报文数据在数据输出模块的所述第二时间戳脉冲信号。
5.如权利要求4所述的时间戳脉冲同步方法,其特征在于,所述向报文接收端的寻找基准点模块输入所述源时钟生成的第二时间戳脉冲信号的步骤,还包括:
在报文接收端的寻找基准点模块生成第二比特位置信号,所述第二比特位置信号用于在所述报文接收端的报文数据传输过程中指示基准点的bit位置,所述第二比特位置信号依附于报文接收端的报文数据;
向报文接收端的实时时钟模块输入所述第二时间戳脉冲信号和所述第二比特位置信号,所述实时时钟模块用于确定报文接收端的报文数据在寻找基准点模块时基准点的时间。
6.如权利要求4所述的时间戳脉冲同步方法,其特征在于,所述通过源时钟的上升沿和下降沿采样所述报文发送端的报文数据在数据输出模块的所述第二时间戳脉冲信号步骤前包括:
在多通道的报文数据传输中,在接收报文端的通道对齐模块选择一通道的第二时间戳脉冲信号和第二比特位置信号,将所有通道的第二时间戳脉冲信号和第二比特位置信号同步为所述选择的一通道的第二时间戳脉冲信号和第二比特位置信号,并依附于对应通道的接收报文端的报文数据。
7.如权利要求1所述的时间戳脉冲同步方法,其特征在于,所述同步所述第一时间戳脉冲信号、所述第二时间戳脉冲信号以及所述格雷码至用户时钟的步骤还包括:
所述源时钟内分别生成所述第一时间戳脉冲信号对应的格雷码和所述第二时间戳脉冲信号对应的格雷码;
根据同步的格雷码的趋势变化选择上升沿或者下降沿采样的所述第一时间戳脉冲信号和所述第二时间戳脉冲信号,所述同步的格雷码的趋势包括源时钟和用户时钟的上升沿对齐时,最相近的两拍格雷码的差值变化;
源时钟和用户时钟的上升沿未对齐时,最相近的两拍格雷码的差值不变。
8.如权利要求7所述的时间戳脉冲同步方法,其特征在于,根据同步的格雷码的趋势变化选择上升沿或者下降沿采样的所述第一时间戳脉冲信号和所述第二时间戳脉冲信号的步骤包括:
源时钟和用户时钟的上升沿对齐时选择所述上升沿采样的所述第一时间戳脉冲信号和所述第二时间戳脉冲信号;
经过源时钟和用户时钟的上升沿两次对齐时间间隔的一半时间后,选择所述下降沿采样的所述第一时间戳脉冲信号和所述第二时间戳脉冲信号。
9.如权利要求8所述的时间戳脉冲同步方法,其特征在于,所述同步所述第一时间戳脉冲信号、所述第二时间戳脉冲信号以及所述格雷码至用户时钟的步骤后包括:
确定报文接收端随报文数据传输至EmacXGMII接口的第二时间戳脉冲信号和所述同步至用户时钟经格雷码趋势变化选择出的第二时间戳脉冲信号的时间差A,所述EmacXGMII接口为以太网介质访问模块的10Gb独立于媒体的接口;
确定报文接收端的报文数据在EmacXGMII接口的报文头时间和报文接收端的随报文数据传输至EmacXGMII接口的第二时间戳脉冲信号的时间差B;
得到接收报文端的报文数据的报文头的时间戳为所述时间差A与时间差B之和。
CN202111521250.6A 2021-12-13 2021-12-13 一种时间戳脉冲同步方法 Active CN114422063B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111521250.6A CN114422063B (zh) 2021-12-13 2021-12-13 一种时间戳脉冲同步方法
PCT/CN2022/109647 WO2023109147A1 (zh) 2021-12-13 2022-08-02 一种时间戳脉冲同步方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111521250.6A CN114422063B (zh) 2021-12-13 2021-12-13 一种时间戳脉冲同步方法

Publications (2)

Publication Number Publication Date
CN114422063A CN114422063A (zh) 2022-04-29
CN114422063B true CN114422063B (zh) 2023-08-29

Family

ID=81265235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111521250.6A Active CN114422063B (zh) 2021-12-13 2021-12-13 一种时间戳脉冲同步方法

Country Status (2)

Country Link
CN (1) CN114422063B (zh)
WO (1) WO2023109147A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114422063B (zh) * 2021-12-13 2023-08-29 深圳市紫光同创电子有限公司 一种时间戳脉冲同步方法
CN117254872B (zh) * 2023-11-17 2024-04-05 江苏信而泰智能装备有限公司 一种高精度时间戳的获取方法、***、设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083523A (zh) * 2007-07-27 2007-12-05 华南理工大学 一种实现集成时间戳时钟同步锁相环的方法及装置
CN107528654A (zh) * 2016-06-21 2017-12-29 中兴通讯股份有限公司 一种基于1588的时间同步方法及装置
CN112104435A (zh) * 2020-08-28 2020-12-18 新华三技术有限公司 一种时钟延时补偿方法、逻辑装置及网络设备
CN113746587A (zh) * 2020-05-29 2021-12-03 深圳市中兴微电子技术有限公司 一种时间戳信息传输方法、装置、设备和存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009121421A1 (en) * 2008-03-31 2009-10-08 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for transferring timing information between clock domains
CN101834685B (zh) * 2010-04-16 2013-03-27 华为技术有限公司 1588报文提取处理方法及设备
DE102013221678B4 (de) * 2012-11-12 2024-08-01 Nvidia Corp. System und Verfahren zum Bestimmen einer Zeit zum sicheren Abtasten eines Signals einer Takt-Domäne
BR112020007273A2 (pt) * 2017-10-13 2020-10-27 Huawei Technologies Co., Ltd. método e aparelho para enviar e receber pacote de sincronização de relógio
US11171856B2 (en) * 2017-12-07 2021-11-09 Intel Corporation Distributed timestamping in networks
CN114422063B (zh) * 2021-12-13 2023-08-29 深圳市紫光同创电子有限公司 一种时间戳脉冲同步方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083523A (zh) * 2007-07-27 2007-12-05 华南理工大学 一种实现集成时间戳时钟同步锁相环的方法及装置
CN107528654A (zh) * 2016-06-21 2017-12-29 中兴通讯股份有限公司 一种基于1588的时间同步方法及装置
CN113746587A (zh) * 2020-05-29 2021-12-03 深圳市中兴微电子技术有限公司 一种时间戳信息传输方法、装置、设备和存储介质
CN112104435A (zh) * 2020-08-28 2020-12-18 新华三技术有限公司 一种时钟延时补偿方法、逻辑装置及网络设备

Also Published As

Publication number Publication date
CN114422063A (zh) 2022-04-29
WO2023109147A1 (zh) 2023-06-22

Similar Documents

Publication Publication Date Title
CN114422063B (zh) 一种时间戳脉冲同步方法
US6269127B1 (en) Serial line synchronization method and apparatus
CN107465965B (zh) 一种光口实现方法、装置及现场可编程门阵列器件
US20080037693A1 (en) Vehicular communications system having improved serial communication
CN108880723B (zh) 一种时钟同步的方法和装置
CN113533815B (zh) 一种基于时间戳的多通道采样同步方法
CN109586692B (zh) 一种应用于ad源同步数据接收的fpga动态相位调整方法
JP4851942B2 (ja) シリアル通信が改善された装置
EP0500263A2 (en) Method for synchronising a receiver's data clock
US4694196A (en) Clock recovery circuit
US4862482A (en) Receiver for Manchester encoded data
US7409023B2 (en) Method and apparatus for effecting synchronous pulse generation for use in serial communications
CN108449086B (zh) 多通道高速串行总线发送端并行端口同步方法及电路
US6933866B1 (en) Variable data rate receiver
US20030190006A1 (en) Data recovery circuit
CN113934667A (zh) 一种基于fpga逻辑资源延时的过采样异步通信方法
US6772021B1 (en) Digital audio data receiver without synchronized clock generator
WO2023193406A1 (zh) 探头、示波器及数字信号测试***
CN114221733B (zh) 一种时间戳同步的误差补偿方法
CN111181677B (zh) 时间同步方法、网络设备及存储介质
WO1989006885A1 (en) Data bit detector for fiber optic system
JP2003134098A (ja) シリアル受信装置
US5825834A (en) Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor
CN1167233C (zh) 用于恢复双相编码数据信号中的数据和时间的方法和***
CN111030688B (zh) 一种外部输入时钟rpck的同步***及其方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant