CN114220834A - 显示面板 - Google Patents

Abstract

本申请提供一种显示面板；该显示面板具有显示区和与显示区相邻的非显示区；显示面板包括：衬底基板和设置于衬底基板上的驱动电路层；驱动电路层包括：位于显示区内且沿第一方向延伸的多条数据线、以及至少部分位于显示区内且与数据线及驱动芯片均电性连接的多条第一走线；第一走线与数据线的连接孔位于显示区内。本申请通过将连接数据线与驱动芯片的第一走线设置在显示区内，且将第一走线和数据线的连接孔也设置在显示区内，缩小了第一走线在非显示区的占据面积，降低了第一走线对非显示区布线空间的需求，减小了显示面板的边框宽度。

Description

显示面板

技术领域

本申请涉及显示技术领域，尤其涉及一种显示面板。

背景技术

随着OLED(Organic Light Emitting Diode，有机发光二极管)显示面板显示区占比不断提升，边缘尺寸也在不断减小，留给边缘的设计空间不断被压缩，再加上显示面板边缘的异形化设计，原有的常规设计已无法满足当前的设计要求。

显示面板中占边缘空间比例比较大的部分是从驱动芯片引出的信号线进入显示区的部分，一般该引线呈扇形分布，也称为扇出走线。目前，扇出走线都是设置在非显示区，导致非显示区的面积难以进一步压缩。近年来为了压缩扇出走线的布线空间，提出了在工艺上改善扇出走线的线宽和线距，但是效果有限，仍然难以满足当前显示装置的窄边框需求。

所以，目前的显示面板存在扇出走线的布线空间难以进一步压缩的技术问题。

发明内容

本申请提供一种显示面板，用于缓解目前显示面板存在的扇出走线的布线空间难以进一步压缩的技术问题。

本申请提供一种显示面板，其具有显示区和与所述显示区相邻的非显示区，所述显示面板包括：

衬底基板；

驱动电路层，设置于所述衬底基板上，所述驱动电路层包括：位于所述显示区内且沿第一方向延伸的多条数据线、以及至少部分位于所述显示区内且与所述数据线及驱动芯片均电性连接的多条第一走线；

所述第一走线与所述数据线的连接孔位于所述显示区内。

在本申请的显示面板中，每条所述第一走线与所述数据线的连接孔的数量大于或等于1。

在本申请的显示面板中，位于所述显示区内且沿所述第一方向延伸的所述第一走线在所述数据线所在膜层上的正投影与所述数据线重合。

在本申请的显示面板中，每条所述第一走线在所述显示区内的长度相等。

在本申请的显示面板中，所述驱动电路层还包括位于所述显示区内且与所述驱动芯片及所述第一走线均电性绝缘的多条第二走线，沿所述第一方向延伸的所述第一走线的延长线与至少部分所述第二走线重合。

所述显示面板包括沿第一方向排列的第一子像素和第二子像素，所述第一子像素包括至少一条沿所述第一方向延伸的所述第一走线，所述第二子像素包括至少一条沿所述第一方向延伸的所述第二走线，位于所述第二子像素内且沿所述第一方向延伸的一条或多条所述第二走线与位于所述第一子像素内且沿所述第一方向延伸的一条或多条所述第一走线的延长线重合；

所述显示面板还包括沿第二方向排列的第三子像素和第四子像素，所述第三子像素内包含的沿所述第一方向延伸的所述第一走线和所述第二走线的总数量大于或等于所述第四子像素内包含的沿所述第一方向延伸的所述第一走线和所述第二走线的总数量。

在本申请的显示面板中，所述第三子像素包括至少一条沿所述第二方向延伸的所述第一走线，所述第四子像素包括至少一条沿所述第二方向延伸的所述第二走线，位于所述第四子像素内且沿所述第二方向延伸的一条或多条所述第二走线与位于所述第三子像素内且沿所述第二方向延伸的一条或多条所述第一走线的延长线重合。

在本申请的显示面板中，所述第一子像素内包含的沿所述第二方向延伸的所述第一走线和所述第二走线的总数量大于或等于所述第二子像素内包含的沿所述第二方向延伸的所述第一走线和所述第二走线的总数量。

在本申请的显示面板中，所述第三子像素内包含的沿所述第一方向延伸的所述第一走线的数量大于所述第四子像素内包含的沿所述第一方向延伸的所述第一走线的数量，所述第三子像素内包含的沿所述第一方向延伸的所述第二走线的数量小于所述第四子像素内包含的沿所述第一方向延伸的所述第二走线的数量。

在本申请的显示面板中，所述第三子像素内包含的沿所述第一方向延伸的所述第一走线和所述第二走线的总数量等于所述第四子像素内包含的沿所述第一方向延伸的所述第一走线和所述第二走线的总数量。

在本申请的显示面板中，所述第三子像素内包含的沿所述第二方向延伸的所述第一走线的数量大于所述第四子像素内包含的沿所述第二方向延伸的所述第一走线的数量，所述第三子像素内包含的沿所述第二方向延伸的所述第二走线的数量小于所述第四子像素内包含的沿所述第二方向延伸的所述第二走线的数量。

在本申请的显示面板中，所述第三子像素内包含的沿所述第二方向延伸的所述第一走线和所述第二走线的总数量等于所述第四子像素内包含的沿所述第二方向延伸的所述第一走线和所述第二走线的总数量。

在本申请的显示面板中，所述第一子像素内包含的沿所述第一方向延伸的所述第一走线的数量大于所述第二子像素内包含的沿所述第一方向延伸的所述第一走线的数量，所述第一子像素内包含的沿所述第一方向延伸的所述第二走线的数量小于所述第二子像素内包含的沿所述第一方向延伸的所述第二走线的数量。

在本申请的显示面板中，所述第一子像素内包含的沿所述第一方向延伸的所述第一走线和所述第二走线的总数量等于所述第二子像素内包含的沿所述第一方向延伸的所述第一走线和所述第二走线的总数量。

在本申请的显示面板中，所述第一子像素内包含的沿所述第二方向延伸的所述第一走线的数量大于所述第二子像素内包含的沿所述第二方向延伸的所述第一走线的数量，所述第一子像素内包含的沿所述第二方向延伸的所述第二走线的数量小于所述第二子像素内包含的沿所述第二方向延伸的所述第二走线的数量。

在本申请的显示面板中，所述第一子像素内包含的沿所述第二方向延伸的所述第一走线和所述第二走线的总数量等于所述第二子像素内包含的沿所述第二方向延伸的所述第一走线和所述第二走线的总数量。

在本申请的显示面板中，所述显示面板还包括沿所述第一方向排列的第五子像素和第六子像素，位于所述第六子像素内且沿所述第一方向延伸的所述第二走线与位于所述第五子像素内且沿所述第一方向延伸的所述第二走线的延长线重合。

在本申请的显示面板中，所述显示面板还包括沿所述第二方向排列的第七子像素和第八子像素，位于所述第八子像素内且沿所述第二方向延伸的所述第二走线与位于所述第七子像素内且沿所述第二方向延伸的所述第二走线的延长线重合。

在本申请的显示面板中，所述第一走线和所述第二走线位于所述驱动电路层中的同一金属层。

在本申请的显示面板中，所述显示面板还包括设置于所述驱动电路层上的发光层，所述发光层包括阳极；

所述阳极在所述驱动电路层上的正投影的边缘与所述连接孔之间的距离大于0。

本申请的有益效果是：本申请提供一种显示面板，该显示面板具有显示区和与所述显示区相邻的非显示区；所述显示面板包括：衬底基板和设置于所述衬底基板上的驱动电路层；所述驱动电路层包括：位于所述显示区内且沿第一方向延伸的多条数据线、以及至少部分位于所述显示区内且与所述数据线及驱动芯片均电性连接的多条第一走线；所述第一走线与所述数据线的连接孔位于所述显示区内。本申请通过将连接数据线与驱动芯片的第一走线设置在显示区内，且将第一走线和数据线的连接孔也设置在显示区内，缩小了第一走线在非显示区的占据面积，降低了第一走线对非显示区布线空间的需求，减小了显示面板的边框宽度。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1是本申请实施例提供的显示面板的局部剖视图。

图2是本申请实施例提供的显示面板的第一走线的第一种布线结构示意图。

图3是本申请实施例提供的显示面板的第一走线的第二种布线结构示意图。

图4是本申请实施例提供的显示面板的第一走线的第三种布线结构示意图。

图5是本申请实施例提供的显示面板中的相邻两个子像素中的第一走线的第一种布局图。

图6是本申请实施例提供的显示面板中的相邻两个子像素中的第一走线的第二种布局图。

图7是本申请实施例提供的显示面板中的相邻两个子像素中的第一走线的第三种布局图。

图8是本申请实施例提供的显示面板中的相邻两个子像素中的第一走线和第二走线的第一种布局图。

图9是本申请实施例提供的显示面板中的相邻两个子像素中的第一走线和第二走线的第二种布局图。

图10是本申请实施例提供的显示面板中的第一子像素和第二子像素中的第一走线和第二走线的第一种布局图。

图11是本申请实施例提供的显示面板中的第三子像素和第四子像素中的第一走线和第二走线的第一种布局图。

图12是本申请实施例提供的显示面板中的第三子像素和第四子像素中的第一走线和第二走线的第二种布局图。

图13是本申请实施例提供的显示面板中的第三子像素和第四子像素中的第一走线和第二走线的第三种布局图。

图14是本申请实施例提供的显示面板中的第三子像素和第四子像素中的第一走线和第二走线的第四种布局图。

图15是本申请实施例提供的显示面板中的第三子像素和第四子像素中的第一走线和第二走线的第五种布局图。

图16是本申请实施例提供的显示面板中的第七子像素和第八子像素中的第二走线的布局图。

图17是本申请实施例提供的显示面板中的第一子像素和第二子像素中的第一走线和第二走线的第二种布局图。

图18是本申请实施例提供的显示面板中的第一子像素和第二子像素中的第一走线和第二走线的第三种布局图。

图19是本申请实施例提供的显示面板中的第五子像素和第六子像素中的第二走线的布局图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例提供一种显示面板，该显示面板具有显示区和与所述显示区相邻的非显示区；所述显示面板包括：衬底基板和设置于所述衬底基板上的驱动电路层；所述驱动电路层包括：位于所述显示区内且沿第一方向延伸的多条数据线、以及至少部分位于所述显示区内且与所述数据线及驱动芯片均电性连接的多条第一走线；所述第一走线与所述数据线的连接孔位于所述显示区内。本申请通过将连接数据线与驱动芯片的第一走线设置在显示区内，且将第一走线和数据线的连接孔也设置在显示区内，缩小了第一走线在非显示区的占据面积，降低了第一走线对非显示区布线空间的需求，减小了显示面板的边框宽度。

进一步地，所述显示面板还包括位于所述显示区内且与所述驱动芯片及所述第一走线均电性绝缘的多条第二走线；在沿第一方向排列的第一子像素和第二子像素中，所述第一子像素包括至少一条沿所述第一方向延伸的所述第一走线，所述第二子像素包括至少一条沿所述第一方向延伸的所述第二走线，位于所述第二子像素内且沿所述第一方向延伸的一条或多条所述第二走线与位于所述第一子像素内且沿所述第一方向延伸的一条或多条所述第一走线的延长线重合；在沿第二方向排列的第三子像素和第四子像素中，所述第三子像素内包含的沿所述第一方向延伸的所述第一走线和所述第二走线的总数量大于或等于所述第四子像素内包含的沿所述第一方向延伸的所述第一走线和所述第二走线的总数量。本申请实施例通过将位于第二子像素内且沿第一方向延伸的第二走线与位于第一子像素内且沿第一方向延伸的第一走线的延长线设置为重合，且将第三子像素内沿第一方向延伸的第一走线和第二走线的总数量设置为大于或等于第四子像素内沿第一方向延伸的第一走线和第二走线的总数量，利用第二走线弥补显示区内因设置第一走线而导致的走线分布不均的缺陷，改善显示区内的走线分布均匀性，有利于提升显示面板的显示品质。

请参阅图1至图4，图1是本申请实施例提供的显示面板的局部剖视图，图2是本申请实施例提供的显示面板的第一走线的第一种布线结构示意图，图3是本申请实施例提供的显示面板的第一走线的第二种布线结构示意图，图4是本申请实施例提供的显示面板的第一走线的第三种布线结构示意图。

本申请实施例提供一种显示面板，所述显示面板具有显示区AA和与所述显示区AA相邻的非显示区NA。所述显示面板在所述显示区AA内设置有多个实现其显示功能的子像素，例如，红色子像素、绿色子像素、蓝色子像素等，每个所述子像素具有特定的形状的分布区域，可以理解，所述显示面板的显示区AA是由多个所述子像素按照一定的分布规律组合而成，并且在多个所述子像素的协调发光下实现所述显示面板的显示功能。所述显示面板在所述非显示区NA内设置有多种辅助其显示功能的元件，例如向所述显示区AA内的子像素提供数据驱动信号的驱动芯片等。

所述显示面板包括：衬底基板10、设置于所述衬底基板10上的驱动电路层20、设置于所述驱动电路层20上的发光层30、以及设置于所述发光层30上的封装层40。可选地，所述衬底基板10可以包括衬底层和设置于所述衬底层上的缓冲层，所述衬底层可以是玻璃衬底等，所述缓冲层可以是由聚酰亚胺层、无机层和聚酰亚胺层堆叠而成的复合膜层。

所述驱动电路层20内设置有驱动电路以及实现该驱动电路的多种走线、多个薄膜晶体管以及多个输入/输出端，所述驱动电路层20用于为所述发光层30内的各个发光元件提供驱动和控制信号。

具体地，所述驱动电路层20包括：设置于所述衬底基板10上的连接走线201和半导体层202、覆盖所述连接走线201和所述半导体层202的第一栅极绝缘层203、设置于所述第一栅极绝缘层203上的第一栅极204、覆盖所述第一栅极204的第二栅极绝缘层205、设置于所述第二栅极绝缘层205上的第二栅极206、覆盖所述第二栅极206上的层间绝缘层207、设置于所述层间绝缘层207上的数据线Da、源极208和漏极209、覆盖所述数据线Da、所述源极208和所述漏极209的钝化层210、设置于所述钝化层210上的第一走线S1和漏极转接线211、覆盖所述第一走线S1和所述漏极转接线211的平坦层212。其中，所述数据线Da与所述连接走线201电性连接，所述源极208和所述漏极209分别与所述半导体层202的相对两端电性连接，所述漏极转接线211与所述漏极209电性连接。

每条所述第一走线S1分别与一条所述数据线Da电性连接，所述数据线Da沿第一方向D1延伸设置。在所述显示区AA内，沿所述第一方向D1延伸的所述第一走线S1在所述数据线Da所在膜层上的正投影与所述数据线Da重合，从而便于将所述第一走线S1与所述数据线Da通过连接孔M实现电性连接，且实现将所述连接孔M设置在所述显示区AA内，进一步简化显示面板的边缘布线复杂度，缩减显示面板的边框宽度。

可以理解，所述驱动电路层20内的各个走线的位置关系可以根据需要进行调整，例如，所述数据线Da还可以设置在与所述第一栅极204或所述第二栅极206同一金属层。

所述显示面板在所述发光层30内设置在有多个发光元件，每个所述发光元件以及与其相连的驱动电路所在的显示区域为一个子像素区，或称为一个子像素。所述发光层30包括：设置于所述平坦层212上的像素定义层301、设置于所述平坦层212上且通过所述像素定义层301上的开口暴露的阳极302、设置于所述像素定义层301的开口内且与所述阳极302接触的发光功能层303、设置于所述像素定义层301上且与所述发光功能层303接触的阴极304、以及设置于所述像素定义层301上的支撑柱305。其中，所述阳极与所述漏极转接线211电性连接；对应所述像素定义层301的一个开口设置的所述阳极302、所述发光功能层303和所述阴极304构成一个发光元件，该发光元件可以是有机发光二极管。

进一步地，所述阳极302在所述驱动电路层20上的正投影的边缘与所述连接孔M之间的距离大于0。本实施例的设计可以实现阳极302与连接孔M在显示面板厚度方向上的设置位置相错开，有利于提升显示面板的平坦度。

所述封装层40完全覆盖所述发光层30，用于对所述发光层30进行密封和保护，所述封装层40可以是由有机层、无机层、有机层堆叠而成的复合结构膜层。

下面结合图2至图3，对所述数据线Da和所述第一走线S1在所述显示面板中的位置和连接关系进行说明。

在一种实施例中，请参阅图2，所述数据线Da分布于所述显示面板的显示区AA内，且沿第一方向D1延伸，并沿第二方向D2排列，所述第一方向D1和所述第二方向D2可以相互垂直的两个方向。每条所述数据线Da对应所述显示面板中的一列子像素，并为该列子像素提供数据信号。所述第一走线S1至少部分位于所述显示区AA内，且所述第一走线S1的相对两端分别电性连接所述数据线Da和驱动芯片IC；每条所述第一走线S1分别与一条所述数据线Da电性连接；所述驱动芯片IC位于所述显示面板的非显示区NA内，所述驱动芯片IC通过所述第一走线S1向所述数据线Da提供数据信号，以控制所述显示面板的显示功能。在图2所示的实施例中，每条所述第一走线S1与所述数据线Da均存在一个连接孔M，且所述第一走线S1的一端终止于该连接孔M。可以理解，将用于连接驱动芯片IC和数据线Da的第一走线S1设置在显示区AA内，可以减小第一走线S1对非显示区NA的占据空间，有利于缩小显示面板的边缘宽度，实现窄边框设计。

在另一种实施例中，请参阅图3，所述数据线Da分布于所述显示面板的显示区AA内，且沿第一方向D1延伸，并沿第二方向D2排列。每条所述数据线Da对应所述显示面板中的一列子像素，并为该列子像素提供数据信号。所述第一走线S1至少部分位于所述显示区AA内，且每条所述第一走线S1分别电性连接一条所述数据线Da和驱动芯片IC；所述驱动芯片IC位于所述显示面板的非显示区NA内，所述驱动芯片IC通过所述第一走线S1向所述数据线Da提供数据信号，以控制所述显示面板的显示功能。在实施例中，每条所述第一走线S1与所述数据线Da存在一个连接孔M，并且所述第一走线S1自所述连接孔M处沿所述数据线Da延伸一段距离，以实现多条所述第一走线S1在所述显示区AA内的长度均相等，以避免不同长度的第一走线S1产生的负载能力的差异，有利于提升显示面板的显示均匀性。

在另一种实施例中，请参阅图4，所述数据线Da分布于所述显示面板的显示区AA内，且沿第一方向D1延伸，并沿第二方向D2排列。每条所述数据线Da对应所述显示面板中的一列子像素，并为该列子像素提供数据信号。所述第一走线S1至少部分位于所述显示区AA内，且每条所述第一走线S1分别电性连接一条所述数据线Da和驱动芯片IC；所述驱动芯片IC位于所述显示面板的非显示区NA内，所述驱动芯片IC通过所述第一走线S1向所述数据线Da提供数据信号，以控制所述显示面板的显示功能。在实施例中，每条所述第一走线S1与所述数据线Da存在多个连接孔M(图4中仅示意出了具有3个连接孔M的情况，但不仅限于此)，所述第一走线S1自与所述数据线Da的第一个连接孔M处沿所述数据线Da延伸一段距离，并在该延伸部分设置与数据线Da的更多连接孔M。本实施例在实现多条所述第一走线S1在所述显示区AA内的长度相等的同时，增加了第一走线S1与数据线Da的连接孔M的数量，提升了数据线Da通过所述第一走线S1接受到的信号的均衡性，有利于提升显示面板的显示均匀性；并且本实施例中的多个连接孔M的设计，还有利于根据需要将所述第一走线S1设置在不同膜层中，并通过多个连接孔M实现数据线Da与第一走线S1的电性连接，以及实现不同膜层中的第一走线S1之间的电性连接。

进一步地，请参阅图5至图19，所述显示面板还包括位于所述显示AA内且与所述驱动芯片IC及所述第一走线S1均电性绝缘的多条第二走线S2，可以理解，所述第二走线S2仅在所述显示区AA内按照特定规律进行分布，其不具有信号传输功能，仅用于平衡所述第一走线S1在所述显示区AA内的分布不均匀性，所述第二走线S2可以与所述第一走线S1共同设置在所述显示面板中的同一金属层中。下面为了进一步清楚说明所述显示面板中的第一走线S1、第二走线S2以及数据线Da相对于该显示面板中的各个子像素P的位置关系，将从显示面板中的各个子像素P的尺度上进行示意和阐述。可以理解，下面所记载的子像素P可以选自图2至图4中任一所示的显示面板，并且可以具有图1所示的膜层结构特征。

请参阅图5至图7，图5至图7分别示出了所述显示面板中沿第二方向D2相邻排列的两个或多个子像素P中对应的数据线Da和第一走线S1的三种不同分布规律。其中，图5示出了沿所述第二方向D2相邻的两个子像素P内的第一走线S1具有相同的分布特征，可以理解，所述显示面板中设置有所述第一走线S1的区域内部分或大部分的子像素P内均具有与之相同的第一走线S1分布规律。图6示出了沿所述第二方向D2相邻的两个子像素P内分布的第一走线S1的数量递减，例如包含第一走线S1的数量分别为2和1，并且该分布规律在所述显示面板中设置有所述第一走线S1区域内循环重复出现。图7示出了沿所述第二方向D2相邻的四个子像素P为一组，且该组中的四个子像素P中的至少一个内分布的第一走线S1的数量大于其余子像素P内分布的第一走线S1的数量，例如该四个子像素P内包含的第一走线S1的数量分别为2、1、1和1，并且该分布规律在所述显示面板中设置有所述第一走线S1区域内循环重复出现。

请进一步参阅图8和图9，其中，图8为与图6相对应的沿第二方向D2相邻排列的两个子像素P内的第一走线S1和第二走线S2的分布特征，图9为与图7相对应的沿第二方向D2相邻排列的四个子像素P内的第一走线S1和第二走线S2的分布特征。在图8所示的实施例中，由于相邻两个子像素P中的其中一者相对于另一者内分布有更少的第一走线S1，因此在分布较少第一走线S1的子像素P内设置第二走线S2，以弥补相邻两个子像素P内的走线分布差异，且增设的第二走线S2在所述子像素P内的位置与另一子像素P内的第一走线S1的位置对应，使得相邻两个子像素P内具有相同或相近的走线布局。在图9所示的实施例中，相邻四个子像素P中，具有较少数量第一走线S1的子像素P内设置第二走线S2，以弥补相邻四个子像素P内的走线分布差异，且增设的第二走线S2在所述子像素P内的位置与较多数量第一走线S1的子像素P内的第一走线S1的位置对应，使得相邻四个子像素P内具有相同或相近的走线布局。可以理解，图5至图9所示的子像素P可以是选自图2至图4中任一所示的显示面板中的局部区域的子像素。

下面对所述显示面板内对应各个子像素P的第一走线S1和第二走线S2的多种可选的分布特征进行说明。

请参阅图10，在所述显示面板的多个子像素中，选取沿第一方向D1排列的两个子像素P分别为第一子像素P1和第二子像素P2，且所述第一子像素P1和所述第二子像素P2可以相邻，也可以不相邻。

所述第一子像素P1包括至少一条沿所述第一方向D1延伸的所述第一走线S1，所述第二子像素P2包括至少一条沿所述第一方向D1延伸的所述第二走线S2，位于所述第二子像素P2内且沿所述第一方向D1延伸的一条或多条所述第二走线S2与位于所述第一子像素P1内且沿所述第一方向D1延伸的一条或多条所述第一走线S1的延长线重合。可以理解，位于所述第二子像素P2内的第二走线S2在所述第二子像素P2中的分布位置与位于所述第一子像素P1内的第一走线S1在所述第一子像素P1中的分布位置相同；且当所述第一子像素P1内分布有多条第一走线S1时，所述第二子像素P2内也可以分布多条第二走线S2，且多条所述第二走线S2与多条所述第一走线S1的位置一一对应。

可选地，所述第一子像素P1内包含的沿所述第一方向D1延伸的所述第一走线S1的数量大于或等于所述第二子像素P2内包含的沿所述第一方向D1延伸的所述第二走线S2的数量。

进一步地，请参阅图11，在所述显示面板的多个子像素中，选取沿第二方向D2排列的两个子像素P分别为第三子像素P3和第四子像素P4，且所述第三子像素P3和所述第四子像素P4可以相邻，也可以不相邻。所述第三子像素P3内包含的沿所述第一方向D1延伸的所述第一走线S1和所述第二走线S2的总数量大于或等于所述第四子像素P4内包含的沿所述第一方向D1延伸的所述第一走线S1和所述第二走线S2的总数量。

可选地，所述第四子像素P4内仅包含的沿所述第一方向D1延伸的所述第二走线S2，所述第三子像素P3内仅包含的沿所述第一方向D1延伸的所述第一走线S1；且位于所述第四子像素P4内且沿所述第一方向D1延伸的所述第一走线S1与位于所述第三子像素P3内且沿所述第一方向D1延伸的所述第一走线S1的数量相等，位置对应相同。

请进一步参阅图12和图13，图12和图13示出了第三子像素P3和第四子像素P4中的第一走线S1和第二走线S2的两种可选布线结构。对于沿所述第二方向D2排列的第三子像素P3和第四子像素P4，位于所述第三子像素P3内的所述第一走线S1包括沿所述第一方向D1延伸的第一部分S11和沿所述第二方向延伸的第二部分S12，位于所述第四子像素P4内的所述第二走线S2包括沿所述第一方向D1延伸的第三部分S21和沿所述第二方向延伸的第四部分S22；其中，所述第一部分S11与所述第二部分S12可以相连，也可以不连；所述第三部分S21和所述第四部分S22可以相连，也可以不连。

可以理解，在本实施例以及以下实施例中，沿所述第一方向D1延伸的所述第一走线S1均可以称为所述第一走线S1的第一部分S11，沿所述第二方向D2延伸的所述第一走线S1均可以称为所述第一走线S1的第二部分S12，且所述第一部分S11和所述第二部分S12均可以分别称为一条所述第一走线S1。与之对应的是，沿所述第一方向D1延伸的所述第二走线S2均可以称为所述第二走线S2的第三部分S21，沿所述第二方向D2延伸的所述第二走线S2均可以称为所述第二走线S2的第四部分S22，且所述第三部分S21和所述第四部分S22均可以分别称为一条所述第二走线S2。

可选地，所述第三子像素P3内也可以包含所述第二走线S2的第四部分S22或第三部分S21，所述第四子像素P4内也可以包含所述第一走线S1的第一部分S11或第二部分S12。

位于所述第四子像素P4内的所述第二走线S2的第四部分S22与位于所述第三子像素P3内的所述第一走线S1的第二部分S12的延长线重合，从而使所述第三子像素P3和所述第四子像素P4内沿所述第二方向延伸的走线的设置位置相对应。进一步地，对于所述第三子像素P3内设置有所述第二走线S2的第四部分S22的情况，位于所述第四子像素P4内的所述第二走线S2的第四部分S22与位于所述第三子像素P3内的所述第二走线S2的第四部分S22的延长线重合。

进一步地，所述第三子像素P3内包含的所述第一走线S1的第一部分S11的数量大于所述第四子像素P4内包含的所述第一走线S1的第一部分S11的数量，所述第三子像素P3内包含的所述第二走线S2的第三部分S21的数量小于所述第四子像素P4内包含的所述第二走线S2的第三部分S21的数量。

可选地，在沿所述第一方向D1延伸的走线中，所述第三子像素P3包含所述第一走线S1的第一部分S11，而不包含所述第二走线S2的第三部分S21；所述第四子像素P4包含所述第二走线S2的第三部分S21，而不包含所述第一走线S1的第一部分S11。在此基础上，所述第三子像素P3内包含的所述第一走线S1的第一部分S11的数量与所述第四子像素P4内包含的所述第二走线S2的第三部分S21的数量相等。此外，所述第四子像素P4内包含的所述第二走线S2的第三部分S21的数量还可以小于所述第三子像素P3内包含的所述第一走线S1的第一部分S11的数量，但二者之间的差值维持的2以内，以保证所述第三子像素P3与所述第四子像素P4内的走线排布尽可能相接近或相同。

进一步地，所述第三子像素P3内包含的所述第一走线S1的第二部分S12的数量大于所述第四子像素P4内包含的所述第一走线S1的第二部分S12的数量，所述第三子像素P3内包含的所述第二走线S2的第四部分S22的数量小于所述第四子像素P4内包含的所述第二走线S2的第四部分S22的数量。所述第三子像素P3内包含的所述第一走线S1的第二部分S12与所述第二走线S2的第四部分S22的总数量与所述第四子像素P4内包含的所述第一走线S1的第二部分S12与所述第二走线S2的第四部分S22的总数量相等，以保证所述第三子像素P3与所述第四子像素P4内的走线排布尽可能相同。

请进一步参阅图14和图15，图14和图15示出了第三子像素P3和第四子像素P4中的第一走线S1和第二走线S2的另外两种可选布线结构。与图12和图13所示的布线结构不同的是，图14和图15中的第三子像素P3均包含至少一条所述第二走线S2的第三部分S21。在此基础上，所述第三子像素P3内包含的所述第一走线S1的第一部分S11与所述第二走线S2的第三部分S21的总数量与所述第四子像素P4内包含的所述第一走线S1的第一部分S11与所述第二走线S2的第三部分S21的总数量相等。关于所述第三子像素P3和所述第四子像素P4中的第一走线S1和第二走线S2的其它布线特征和数量特征可以参阅图12和图13所示的布线结构的记载，此处不再赘述。

需要说明的是，图12至图15所展示的第三子像素P3和第四子像素P4中的第一走线S1和第二走线S2的布线结构仅为所述显示面板中第一走线S1和第二走线S2布线结构的几种存在情况，并不排除还存在其它布线结构。

请进一步参阅图16，所述显示面板还包括沿所述第二方向D2排列的第七子像素P7和第八子像素P8，所述第七子像素P7与所述第八子像素P8可以相邻，也可以不相邻。位于所述第八子像素P8内的所述第二走线S2的第四部分S22与位于所述第七子像素P7内的所述第二走线S2的第四部分S22的延长线重合，且位于所述第八子像素P8内的所述第二走线S2的第三部分S21与位于所述第七子像素P7内的所述第二走线S2的第三部分S21在对应子像素内的分布位置相同。可以理解，本实施例选取的第七子像素P7和第八子像素P8均为不设置所述第一走线S1的子像素，在这种子像素内分布所述第二走线S2的位置相同或一致，以保证对应子像素内的走线布局一致。

进一步地，所述第七子像素P7内包含的所述第二走线S2的第三部分S21的数量与所述第八子像素P8内包含的所述第二走线S2的第三部分S21的数量相同，所述第七子像素P7内包含的所述第二走线S2的第四部分S22的数量与所述第八子像素P8内包含的所述第二走线S2的第四部分S22的数量相同，进一步保证所述第七子像素P7和所述第八子像素P8内的走线布局的一致性。

请进一步参阅图17和图18，图17和图18示出了第一子像素P1和第二子像素P2中的第一走线S1和第二走线S2的两种可选布线结构。对于沿所述第一方向D1排列的第一子像素P1和第二子像素P2，位于所述第二子像素P2内的所述第二走线S2的第三部分S21与位于所述第一子像素P1内的所述第一走线S1的第一部分S11的延长线重合，从而使所述第一子像素P1和所述第二子像素P2内沿所述第一方向延伸的走线的设置位置相对应。

进一步地，对于如图18所示的第一子像素P1内设置有所述第二走线S2的第三部分S21的情况，位于所述第二子像素P2内的所述第二走线S2的第三部分S21与位于所述第一子像素P1内的所述第二走线S2的第三部分S21的延长线重合。

进一步地，所述第一子像素P1内包含的所述第一走线S1的第二部分S12的数量大于所述第二子像素P2内包含的所述第一走线S1的第二部分S12的数量，所述第一子像素P1内包含的所述第二走线S2的第四部分S22的数量小于所述第二子像素P2内包含的所述第二走线S2的第四部分S22的数量。

可选地，在沿所述第一方向D1延伸的走线中，所述第一子像素P1包含所述第一走线S1的第一部分S11，而不包含所述第二走线S2的第三部分S21；所述第二子像素P2包含所述第二走线S2的第三部分S21，而不包含所述第一走线S1的第一部分S11，例如图17所示的情况。在此基础上，所述第一子像素P1内包含的所述第一走线S1的第一部分S11的数量与所述第二子像素P2内包含的所述第二走线S2的第三部分S21的数量相等。或者，所述第二子像素P2内包含的所述第二走线S2的第三部分S21的数量还可以小于所述第一子像素P1内包含的所述第一走线S1的第一部分S11的数量，但二者之间的差值维持的2以内，以保证所述第一子像素P1与所述第二子像素P2内的走线排布尽可能相接近或相同。

进一步地，所述第一子像素P1内包含的所述第一走线S1的第一部分S11的数量大于所述第二子像素P2内包含的所述第一走线S1的第一部分S11的数量，所述第一子像素P1内包含的所述第二走线S2的第三部分S21的数量小于所述第二子像素P2内包含的所述第二走线S2的第三部分S21的数量。所述第一子像素P1内包含的所述第一走线S1的第一部分S11与所述第二走线S2的第三部分S21的总数量与所述第二子像素P2内包含的所述第一走线S1的第一部分S11与所述第二走线S2的第三部分S21的总数量相等，以保证所述第一子像素P1与所述第二子像素P2内的走线排布尽可能相同。

需要说明的是，图17至图18所展示的第一子像素P1和第二子像素P2中的第一走线S1和第二走线S2的布线结构仅为所述显示面板中第一走线S1和第二走线S2布线结构的几种存在情况，并不排除还存在其它布线结构。

请进一步参阅图19，所述显示面板还包括沿所述第一方向D1排列的第五子像素P5和第六子像素P6，所述第五子像素P5与所述第六子像素P6可以相邻，也可以不相邻。位于所述第六子像素P6内的所述第二走线S2的第三部分S21与位于所述第五子像素P5内的所述第二走线S2的第三部分S21的延长线重合，且位于所述第六子像素P6内的所述第二走线S2的第四部分S22与位于所述第五子像素P5内的所述第二走线S2的第四部分S22在对应子像素内的分布位置相同。可以理解，本实施例选取的第五子像素P5和第六子像素P6均为不设置所述第一走线S1的子像素，在这种子像素内分布所述第二走线S2的位置相同或一致，以保证对应子像素内的走线布局一致。

进一步地，所述第五子像素P5内包含的所述第二走线S2的第三部分S21的数量与所述第六子像素P6内包含的所述第二走线S2的第三部分S21的数量相同，所述第五子像素P5内包含的所述第二走线S2的第四部分S22的数量与所述第六子像素P6内包含的所述第二走线S2的第四部分S22的数量相同，进一步保证所述第五子像素P5和所述第六子像素P6内的走线布局的一致性。

综上所述，本申请实施例通过将位于第二子像素P2内且沿第一方向D1延伸的第二走线S2与位于第一子像素P1内且沿第一方向D1延伸的第一走线S1的延长线设置为重合，且将第三子像素P3内沿第一方向D1延伸的第一走线S1和第二走线S2的总数量设置为大于或等于第四子像素P4内沿第一方向D1延伸的第一走线S1和第二走线S2的总数量，利用第二走线S2弥补显示区内因设置第一走线S1而导致的走线分布不均的缺陷，改善显示区内的走线分布均匀性，有利于提升显示面板的显示品质。

需要说明的是，虽然本申请以具体实施例揭露如上，但上述实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (20)

1.一种显示面板，其特征在于，具有显示区和与所述显示区相邻的非显示区，所述显示面板包括：

衬底基板；

驱动电路层，设置于所述衬底基板上，所述驱动电路层包括：位于所述显示区内且沿第一方向延伸的多条数据线、以及至少部分位于所述显示区内且与所述数据线及驱动芯片均电性连接的多条第一走线；

所述第一走线与所述数据线的连接孔位于所述显示区内。

2.根据权利要求1所述的显示面板，其特征在于，每条所述第一走线与所述数据线的连接孔的数量大于或等于1。

3.根据权利要求1所述的显示面板，其特征在于，位于所述显示区内且沿所述第一方向延伸的所述第一走线在所述数据线所在膜层上的正投影与所述数据线重合。

4.根据权利要求1所述的显示面板，其特征在于，每条所述第一走线在所述显示区内的长度相等。

5.根据权利要求1所述的显示面板，其特征在于，所述驱动电路层还包括位于所述显示区内且与所述驱动芯片及所述第一走线均电性绝缘的多条第二走线，沿所述第一方向延伸的所述第一走线的延长线与至少部分所述第二走线重合。

6.根据权利要求5所述的显示面板，其特征在于，所述显示面板包括沿第一方向排列的第一子像素和第二子像素，所述第一子像素包括至少一条沿所述第一方向延伸的所述第一走线，所述第二子像素包括至少一条沿所述第一方向延伸的所述第二走线，位于所述第二子像素内且沿所述第一方向延伸的一条或多条所述第二走线与位于所述第一子像素内且沿所述第一方向延伸的一条或多条所述第一走线的延长线重合；

所述显示面板还包括沿第二方向排列的第三子像素和第四子像素，所述第三子像素内包含的沿所述第一方向延伸的所述第一走线和所述第二走线的总数量大于或等于所述第四子像素内包含的沿所述第一方向延伸的所述第一走线和所述第二走线的总数量。

7.根据权利要求6所述的显示面板，其特征在于，所述第三子像素包括至少一条沿所述第二方向延伸的所述第一走线，所述第四子像素包括至少一条沿所述第二方向延伸的所述第二走线，位于所述第四子像素内且沿所述第二方向延伸的一条或多条所述第二走线与位于所述第三子像素内且沿所述第二方向延伸的一条或多条所述第一走线的延长线重合。

8.根据权利要求7所述的显示面板，其特征在于，所述第一子像素内包含的沿所述第二方向延伸的所述第一走线和所述第二走线的总数量大于或等于所述第二子像素内包含的沿所述第二方向延伸的所述第一走线和所述第二走线的总数量。

9.根据权利要求6所述的显示面板，其特征在于，所述第三子像素内包含的沿所述第一方向延伸的所述第一走线的数量大于所述第四子像素内包含的沿所述第一方向延伸的所述第一走线的数量，所述第三子像素内包含的沿所述第一方向延伸的所述第二走线的数量小于所述第四子像素内包含的沿所述第一方向延伸的所述第二走线的数量。

10.根据权利要求9所述的显示面板，其特征在于，所述第三子像素内包含的沿所述第一方向延伸的所述第一走线和所述第二走线的总数量等于所述第四子像素内包含的沿所述第一方向延伸的所述第一走线和所述第二走线的总数量。

11.根据权利要求6所述的显示面板，其特征在于，所述第三子像素内包含的沿所述第二方向延伸的所述第一走线的数量大于所述第四子像素内包含的沿所述第二方向延伸的所述第一走线的数量，所述第三子像素内包含的沿所述第二方向延伸的所述第二走线的数量小于所述第四子像素内包含的沿所述第二方向延伸的所述第二走线的数量。

12.根据权利要求11所述的显示面板，其特征在于，所述第三子像素内包含的沿所述第二方向延伸的所述第一走线和所述第二走线的总数量等于所述第四子像素内包含的沿所述第二方向延伸的所述第一走线和所述第二走线的总数量。

13.根据权利要求6所述的显示面板，其特征在于，所述第一子像素内包含的沿所述第一方向延伸的所述第一走线的数量大于所述第二子像素内包含的沿所述第一方向延伸的所述第一走线的数量，所述第一子像素内包含的沿所述第一方向延伸的所述第二走线的数量小于所述第二子像素内包含的沿所述第一方向延伸的所述第二走线的数量。

14.根据权利要求13所述的显示面板，其特征在于，所述第一子像素内包含的沿所述第一方向延伸的所述第一走线和所述第二走线的总数量等于所述第二子像素内包含的沿所述第一方向延伸的所述第一走线和所述第二走线的总数量。

15.根据权利要求6所述的显示面板，其特征在于，所述第一子像素内包含的沿所述第二方向延伸的所述第一走线的数量大于所述第二子像素内包含的沿所述第二方向延伸的所述第一走线的数量，所述第一子像素内包含的沿所述第二方向延伸的所述第二走线的数量小于所述第二子像素内包含的沿所述第二方向延伸的所述第二走线的数量。

16.根据权利要求15所述的显示面板，其特征在于，所述第一子像素内包含的沿所述第二方向延伸的所述第一走线和所述第二走线的总数量等于所述第二子像素内包含的沿所述第二方向延伸的所述第一走线和所述第二走线的总数量。

17.根据权利要求6所述的显示面板，其特征在于，所述显示面板还包括沿所述第一方向排列的第五子像素和第六子像素，位于所述第六子像素内且沿所述第一方向延伸的所述第二走线与位于所述第五子像素内且沿所述第一方向延伸的所述第二走线的延长线重合。

18.根据权利要求6所述的显示面板，其特征在于，所述显示面板还包括沿所述第二方向排列的第七子像素和第八子像素，位于所述第八子像素内且沿所述第二方向延伸的所述第二走线与位于所述第七子像素内且沿所述第二方向延伸的所述第二走线的延长线重合。

19.根据权利要求6所述的显示面板，其特征在于，所述第一走线和所述第二走线位于所述驱动电路层中的同一金属层。

20.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括设置于所述驱动电路层上的发光层，所述发光层包括阳极；

所述阳极在所述驱动电路层上的正投影的边缘与所述连接孔之间的距离大于0。

Images