CN114171564A

CN114171564A - 显示基板、显示面板和显示装置

Info

Publication number: CN114171564A
Application number: CN202111448884.3A
Authority: CN
Inventors: 王志冲; 冯京
Original assignee: BOE Technology Group Co Ltd
Current assignee: BOE Technology Group Co Ltd
Priority date: 2021-11-30
Filing date: 2021-11-30
Publication date: 2022-03-11

Abstract

提供一种显示基板、显示面板和显示装置，显示基板包括：设置于衬底基板的多个像素单元，多个像素单元沿第一方向和第二方向成阵列排列，以形成多行像素单元和多列像素单元，至少一个像素单元包括多个子像素，至少一个子像素包括发光元件和用于驱动发光元件的像素驱动电路；和设置于衬底基板的多个扫描信号线，多个扫描信号线分别给多行像素单元供应扫描信号，多个扫描信号线沿第二方向间隔排列，至少一个扫描信号线沿第一方向延伸。多个子像素的像素驱动电路在衬底基板上的正投影分别与同一个子像素的发光元件在衬底基板上的正投影至少部分重叠。

Description

显示基板、显示面板和显示装置

技术领域

本公开涉及显示技术领域，具体而言，涉及一种显示基板、显示面板和显示装置。

背景技术

OLED(Organic Light-Emitting Diode)属于一种电流型的有机发光器件，是通过载流子的注入和复合而致发光的现象，发光强度与注入的电流成正比。OLED在电场的作用下，阳极产生的空穴和阴极产生的电子就会发生移动，分别向空穴传输层和电子传输层注入，迁移到发光层。当二者在发光层相遇时，产生能量激子，从而激发发光分子最终产生可见光。

OLED显示装置是一类使用发光的OLED来显示图像等信息的显示装置。OLED显示装置具有诸如低功耗、高亮度和高响应速度的特性。

在本部分中公开的以上信息仅用于对本公开的技术构思的背景的理解，因此，以上信息可包含不构成现有技术的信息。

发明内容

为了解决上述问题的至少一个方面，本公开实施例提供一种显示基板、显示面板和显示装置。

在一个方面，提供一种显示基板，所述显示基板包括：衬底基板；设置于所述衬底基板的多个像素单元，所述多个像素单元沿第一方向和第二方向成阵列排列，以形成多行像素单元和多列像素单元，至少一个所述像素单元包括多个子像素，至少一个子像素包括发光元件和用于驱动所述发光元件的像素驱动电路；以及设置于所述衬底基板的多个扫描信号线，所述多个扫描信号线分别给多行像素单元供应扫描信号，所述多个扫描信号线沿第二方向间隔排列，至少一个所述扫描信号线沿第一方向延伸，其中，多个子像素的像素驱动电路在所述衬底基板上的正投影分别与同一个子像素的发光元件在所述衬底基板上的正投影至少部分重叠。

根据一些示例性的实施例，对于至少一行像素单元，位于同一行的多个子像素的发光元件沿第一方向并排布置，该位于同一行的多个子像素的像素驱动电路沿第二方向布置成两行，在两行像素驱动电路中的每一行中，多个像素驱动电路沿第一方向并排布置。

根据一些示例性的实施例，所述发光元件包括阳极，对于同一子像素而言，该子像素的像素驱动电路在所述衬底基板上的正投影与该子像素的发光元件的阳极在所述衬底基板上的正投影具有如下关系：

该子像素的像素驱动电路在所述衬底基板上的正投影在第一方向上超出该子像素的发光元件的阳极在所述衬底基板上的正投影；和/或，

该子像素的发光元件的阳极在所述衬底基板上的正投影在第二方向上超出该子像素的像素驱动电路在所述衬底基板上的正投影。

根据一些示例性的实施例，对于同一子像素而言，该子像素的像素驱动电路在所述衬底基板上的正投影与该子像素的发光元件的阳极在所述衬底基板上的正投影具有如下关系：

该子像素的像素驱动电路在所述衬底基板上的正投影在第一方向上的尺寸与该子像素的发光元件的阳极在所述衬底基板上的正投影在第一方向上的尺寸的比值在1.5-3之间；和/或，

该子像素的发光元件的阳极在所述衬底基板上的正投影在第二方向上的尺寸与该子像素的像素驱动电路在所述衬底基板上的正投影在第二方向上的尺寸的比值在1.5-3之间。

根据一些示例性的实施例，所述像素驱动电路至少包括驱动晶体管，所述驱动晶体管与所述发光元件电连接，所述驱动晶体管至少包括第三沟道区，所述第三沟道区在所述衬底基板上的正投影具有第一侧边、第二侧边、第三侧边和第四侧边，所述第一侧边和所述第二侧边在第一方向上位于所述第三沟道区在所述衬底基板上的正投影的相对两侧，所述第三侧边和所述第四侧边在第二方向上位于所述第三沟道区在所述衬底基板上的正投影的相对两侧，所述第一侧边与所述第二侧边之间沿第一方向的第一距离大于所述第三侧边与所述第四侧边之间沿第二方向的第二距离。

根据一些示例性的实施例，对于位于同一行的像素驱动电路，在第一方向上相邻的两个像素驱动电路在所述衬底基板上的正投影具有轴对称关系。

根据一些示例性的实施例，对于位于同一行的多个子像素的成两行布置的像素驱动电路，在第二方向上相邻的两个像素驱动电路在所述衬底基板上的正投影具有旋转对称关系。

根据一些示例性的实施例，对于位于同一行的多个子像素的成两行布置的像素驱动电路，在第二方向上相邻的两个像素驱动电路的驱动晶体管的第三沟道区沿第二方向的正投影仅部分重叠。

根据一些示例性的实施例，位于同一行的多个子像素的成两行布置的像素驱动电路共用一个扫描信号线。

根据一些示例性的实施例，所述驱动晶体管包括第三有源层；位于同一行的像素驱动电路包括第一像素驱动电路、第二像素驱动电路和第三像素驱动电路，所述第一像素驱动电路与所述第二像素驱动电路相邻，所述第三像素驱动电路与所述第一像素驱动电路相邻，所述第二像素驱动电路和所述第三像素驱动电路沿第一方向分别位于所述第一像素驱动电路两侧；所述第一像素驱动电路的驱动晶体管的第三有源层与所述第二像素驱动电路的驱动晶体管的第三有源层连续延伸。

根据一些示例性的实施例，所述第一像素驱动电路的驱动晶体管的第三有源层与所述第三像素驱动电路的驱动晶体管的第三有源层间隔设置。

根据一些示例性的实施例，所述显示基板还包括多个第一电压线，所述多个第一电压线分别给多列像素单元供应第一电压，所述多个第一电压线沿第一方向间隔排列，至少一个所述第一电压线沿第二方向延伸；以及所述第一像素驱动电路和所述第二像素驱动电路共用一个第一电压线。

根据一些示例性的实施例，具有轴对称关系的像素驱动电路的对称轴的至少一部分在所述衬底基板上的正投影落入所述第一电压线在所述衬底基板上的正投影内。

根据一些示例性的实施例，具有旋转对称关系的像素驱动电路的对称中心在所述衬底基板上的正投影落入所述扫描信号线在所述衬底基板上的正投影内。

根据一些示例性的实施例，对于位于同一行的多个子像素的成两行布置的像素驱动电路，在第二方向上相邻的两个像素驱动电路在所述衬底基板上的正投影具有180°旋转对称关系。

根据一些示例性的实施例，所述显示基板还包括：设置于所述衬底基板的多个发光控制信号线，所述多个发光控制信号线分别给多行像素单元供应发光控制信号，所述多个发光控制信号线沿第二方向间隔排列，至少一个所述发光控制信号线沿第一方向延伸；以及对于位于同一行的多个子像素的成两行布置的像素驱动电路，分别设置两个发光控制信号线，在第二方向上，共用的一个扫描信号线位于所述两个发光控制信号线中的一个的上方，且共用的一个扫描信号线位于所述两个发光控制信号线中的另一个的下方。

根据一些示例性的实施例，所述扫描信号线与相邻的一个发光控制信号线之间沿第二方向的间隔距离等于所述扫描信号线与相邻的另一个发光控制信号线之间沿第二方向的间隔距离。

根据一些示例性的实施例，所述显示基板包括位于所述衬底基板的半导体层、第一导电层、第二导电层和第三导电层，所述半导体层、所述第一导电层、所述第二导电层和所述第三导电层依次远离所述衬底基板设置，所述驱动晶体管包括第三有源层和第三栅极，所述第三有源层位于所述半导体层中，所述第三栅极位于所述第一导电层中；所述像素驱动电路还包括存储电容器，所述存储电容器包括第一极板和第二极板，所述第一极板包括所述第三栅极，所述第二极板位于所述第二导电层中；所述显示基板还包括位于所述衬底基板的多个数据线，所述数据线位于所述第三导电层中；所述第二极板在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影至少部分重叠。

根据一些示例性的实施例，所述数据线和所述第一电压线均沿第二方向延伸；在位于同一行且相邻的两个像素驱动电路毗邻的区域中，两个所述数据线和一个所述第一电压线延伸穿过，在该毗邻的区域中，所述第一电压线在所述衬底基板上的正投影位于两个所述数据线在所述衬底基板上的正投影之间。

根据一些示例性的实施例，所述显示基板还包括第一导电连接部，所述第一导电连接部位于所述第二导电层中；所述像素驱动电路还包括第四晶体管，所述第四晶体管包括第一极和第二极；所述第一导电连接部接入参考电压，且所述第一导电连接部的一端通过第二过孔与所述第四晶体管的第一极电连接，以将所述参考电压接入所述第四晶体管的第一极；所述第四晶体管的第二极通过第三过孔与所述第二极板电连接。

根据一些示例性的实施例，所述第三过孔在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影至少部分重叠。

根据一些示例性的实施例，所述第二极板在所述衬底基板上的正投影具有靠近所述第三过孔在所述衬底基板上的正投影的第一侧部和远离所述第三过孔在所述衬底基板上的正投影的第二侧部，所述第二极板在所述衬底基板上的正投影的第一侧部与所述数据线在所述衬底基板上的正投影至少部分重叠，和/或，所述第二极板在所述衬底基板上的正投影的第二侧部与所述数据线在所述衬底基板上的正投影至少部分重叠。

根据一些示例性的实施例，所述显示基板还包括第二导电连接部，所述第二导电连接部位于所述第二导电层中；所述像素驱动电路还包括第二晶体管，所述第二晶体管包括第一极和第二极；所述第二导电连接部的一端通过第四过孔与所述第三栅极电连接，所述第二导电连接部的另一端通过第五过孔与所述第二晶体管的第一极电连接。

根据一些示例性的实施例，所述显示基板还包括第三极板，所述第三极板位于所述第三导电层中；所述第三极板通过第六过孔与所述第二导电连接部电连接，所述第三极板在所述衬底基板上的正投影与所述第二极板在所述衬底基板上的正投影至少部分重叠。

根据一些示例性的实施例，所述第六过孔在所述衬底基板上的正投影与所述第四过孔在所述衬底基板上的正投影至少部分重叠。

根据一些示例性的实施例，所述显示基板还包括位于所述第三导电层远离所述衬底基板一侧的第四导电层，所述第一电压线位于所述第四导电层中；所述显示基板还包括第四极板，所述第四极板位于所述第四导电层中；所述第四极板通过第七过孔与所述第二极板电连接，所述第四极板在所述衬底基板上的正投影与所述第三极板在所述衬底基板上的正投影至少部分重叠。

根据一些示例性的实施例，所述第一极板、所述第二极板、所述第三极板和所述第四极板中的任意两个在所述衬底基板上的正投影至少部分重叠，以在所述第一极板与所述第二极板之间形成第一子电容，在所述第二极板与所述第三极板之间形成第二子电容，在所述第三极板与所述第四极板之间形成第三子电容，所述存储电容器包括所述第一子电容、所述第二子电容和所述第三子电容。

根据一些示例性的实施例，对于一个子像素而言，该子像素的像素驱动电路通过阳极连接孔与所述发光元件电连接；对于位于同一行的相邻两个子像素的成两行布置的像素驱动电路而言，两个子像素的阳极连接孔在第一方向上间隔第一规定距离，且两个子像素的阳极连接孔在第二方向上间隔第二规定距离。

根据一些示例性的实施例，所述第七过孔与所述第三过孔沿第一方向的正投影至少部分重叠；和/或，所述第七过孔与所述阳极连接孔沿第二方向的正投影至少部分重叠。

根据一些示例性的实施例，在两行像素单元中，一行像素单元中的至少一个子像素的阳极连接孔相对于该子像素的像素驱动电路的驱动晶体管的第三沟道区的相对位置与另一行像素单元中的至少一个同颜色的子像素的阳极连接孔相对于该同颜色的子像素的像素驱动电路的驱动晶体管的第三沟道区的相对位置不同。

根据一些示例性的实施例，所述像素驱动电路还包括第一晶体管，所述第一晶体管包括栅极和第一沟道区，所述扫描信号线与所述半导体层重叠的一部分形成所述第一晶体管的栅极；所述数据线通过第八过孔与所述半导体层位于所述第一沟道区一侧的一部分电连接；所述第二过孔、所述第三过孔和所述第八过孔沿第二方向的正投影中的任意两者至少部分重叠。

根据一些示例性的实施例，所述像素驱动电路还包括第五晶体管，所述第五晶体管包括栅极和第五沟道区，所述发光控制信号线与所述半导体层重叠的一部分构成所述第五晶体管的栅极；所述发光元件通过阳极连接孔与所述半导体层位于所述第五沟道区一侧的一部分电连接；对于位于同一行且相邻的两个像素驱动电路而言，所述第一过孔、所述第二过孔和所述阳极连接孔沿第一方向的正投影中的任意两者至少部分重叠。

在另一方面，提供一种显示面板，所述显示面板包括如上所述的显示基板。

在又一方面，提供一种显示装置，所述显示装置包括如上所述的显示基板或如上所述的显示面板。

附图说明

通过下文中参照附图对本公开所作的描述，本公开的其它目的和优点将显而易见，并可帮助对本公开有全面的理解。

图1是根据本公开的实施例的显示基板的平面示意图；

图2A是相关技术中显示基板的多个子像素的平面示意图；

图2B是相关技术中显示基板的多个子像素的像素驱动电路的平面示意图；

图3A是根据本公开实施例的显示基板的多个子像素的平面示意图；

图3B是根据本公开实施例的显示基板的多个子像素的像素驱动电路的平面示意图；

图4是根据本公开的一些示例性实施例的显示基板的像素驱动电路的示意图；

图5是根据本公开的实施例的显示基板的像素驱动电路的部分时序图；

图6至图17是根据本公开的实施例的显示基板的局部平面图，其示意性示出了显示基板包括的若干个子像素的像素驱动电路的平面图，其中，图6是根据本公开的实施例的显示基板包括的半导体层的局部平面图，图7是根据本公开的实施例的显示基板包括的第一导电层的局部平面图，图8是根据本公开的实施例的显示基板包括的第一绝缘层的局部平面图，图9是根据本公开的实施例的显示基板包括的第二导电层的局部平面图，图10是根据本公开的实施例的显示基板包括的第二绝缘层的局部平面图，图11是根据本公开的实施例的显示基板包括的第三导电层的局部平面图，图12是根据本公开的实施例的显示基板包括的第三绝缘层的局部平面图，图13是根据本公开的实施例的显示基板包括的第四导电层的局部平面图，图14是根据本公开的实施例的显示基板包括的半导体层、第一导电层、第一绝缘层的组合的局部平面图，图15是根据本公开的实施例的显示基板包括的半导体层、第一导电层、第一绝缘层和第二导电层的组合的局部平面图，图16是根据本公开的实施例的显示基板包括的半导体层、第一导电层、第一绝缘层、第二导电层、第二绝缘层和第三导电层的组合的局部平面图，图17是根据本公开的实施例的显示基板包括的半导体层、第一导电层、第一绝缘层、第二导电层、第二绝缘层、第三导电层、第三绝缘层和第四导电层的组合的局部平面图；

图18是根据本公开的实施例的显示基板沿图17中的线AA’截取的截面图；以及

图19示意性示出了图4中的存储电容器的示意图。

需要注意的是，为了清晰起见，在用于描述本公开的实施例的附图中，层、结构或区域的尺寸可能被放大或缩小，即这些附图并非按照实际的比例绘制。

具体实施方式

下面通过实施例，并结合附图，对本公开的技术方案作进一步具体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部件。下述参照附图对本公开实施方式的说明旨在对本公开的总体发明构思进行解释，而不应当理解为对本公开的一种限制。

另外，在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本披露实施例的全面理解。然而明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。

需要说明的是，虽然术语“第一”、“第二”等可以在此用于描述各种部件、构件、元件、区域、层和/或部分，但是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限制。而是，这些术语用于将一个部件、构件、元件、区域、层和/或部分与另一个相区分。因而，例如，下面讨论的第一部件、第一构件、第一元件、第一区域、第一层和/或第一部分可以被称为第二部件、第二构件、第二元件、第二区域、第二层和/或第二部分，而不背离本公开的教导。

为了便于描述，空间关系术语，例如，“上”、“下”、“左”、“右”等可以在此被使用，来描述一个元件或特征与另一元件或特征如图中所示的关系。应理解，空间关系术语意在涵盖除了图中描述的取向外，装置在使用或操作中的其它不同取向。例如，如果图中的装置被颠倒，则被描述为“在”其它元件或特征“之下”或“下面”的元件将取向为“在”其它元件或特征“之上”或“上面”。

在本文中，术语“基本上”、“大约”、“近似”、“大致”和其它类似的术语用作近似的术语而不是用作程度的术语，并且它们意图解释将由本领域普通技术人员认识到的测量值或计算值的固有偏差。考虑到工艺波动、测量问题和与特定量的测量有关的误差(即，测量***的局限性)等因素，如这里所使用的“大约”或“近似”包括所陈述的值，并表示对于本领域普通技术人员所确定的特定值在可接受的偏差范围内。例如，“大约”可以表示在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。

需要说明的是，在本文中，表示“同一层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。即，位于“同一层”的多个元件、部件、结构和/或部分由相同的材料构成，并且通过同一次构图工艺形成，通常，位于“同一层”的多个元件、部件、结构和/或部分具有大致相同的厚度。

本领域技术人员应该理解，在本文中，除非另有说明，表述“连续延伸”、“一体结构”、“整体结构”或类似表述表示：多个元件、部件、结构和/或部分是位于同一层的，并且在制造过程中通常通过同一次构图工艺形成的，这些元件、部件、结构和/或部分之间没有间隔或断裂处，而是连续延伸的结构。

在本文中，使用方向性表述“第一方向”、“第二方向”来描述沿像素区的不同方向，例如，像素区的纵向方向和横向方向。应该理解，这样的表示仅为示例性的描述，而不是对本公开的限制。

本公开实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。由于这里采用的薄膜晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本公开的实施例中，晶体管可以包括栅极、第一极和第二极，其中，第一极可以表示源极和漏极中的一个，第二极可以表示源极和漏极中的另一个。在以下示例中主要以用作驱动晶体管的P型薄膜晶体管的情况进行描述，其他晶体管根据电路设计与驱动晶体管具有相同或不同的类型。类似地，在其他实施例中，驱动晶体管也可以被示为N型薄膜晶体管。

在本文中，表述“PPI”(即Pixels Per Inch)表示像素密度，其所表示的是每英寸设置的像素数量。通常，PPI数值越高，代表显示装置能够以越高的密度显示图像。

本公开的一些示例性实施例提供一种显示基板，所述显示基板包括：衬底基板；设置于所述衬底基板的多个像素单元，所述多个像素单元沿第一方向和第二方向成阵列排列，以形成多行像素单元和多列像素单元，至少一个所述像素单元包括多个子像素，至少一个子像素包括发光元件和用于驱动所述发光元件的像素驱动电路；以及设置于所述衬底基板的多个扫描信号线，所述多个扫描信号线分别给多行像素单元供应扫描信号，所述多个扫描信号线沿第二方向间隔排列，至少一个所述扫描信号线沿第一方向延伸，其中，多个子像素的像素驱动电路在所述衬底基板上的正投影分别与同一个子像素的发光元件在所述衬底基板上的正投影至少部分重叠。

例如，对于至少一行像素单元，位于同一行的多个子像素的发光元件沿第一方向并排布置，该位于同一行的多个子像素的像素驱动电路沿第二方向布置成两行，在两行像素驱动电路中的每一行中，多个像素驱动电路沿第一方向并排布置。

通过采用本公开的实施例提供的布局方式，有利于实现高PPI显示装置，且有利于提高显示装置的显示质量。

图1是根据本公开的实施例的显示基板的平面示意图。参照图1，根据本公开的实施例的显示基板可以包括衬底基板100和设置在衬底基板100上的像素单元PX。

所述显示基板可以包括显示区域AA和非显示区域NA。显示区域AA可以是设置有显示图像的像素单元PX的区域。稍后将描述每个像素单元PX。非显示区域NA是不设置像素单元PX的区域，即可以是不显示图像的区域。非显示区域NA与最终显示装置中的边框对应，并且边框的宽度可以根据非显示区域NA的宽度来确定。

显示区域AA可以具有各种形状。例如，显示区域AA可以以诸如包括直边的闭合形状的多边形(例如矩形)、包括曲边的圆形、椭圆形等以及包括直边和曲边的半圆形、半椭圆形等的各种形状设置。在本公开的实施例中，将显示区域AA设置为具有包括直边的四边形形状的一个区域，应该理解，这仅是本公开的示例性实施例，而不是对本公开的限制。

非显示区域NA可以设置在显示区域AA的至少一侧处。在本公开的实施例中，非显示区域NA可以围绕显示区域AA的外周。在本公开的实施例中，非显示区域NA可以包括在第一方向X上延伸的横向部分和在第二方向Y上延伸的纵向部分。

像素单元PX设置在显示区域AA中。像素单元PX是用于显示图像的最小单元，并且可以设置为多个。例如，像素单元PX可以包括发射白色光和/或彩色光的发光器件。

像素单元PX可以设置成多个，以沿着在第一方向X上延伸的行和在第一方向Y上延伸的列呈矩阵形式布置。然而，本公开的实施例不具体限制像素单元PX的布置形式，并且可以以各种形式布置像素单元PX。例如，像素单元PX可以布置为使得相对于第一方向X和第一方向Y倾斜的方向成为列方向，并且使得与列方向交叉的方向成为行方向。

也就是说，多个像素单元PX沿第一方向X和第二方向Y成阵列排列，以形成多行像素单元和多列像素单元。

一个像素单元PX可以包括多个子像素。例如，一个像素单元PX可以包括3个子像素，即第一子像素SP1、第二子像素SP2和第三子像素SP3。例如，第一子像素SP1可以为红色子像素，第二子像素SP2可以为绿色子像素，第三子像素SP3可以为蓝色子像素。

需要说明的是，在本公开的实施例中，一个像素单元包括的子像素的数量并不做特别的限制，并不局限于上述的3个。

例如，在图1所示的示例性实施例中，示意性示出了扫描信号线61和数据线64。即，所述显示基板还可以包括：设置于所述衬底基板的多个扫描信号线61和多个数据线64，所述多个扫描信号线61分别给多行像素单元供应扫描信号，所述多个数据线64分别给多列像素单元供应数据信号。所述扫描信号线61沿第一方向X延伸，所述多个扫描信号线61沿第二方向Y间隔排列。所述数据线64沿第二方向Y延伸，所述多个数据线64沿第一方向X间隔排列。

例如，所述扫描信号线可以为横向走线的代表，所述数据线可以为纵向走线的代表。应该理解，所述横向走线还可以包括其他类型或用于供应其他信号的走线，所述纵向走线还可以包括其他类型或用于供应其他信号的走线。

每一个子像素可以包括发光元件和用于驱动发光元件的像素驱动电路。例如，在OLED显示基板或显示面板中，子像素的发光元件可以包括叠层设置的阳极、发光材料层和阴极。各个子像素的发光元件的阳极间隔设置，以沿着在第一方向X上延伸的行和在第一方向Y上延伸的列呈矩阵形式布置。

在本文中，为了方便描述，在各个平面图中，以子像素的发光元件的阳极在所述衬底基板上的正投影来表示相应的子像素。

图2A是相关技术中显示基板的多个子像素的平面示意图，图2B是相关技术中显示基板的多个子像素的像素驱动电路的平面示意图。

结合参照图2A和图2B，位于同一行的多个子像素SP1、SP2、SP3沿第一方向X并排布置，即横向并排布局。

第一子像素SP1可以包括位于第一发光区域中的第一发光元件和用于驱动第一发光元件的第一像素驱动电路SPC1，所述第一发光元件可以发射红色光；第二子像素SP2可以包括位于第二发光区域中的第二发光元件和用于驱动第二发光元件的第二像素驱动电路SPC2，第二发光元件可以发射绿色光；第三子像素SP3可以包括位于第三发光区域中的第三发光元件和用于驱动第三发光元件的第三像素驱动电路SPC3，第三发光元件可以发射蓝色光。

需要说明的是，子像素的发光区域可以是子像素的发光元件所在的区域。例如，子像素的发光区域可以是子像素的发光元件的阳极所对应的区域，或者，子像素的发光区域可以是被夹在阳极和阴极的发光材料层的部分所对应的区域。

在相关技术中，各个子像素SP1、SP2、SP3的像素驱动电路，即第一像素驱动电路SPC1、第二像素驱动电路SPC2和第三像素驱动电路SPC3，也沿第一方向X并排布置，即横向并排布局。

在图2B中，用虚线框示意性示出了阳极连接孔VHA，通过该阳极连接孔VHA，各个子像素的发光元件的阳极可以与下方的像素驱动电路电连接，从而使得各个子像素的像素驱动电路可以驱动各自的发光元件。

在图2A和图2B所示的示例中，各个子像素SP1、SP2、SP3的发光元件的阳极在衬底基板上的正投影与各自的像素驱动电路SPC1、SPC2、SPC3在衬底基板上的正投影基本重合。这样，各个子像素SP1、SP2、SP3沿第一方向X并排布置，即采用横向并排布局方式，相应地，各个子像素的像素驱动电路SPC1、SPC2、SPC3也沿第一方向X并排布置，即采用横向并排布局方式。

随着技术的发展，显示装置的PPI不断提高。随着PPI不断提高，子像素的宽度变窄。在图2A和图2B所示的示例中，像素驱动电路的宽度与子像素的宽度直接相关。即，在像素驱动电路采用横向并排布局的情况下，面对高PPI的需求，需要降低像素驱动电路的宽度，相应地，需要降低像素驱动电路包括的各个晶体管的尺寸，由此，导致实现较大尺寸的驱动晶体管比较困难。这样，像素驱动电路的驱动性能可能无法满足高PPI显示装置的要求，导致显示装置的显示质量难以提高。

另外，参照图2B，在高PPI显示装置中，各个子像素的宽度较窄，通常，与阳极连接孔VHA对应的阳极PAD(即用于电连接阳极与下方的像素驱动电路的电连接部)的尺寸设置得较大，以有利于提高阳极与像素驱动电路之间的电连接能力。在图2A和图2B所示的布局方式下，各个子像素的阳极PAD并排设置，导致在显示基板上布局纵向走线的空间受限，即，不利于在显示基板上布置纵向走线。

图3A是根据本公开实施例的显示基板的多个子像素的平面示意图，图3B是根据本公开实施例的显示基板的多个子像素的像素驱动电路的平面示意图。

结合参照图3A和图3B，位于同一行的多个子像素SP1、SP2、SP3沿第一方向X并排布置，即横向并排布局。

在本公开的实施例中，多个子像素的像素驱动电路在所述衬底基板上的正投影分别与同一个子像素的发光元件在所述衬底基板上的正投影至少部分重叠。例如，参照图3A和图3B，多个子像素的像素驱动电路SPC1、SPC2在所述衬底基板上的正投影分别与同一个子像素SP1的发光元件在所述衬底基板上的正投影至少部分重叠。多个子像素的像素驱动电路SPC1、SPC2在所述衬底基板上的正投影分别与同一个子像素SP2的发光元件在所述衬底基板上的正投影至少部分重叠。多个子像素的像素驱动电路SPC3、SPC1在所述衬底基板上的正投影分别与同一个子像素SP3的发光元件在所述衬底基板上的正投影至少部分重叠。多个子像素的像素驱动电路SPC3、SPC1在所述衬底基板上的正投影分别与同一个子像素SP1的发光元件在所述衬底基板上的正投影至少部分重叠。多个子像素的像素驱动电路SPC2、SPC3在所述衬底基板上的正投影分别与同一个子像素SP2的发光元件在所述衬底基板上的正投影至少部分重叠。多个子像素的像素驱动电路SPC2、SPC3在所述衬底基板上的正投影分别与同一个子像素SP3的发光元件在所述衬底基板上的正投影至少部分重叠。

例如，在本公开的实施例中，位于同一行的多个子像素SP1、SP2、SP3的像素驱动电路，即第一像素驱动电路SPC1、第二像素驱动电路SPC2和第三像素驱动电路SPC3，分2行布局。

例如，对于至少一行像素单元，位于同一行的多个子像素SP1、SP2、SP3的发光元件沿第一方向X并排布置，如图3A所示。该位于同一行的多个子像素的像素驱动电路SPC1、SPC2、SPC3沿第二方向Y布置成两行，在两行像素驱动电路SPC1、SPC2、SPC3中的每一行中，多个像素驱动电路SPC1、SPC2、SPC3沿第一方向X并排布置，如图3B所示。

需要说明的是，在图示的实施例中，2个子像素的像素驱动电路在衬底基板上的正投影与同一个子像素的发光元件在衬底基板上的正投影至少部分重叠，即，2个子像素的像素驱动电路对应1个子像素的发光元件，但是，本公开的实施例不局限于此，在其他实施例中，可以设置2个以上子像素的像素驱动电路对应1个子像素的发光元件，例如，3个子像素的像素驱动电路对应1个子像素的发光元件，4个子像素的像素驱动电路对应1个子像素的发光元件。

在图3B中，用虚线框示意性示出了阳极连接孔VHA，通过该阳极连接孔VHA，各个子像素的发光元件的阳极可以与下方的像素驱动电路电连接，从而使得各个子像素的像素驱动电路可以驱动各自的发光元件。

在本公开的实施例中，各个子像素的布局方式不变，仍采用横向并排布局方式，位于同一行的子像素的像素驱动电路分两行布局，各个子像素的发光元件仍可以通过阳极连接孔VHA与下方的像素驱动电路电连接，从而使得各个子像素的像素驱动电路仍可以驱动各自的发光元件。

在本公开的实施例中，面对高PPI的需求，在各个子像素的布局方式不变的情况下，可以提高像素驱动电路所占用区域的宽度。例如，在图3A和图3B所示的实施例中，对于6个子像素而言，6个子像素仍可以沿第一方向X设置于同一行，6个子像素的像素驱动电路分两行设置，即，每一行设置3个像素驱动电路。例如，一个像素驱动电路所占用区域的宽度可以为一个子像素所占用区域的宽度的约2倍。这样，在高PPI显示装置中，可以实现较大尺寸的驱动晶体管，有利于提高像素驱动电路的驱动性能，例如，在驱动晶体管的尺寸提高时，其性能可以更稳定，其数据范围(data range)可以更大，且其支持的灰阶数量可以更多。因此，通过采用本公开的实施例提供的布局方式，有利于实现高PPI显示装置，且有利于提高显示装置的显示质量。

另外，参照图3B，与阳极连接孔VHA对应的阳极PAD(即用于电连接阳极与下方的像素驱动电路的电连接部)也可以分至少两行布置，这样，各个阳极PAD之间的空间会更大，即，在显示基板上布局纵向走线的空间增大，有利于在显示基板上布置纵向走线。

例如，在图3A中，各个矩形框可以表示各个子像素的发光元件的阳极在衬底基板上的正投影的轮廓的示意性表示；在图3B中，各个实线矩形框可以表示各个子像素的像素驱动电路在衬底基板上的正投影的轮廓的示意性表示。

需要说明的是，在图1至图3B中，虽然使用矩形框表示各个子像素及其像素驱动电路，但是，应理解，该矩形框仅示意性表示出各个子像素及其像素驱动电路的布局方式，其形状不是对子像素及其像素驱动电路的形状的限制。

在本公开的实施例中，对于同一子像素而言，该子像素的像素驱动电路在所述衬底基板上的正投影与该子像素的发光元件的阳极在所述衬底基板上的正投影具有如下关系：该子像素的像素驱动电路在所述衬底基板上的正投影在第一方向X上超出该子像素的发光元件的阳极在所述衬底基板上的正投影；和/或，该子像素的发光元件的阳极在所述衬底基板上的正投影在第二方向Y上超出该子像素的像素驱动电路在所述衬底基板上的正投影。

例如，对于同一子像素而言，该子像素的像素驱动电路在所述衬底基板上的正投影与该子像素的发光元件的阳极在所述衬底基板上的正投影具有如下关系：该子像素的像素驱动电路在所述衬底基板上的正投影在第一方向X上的尺寸W1与该子像素的发光元件的阳极在所述衬底基板上的正投影在第一方向X上的尺寸W2的比值在1.5-3之间，例如，在1.8-2.5之间，例如，约为2；和/或，该子像素的发光元件的阳极在所述衬底基板上的正投影在第二方向Y上的尺寸H2与该子像素的像素驱动电路在所述衬底基板上的正投影在第二方向Y上的尺寸H1的比值在1.5-3之间，例如，在1.8-2.5之间，例如，约为2。

图4是根据本公开的一些示例性实施例的显示基板的像素驱动电路的示意图。图4中所示的像素驱动电路可以是上述像素驱动电路SPC1、SPC2、SPC3中的任一个。参照图4，所述像素驱动电路可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和存储电容器Cst。该像素驱动电路可称为5T1C结构。

需要说明的是，此处以5T1C结构为例对根据本公开实施例的显示基板包括的像素驱动电路进行说明，但是，本公开实施例的显示基板包括的像素驱动电路不局限于5T1C结构。

继续参照图4，第一晶体管T1的栅极G1电连接至扫描信号线61，用于接收扫描信号Sn。第一晶体管T1的第一极(例如源极S1)电连接至数据线64，用于接收数据信号Dm。第一晶体管T1的第二极(例如漏极D1)电连接至节点N1。

第二晶体管T2的栅极G2电连接至扫描信号线61，用于接收扫描信号Sn。第二晶体管T2的第一极(例如源极S2)电连接至节点N3。第二晶体管T2的第二极(例如漏极D2)电连接至节点N2。

第三晶体管T3(即驱动晶体管)的栅极G3电连接至节点N2。第三晶体管T3的第一极(例如源极S3)电连接至第一电压线65，用于接收第一电压VDD。第三晶体管T3的第二极(例如漏极D3)电连接至节点N3。

第四晶体管T4的栅极G4电连接至发光控制信号线63，用于接收发光控制信号En。第四晶体管T4的第一极(例如源极S4)电连接至参考电压线66，用于接收参考电压Vref。第四晶体管T4的第二极(例如漏极D4)电连接至节点N1。

第五晶体管T5的栅极G5电连接至发光控制信号线63，用于接收发光控制信号En。第五晶体管T5的第一极(例如源极S5)电连接至节点N3。第五晶体管T5的第二极(例如漏极D5)电连接至发光元件OLED的一个电极，例如阳极。

发光元件OLED的另一个电极，例如阴极，电连接至第二电压线67，用于接收第二电压VSS。

存储电容器Cst的第一极Cst1电连接至节点N2，存储电容器Cst的第二极Cst2电连接至节点N1。

图5是根据本公开的实施例的显示基板的像素驱动电路的部分时序图。下面结合图5对图4所示的像素电路的工作原理做进一步说明。

结合参照图4和图5，在数据存储与阈值补偿阶段t1中，如图5所示，扫描信号线61会逐行致能，扫描信号线61逐行输入扫描信号S1……Sn，第一晶体管T1和第二晶体管T2导通，数据信号线64输入数据信号Dm，数据信号Dm会随扫描信号线61的致能而为每行像素驱动电路传输所需求的数据电压Vdata；第四晶体管T4和第五晶体管T5关闭。

由于存储电容器Cst的一端电连接第一晶体管T1的第二极D1，此时会将数据电压Vdata储存在节点N1，此时存储电容器Cst在节点N1的电压为Vdata。存储电容器Cst的另一端电连接第三晶体管T3的栅极和第二晶体管T2的第二极D2，由于第二晶体管T2导通，此时相当于第三晶体管T3的栅极与漏极直接连接，存储电容器Cst会通过第三晶体管T3以二极管连接的方式放电，直到第三晶体管T3关闭为止，此时存储电容器Cst在节点N2的电压为VDD+Vth，从而同时完成数据电压Vdata的储存及驱动晶体管阈值电压Vth的获取，即存储电容器Cst存储数据电压Vdata和驱动晶体管T3的阈值电压Vth，节点N1和节点N2之间的电压差包含了驱动晶体管T3的阈值电压Vth以及数据电压Vdata。

在发光阶段t2中，发光控制信号线63为致能，第四晶体管T4和第五晶体管T5导通，参考电压Vref写到节点N1，节点N1的变化量反馈到节点N2，节点N2电位变为VDD+Vth+(Vref-Vdata)；第三晶体管T3的源极与栅极电压差Vsg可以用以下公式计算：Vsg＝VDD-Vref+Vdata-(VDD+Vth)+Vth＝Vdata-Vref。由此可以得出：流经第三晶体管T3的电流(即流经OLED的电流)Id＝k(Vdata-Vref)²，其中，k为常数系数，其与第三晶体管T3的迁移率、宽长比以及栅源电容值相关。

图6至图17是根据本公开的实施例的显示基板的局部平面图，其示意性示出了显示基板包括的若干个子像素的像素驱动电路的平面图。其中，图6是根据本公开的实施例的显示基板包括的半导体层的局部平面图，图7是根据本公开的实施例的显示基板包括的第一导电层的局部平面图，图8是根据本公开的实施例的显示基板包括的第一绝缘层的局部平面图，图9是根据本公开的实施例的显示基板包括的第二导电层的局部平面图，图10是根据本公开的实施例的显示基板包括的第二绝缘层的局部平面图，图11是根据本公开的实施例的显示基板包括的第三导电层的局部平面图，图12是根据本公开的实施例的显示基板包括的第三绝缘层的局部平面图，图13是根据本公开的实施例的显示基板包括的第四导电层的局部平面图，图14是根据本公开的实施例的显示基板包括的半导体层、第一导电层、第一绝缘层的组合的局部平面图，图15是根据本公开的实施例的显示基板包括的半导体层、第一导电层、第一绝缘层和第二导电层的组合的局部平面图，图16是根据本公开的实施例的显示基板包括的半导体层、第一导电层、第一绝缘层、第二导电层、第二绝缘层和第三导电层的组合的局部平面图，图17是根据本公开的实施例的显示基板包括的半导体层、第一导电层、第一绝缘层、第二导电层、第二绝缘层、第三导电层、第三绝缘层和第四导电层的组合的局部平面图。图18是根据本公开的实施例的显示基板沿图17中的线AA’截取的截面图。

结合参照图6至图18，所述显示基板可以包括至少一个半导体层、多个导电层和多个绝缘层。例如，至少一个绝缘层可以设置在相邻的半导体层与导电层之间，以及设置在相邻的导电层之间。

例如，图6示出了半导体层50的一部分。半导体层可以包括非晶硅、多晶硅或氧化物半导体等材料，并且例如包括沟道区、源极区和漏极区。沟道区可不进行掺杂或掺杂类型与源极区、漏极区不同，并因此具有半导体特性。源极区和漏极区分别位于沟道区的两侧，并且掺杂有杂质，并因此具有导电性。杂质可根据TFT是N型还是P型晶体管而变化。例如，在本公开的实施例中，各个晶体管可以是N型薄膜晶体管。

为了描述方便，将多个绝缘层分别描述为第四绝缘层GI1、第一绝缘层GI2、第二绝缘层ILD1和第三绝缘层ILD2。例如，这些绝缘层可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料。第四绝缘层GI1可以设置在半导体层50与第一导电层10之间。例如，图8示出了第一绝缘层GI2的一部分，第一绝缘层GI2可以设置在第一导电层10与第二导电层20之间。图10示出了第二绝缘层ILD1的一部分，第二绝缘层ILD1可以设置在第二导电层20与第三导电层30之间。图12示出了第三绝缘层ILD2的一部分，第三绝缘层ILD2可以设置在第三导电层30与第四导电层40之间。

需要说明的是，在图6至图18中，为了更好地示出位于半导体层和各个导电层中的各个部件之间的电连接关系，仅示意性示出了位于各个绝缘层中的过孔，通常，这些过孔贯穿对应的绝缘层，以将位于该绝缘层上、下两侧的半导体层和各个导电层中的各个部件电连接。

例如，半导体层50、第四绝缘层GI1、第一导电层10、第一绝缘层GI2、第二导电层30、第二绝缘层IDL1、第三导电层40、第三绝缘层IDL2和第四导电层40依次设置在显示基板的衬底基板上。

所述显示基板可以包括设置在所述衬底基板上的多个信号线，参照图4，所述多个信号线可以包括扫描信号线61、发光控制信号线63、数据线64、第一电压线65和第二电压线67。

例如，扫描信号线61和发光控制信号线63可以基本沿第一方向X延伸，即它们为横向走线。数据线64和第一电压线65可以基本沿第二方向Y延伸，即它们为纵向走线。

结合参照图4和图6，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5的有源层可以沿着如图6中的半导体层形成。半导体层可具有弯曲或弯折形状，并且可包括对应于第一晶体管T1的第一有源层20a、对应于第二晶体管T2的第二有源层20b、对应于第三晶体管T3的第三有源层20c、对应于第四晶体管T4的第四有源层20d以及对应于第五晶体管T5的第五有源层20e。

第一有源层20a包括第一源极区203a、第一漏极区205a以及连接第一源极区203a和第一漏极区205a的第一沟道区201a。第一源极区203a和第一漏极区205a相对于第一沟道区201a在相对的两个方向上延伸。

第二有源层20b包括第二源极区203b、第二漏极区205b以及连接第二源极区203b和第二漏极区205b的第二沟道区201b。第二源极区203b和第二漏极区205b相对于第二沟道区201b在相对的两个方向上延伸。

第三有源层20c包括第三源极区203c、第三漏极区205c以及连接第三源极区203c和第三漏极区205c的第三沟道区201c。第三源极区203c和第三漏极区205c相对于第三沟道区201c在相对的两个方向上延伸。

第四有源层20d包括第四源极区203d、第四漏极区205d以及连接第四源极区203d和第四漏极区205d的第四沟道区201d。第四源极区203d和第四漏极区205d相对于第四沟道区201d在相对的两个方向上延伸。

第五有源层20e包括第五源极区203e、第五漏极区205e以及连接第五源极区203e和第五漏极区205e的第五沟道区201e。第五源极区203e和第五漏极区205e相对于第五沟道区201e在相对的两个方向上延伸。

参照图6，对于驱动晶体管(即第三晶体管T3)而言，其沟道区(即第三沟道区201c)沿第一方向X延伸，即横向延伸。具体地，所述第三沟道区201c在所述衬底基板上的正投影具有第一侧边201c1、第二侧边201c2、第三侧边201c3和第四侧边201c4。第一侧边201c1和第二侧边201c2在第一方向X上位于所述第三沟道区201c在所述衬底基板上的正投影的相对两侧，即，第一侧边201c1和第二侧边201c2为所述第三沟道区201c的左、右侧边缘。第三侧边201c3和第四侧边201c4在第二方向Y上位于所述第三沟道区201c在所述衬底基板上的正投影的相对两侧，即，第三侧边201c3和第四侧边201c4为所述第三沟道区201c的上、下侧边缘。第一侧边201c1和第二侧边201c2之间沿第一方向X的第一距离XC1大于第三侧边201c3和第四侧边201c4之间沿第二方向Y的第二距离YC1。

在本公开的实施例中，驱动晶体管T3的沟道区可以横向延伸，从而可以实现较大尺寸的驱动晶体管。这样，可以使得驱动晶体管的性能更稳定，其数据范围(data range)可以更大，且其支持的灰阶数量可以更多。

参照图6至图18，其示意性示出了2行8列子像素的像素驱动电路的平面图。在本公开的实施例中，各个子像素的像素驱动电路可以横向布置。位于同一行的多个子像素(例如8个子像素)的像素驱动电路可以分2行布置。如图17所述，位于第一行的8个子像素的像素驱动电路可以分2行布置，为了描述方便，将8个子像素的像素驱动电路分别表示为像素驱动电路PC1、PC2、PC3、PC4、PC5、PC6、PC7、PC8。在图17中，分别用虚线框示意性示出了像素驱动电路PC1、PC2、PC3、PC4、PC5、PC6、PC7、PC8。

在图示的实施例中，2行8列子像素的像素驱动电路可以布置成4行4列。通过这样的布置方式，可以增大各个像素驱动电路在第一方向上的尺寸，从而有利于实现较大尺寸的驱动晶体管。

在本公开的实施例中，对于位于同一行的像素驱动电路，在第一方向X上相邻的两个像素驱动电路在所述衬底基板上的正投影具有轴对称关系。例如，像素驱动电路PC1、PC2、PC3、PC4位于第一行，即位于同一行，在第一方向X上相邻的两个像素驱动电路PC1、PC2在所述衬底基板上的正投影具有轴对称关系，例如，相对于对称轴AX1成轴对称关系；在第一方向X上相邻的两个像素驱动电路PC2、PC3在所述衬底基板上的正投影具有轴对称关系，例如，相对于对称轴AX2成轴对称关系；在第一方向X上相邻的两个像素驱动电路PC3、PC4在所述衬底基板上的正投影具有轴对称关系，例如，相对于对称轴AX3成轴对称关系；。再例如，像素驱动电路PC5、PC6、PC7、PC8位于第二行，即位于同一行，在第一方向X上相邻的两个像素驱动电路PC5、PC6在所述衬底基板上的正投影具有轴对称关系，例如，相对于对称轴AX1成轴对称关系；在第一方向X上相邻的两个像素驱动电路PC6、PC7在所述衬底基板上的正投影具有轴对称关系，例如，相对于对称轴AX2成轴对称关系；在第一方向X上相邻的两个像素驱动电路PC7、PC8在所述衬底基板上的正投影具有轴对称关系，例如，相对于对称轴AX3成轴对称关系。

需要说明的是，在本公开的实施例中，对称轴是一条假想的轴线，并不意图指代一条实体的轴线。

在本公开的实施例中，对于位于同一行的多个子像素的成两行布置的像素驱动电路，在第二方向上相邻的两个像素驱动电路在所述衬底基板上的正投影具有旋转对称关系。例如，像素驱动电路PC1、PC2、PC3、PC4、PC5、PC6、PC7、PC8为位于同一行的多个子像素的成两行布置的像素驱动电路。在第二方向Y上相邻的两个像素驱动电路，例如像素驱动电路PC1、PC5，在所述衬底基板上的正投影具有旋转对称关系，例如，相对于旋转对称中心OX1成旋转对称关系。同样地，在第二方向Y上相邻的两个像素驱动电路PC2、PC6在所述衬底基板上的正投影具有旋转对称关系，例如，相对于旋转对称中心OX2成旋转对称关系。在第二方向Y上相邻的两个像素驱动电路PC3、PC7在所述衬底基板上的正投影具有旋转对称关系，例如，相对于旋转对称中心OX3成旋转对称关系。在第二方向Y上相邻的两个像素驱动电路PC4、PC8在所述衬底基板上的正投影具有旋转对称关系，例如，相对于旋转对称中心OX4成旋转对称关系。

例如，对于位于同一行的多个子像素的成两行布置的像素驱动电路，在第二方向上相邻的两个像素驱动电路在所述衬底基板上的正投影具有180°旋转对称关系。

需要说明的是，在本公开的实施例中，旋转对称中心是一个假想的对称中心，并不意图指代一个实体的点。

在本公开的实施例中，通过设置上述的轴对称关系和旋转对称关系，有利于像素驱动电路在衬底基板上的布局，且有利于像素驱动电路的制造工艺的实现。

参照图17，位于同一行的像素驱动电路包括第一像素驱动电路PC3、第二像素驱动电路PC2和第三像素驱动电路PC4，所述第一像素驱动电路PC3与所述第二像素驱动电路PC2相邻，所述第三像素驱动电路PC4与所述第一像素驱动电路PC3相邻，所述第二像素驱动电路PC2和所述第三像素驱动电路PC4沿第一方向X分别位于所述第一像素驱动电路PC3两侧。

结合参照图6和图17，所述第一像素驱动电路PC3的驱动晶体管T3的第三有源层201c与所述第二像素驱动电路PC2的驱动晶体管T3的第三有源层201c连续延伸。在本公开的实施例中，两个相邻的像素驱动电路的驱动晶体管的有源层可以沿第一方向连续延伸，从而有利于进一步增大驱动晶体管的沟道区的尺寸。

所述第一像素驱动电路PC3的驱动晶体管T3的第三有源层201c与所述第三像素驱动电路PC4的驱动晶体管T3的第三有源层201c间隔设置。这样，可以使像素驱动电路的其他晶体管形成在间隔设置的驱动晶体管之间，有利于提高像素驱动电路的空间使用率。

例如，对于位于同一行的多个子像素的成两行布置的像素驱动电路，在第二方向上相邻的两个像素驱动电路的驱动晶体管的第三沟道区沿第二方向的正投影仅部分重叠。结合参照图14和图17，对于位于同一行的多个子像素的成两行布置的像素驱动电路，在第二方向Y上相邻的两个像素驱动电路PC1、PC5的驱动晶体管的第三沟道区(201c的一部分)沿第二方向Y的正投影仅部分重叠。此处，“仅部分重叠”表示二者并不是完全重叠或重合，二者之间存在不重叠的部分。

参照图7，所述显示基板可以包括位于第一导电层10中的扫描信号线61、发光控制信号线63和栅极结构11。所述第一导电层10可以由栅极材料形成。例如，所述栅极材料可以包括金属材料，例如Mo、Al、Cu等金属及其合金。

在本公开的实施例中，位于同一行的多个子像素的成两行布置的像素驱动电路可以共用一个扫描信号线61。例如，在图示的实施例中，位于同一行的多个子像素的成两行布置的像素驱动电路PC1、PC2、PC3、PC4、PC5、PC6、PC7、PC8可以共用一个扫描信号线61。

位于同一行的多个子像素的成两行布置的像素驱动电路可以分别使用发光控制信号线63。即，位于第一行的像素驱动电路PC1、PC2、PC3、PC4可以使用一个发光控制信号线63，位于第二行的像素驱动电路PC5、PC6、PC7、PC8可以使用另一个发光控制信号线63。

也就是说，对于位于同一行的多个子像素的成两行布置的像素驱动电路，分别设置两个发光控制信号线，一个扫描信号线位于所述两个发光控制信号线之间。换句话说，在第二方向上，共用的一个扫描信号线61位于所述两个发光控制信号线63中的一个的上方，且共用的一个扫描信号线61位于所述两个发光控制信号线63中的另一个的下方。在本公开的实施例中，位于同一行的多个子像素的成两行布置的像素驱动电路共用一个扫描信号线，有利于节省布线空间。

例如，所述扫描信号线61与相邻的一个发光控制信号线63之间沿第二方向Y的间隔距离61Y1基本等于所述扫描信号线61与相邻的另一个发光控制信号线63之间沿第二方向Y的间隔距离61Y2。

继续参照图7，栅极结构11在所述衬底基板上的正投影可以位于所述扫描信号线61与相邻的一个发光控制信号线63之间。例如，栅极结构11在所述衬底基板上的正投影可以呈大致L形。

参照图14，扫描信号线61与半导体层50重叠的多个部分分别形成第一晶体管T1的栅极G1和第二晶体管T2的栅极G2。栅极结构11与半导体层50重叠的部分形成第三晶体管T3的栅极G3。发光控制信号线63与半导体层50重叠的多个部分分别形成第四晶体管T4的栅极G4和第五晶体管T5的栅极G5。栅极结构11同时也形成存储电容器的第一极板。

参照图9，所述显示基板可以包括位于第二导电层20中的第二极板21、第一导电连接部22和第二导电连接部23。所述第二导电层20可以由栅极材料形成。例如，所述栅极材料可以包括金属材料，例如Mo、Al、Cu等金属及其合金。

第二极板21通过位于第一绝缘层GI2中的第三过孔VH3与第一晶体管T1的第二极D1和第四晶体管T4的第二极D4电连接，即形成图4中的节点N1。第二极板21在所述衬底基板上的正投影与第一极板11在所述衬底基板上的正投影至少部分重叠。在本公开的实施例中，第二极板21可以沿第一方向延伸，这样，第二极板可以具有较大的面积，有利于提高第二极板与第一极板之间的交叠面积，从而有利于提高存储电容器的电容值。

第一导电连接部22接入参考电压Vref，且所述第一导电连接部22的一端通过位于第一绝缘层GI2中的第二过孔VH2与所述第四晶体管T4的第一极S1电连接，以将所述参考电压Vref接入所述第四晶体管T4的第一极S1。

第二导电连接部23的一部分通过位于第一绝缘层GI2中的第四过孔VH4与栅极G3电连接，第二导电连接部23的另一部分通过位于第一绝缘层GI2中的第五过孔VH5与第二晶体管T2的第二极D2电连接，即，通过第二导电连接部23，可以将第三晶体管T3的栅极G3(同时也是第一极板)与第二晶体管T2的第二极D2电连接，从而形成图4中的节点N2。

参照图11，所述显示基板可以包括位于第三导电层30中的数据线64和第三极板31。第三导电层30可以由形成薄膜晶体管的源极和漏极的导电材料形成，例如该导电材料可以包括Ti、Al等，第三导电层30可以具有由Ti/Al/Ti形成的叠层结构。

数据线64用于传输数据信号Dm。数据线64可以通过位于第二绝缘层ILD1中的第八过孔VH8与第一晶体管T1的第一极S1电连接。以此方式，可以将数据信号Dm供应给第一晶体管T1的第一极S1。

例如，在相邻的两列像素驱动电路之间，可以设置2个数据线64，用于分别给两列像素驱动电路供应数据信号。

在本公开的实施例中，所述第二极板21在所述衬底基板上的正投影与所述数据线64在所述衬底基板上的正投影至少部分重叠。从膜层的层叠关系看，第二极板21位于第一极板11与数据线64之间。第二极板21通过第四晶体管T4被施加参考电压Vref。这样，第二极板21可以对节点N2处的电压形成保护。例如，当数据线64上传输数据信号时，第二极板21可以屏蔽数据线64上传输的数据信号对节点N2处的电压的干扰，从而有利于节点N2处的电压保持稳定。

例如，第三过孔VH3在所述衬底基板上的正投影与所述数据线64在所述衬底基板上的正投影至少部分重叠。例如，所述第二极板21在所述衬底基板上的正投影具有靠近所述第三过孔VH3在所述衬底基板上的正投影的第一侧部和远离所述第三过孔VH3在所述衬底基板上的正投影的第二侧部，所述第二极板21在所述衬底基板上的正投影的第一侧部与所述数据线64在所述衬底基板上的正投影至少部分重叠，和/或，所述第二极板21在所述衬底基板上的正投影的第二侧部与所述数据线64在所述衬底基板上的正投影至少部分重叠。通过这样的位置设计，可以保证第二极板21可以屏蔽数据线64上传输的数据信号对节点N2处的电压的干扰。

第三极板31可以通过位于第二绝缘层ILD1中的第六过孔VH6与第二导电连接部23电连接。以此方式，第三极板31与第一极板11电连接，即，第三极板31和第一极板11被施加相同的电压。

第三极板31在所述衬底基板上的正投影与第二极板21在所述衬底基板上的正投影至少部分重叠。在本公开的实施例中，第三极板31在所述衬底基板上的正投影和第二极板21在所述衬底基板上的正投影均具有大致Z字形形状。这样，第二极板和第三极板均可以具有较大的面积，有利于提高第二极板与第三极板之间的交叠面积，从而有利于提高存储电容器的电容值。

例如，所述第六过孔VH6在所述衬底基板上的正投影与所述第四过孔VH4在所述衬底基板上的正投影至少部分重叠。

参照图13，所述显示基板可以包括位于第四导电层40中的第一电压线65、第四极板41和第三导电连接部42。第四导电层40可以由形成薄膜晶体管的源极和漏极的导电材料形成，例如该导电材料可以包括Ti、Al等，第四导电层40可以具有由Ti/Al/Ti形成的叠层结构。

第一电压线65用于传输第一电压VDD。第一电压线65可以通过位于第三绝缘层ILD2中的第一过孔VH1与第三晶体管T3的第一极S3电连接。以此方式，可以将第一电压VDD供应给第三晶体管T3的第一极S3。

在本公开的实施例中，位于相邻列的多个子像素的像素驱动电路可以共用一个第一电压线65。例如，在图示的实施例中，所述第一像素驱动电路PC3和所述第二像素驱动电路PC2可以共用一个第一电压线65。这样，有利于节省布线空间。

例如，在位于同一行且相邻的两个像素驱动电路毗邻的区域中，两个所述数据线64和一个所述第一电压线65延伸穿过，在该毗邻的区域中，所述第一电压线65在所述衬底基板上的正投影位于两个所述数据线64在所述衬底基板上的正投影之间。通过这样的布置方式，可以节省布线空间，并且有利于形成像素驱动电路的对称布局。

第四极板41可以通过位于第三绝缘层ILD2中的第七过孔VH7与第二极板21电连接。以此方式，第四极板41与第二极板21电连接，即，第四极板41和第二极板21被施加相同的电压。

第四极板41在所述衬底基板上的正投影与第三极板31在所述衬底基板上的正投影至少部分重叠。在本公开的实施例中，第四极板41在所述衬底基板上的正投影具有大致T字形形状。这样，第四极板41可以具有较大的面积，有利于提高第四极板与第三极板之间的交叠面积，从而有利于提高存储电容器的电容值。

第三导电连接部42可以通过位于第三绝缘层ILD2中的第九过孔VH9与第五晶体管T5的第二极D5电连接。在本公开的实施例中，第三导电连接部42可以作为阳极PAD。例如，参照图17，位于第四导电层40上方的阳极可以通过阳极连接孔VHA与第三导电连接部42电连接。以此方式，可以实现第五晶体管T5的第二极D5与阳极的电连接。

在本公开的实施例中，具有轴对称关系的像素驱动电路的对称轴(例如对称轴AX1、AX2、AX3)的至少一部分在所述衬底基板上的正投影落入所述第一电压线65在所述衬底基板上的正投影内。

具有旋转对称关系的像素驱动电路的对称中心(例如对称中心OX1、OX2、OX3、OX4)在所述衬底基板上的正投影落入所述扫描信号线61在所述衬底基板上的正投影内。

通过这样的方式，有利于实现像素驱动电路的轴对称布局和旋转对称布局。

例如，所述第七过孔VH7与所述第三过孔VH3沿第一方向X的正投影至少部分重叠，即，对于位于同一行的像素驱动电路而言，所述第七过孔VH7与所述第三过孔VH3基本位于沿第一方向X延伸的同一条直线上。

例如，所述第七过孔VH7与所述阳极连接孔VHA沿第二方向Y的正投影至少部分重叠。即，对于位于同一列的像素驱动电路而言，所述第七过孔VH7与所述阳极连接孔VHA基本位于沿第二方向Y延伸的同一条直线上。

例如，所述第二过孔VH2、所述第三过孔VH3和所述第八过孔VH8沿第二方向Y的正投影中的任意两者至少部分重叠。即，对于位于同一列的像素驱动电路而言，所述第二过孔VH2、所述第三过孔VH3和所述第八过孔VH8基本位于沿第二方向Y延伸的同一条直线上。

例如，对于位于同一行且相邻的两个像素驱动电路而言，所述第一过孔VH1、所述第二过孔VH2和所述阳极连接孔VHA沿第一方向X的正投影中的任意两者至少部分重叠。即，对于位于同一行且相邻的两个像素驱动电路而言，所述第一过孔VH1、所述第二过孔VH2和所述阳极连接孔VHA基本位于沿第一方向X延伸的同一条直线上。

图19示意性示出了图4中的存储电容器Cst的示意图。结合参照图4至图19，第一极板11、第二极板21、第三极板31和第四极板41依次叠置在衬底基板100上，并且相邻的两者之间存在至少一层绝缘层间隔开。第一极板11、第二极板21、第三极板31和第四极板41中的任意两个在衬底基板100上的正投影至少部分重叠，以在所述第一极板11与所述第二极板21之间形成第一子电容C1，在所述第二极板21与所述第三极板31之间形成第二子电容C2，在所述第三极板31与所述第四极板41之间形成第三子电容C3，所述存储电容器Cst包括所述第一子电容C1、所述第二子电容C2和所述第三子电容C3。例如，第一极板11和第三极板31电连接，它们接入节点N2处的电压；第二极板21和第四极板41电连接，它们接入节点N1处的电压。存储电容器Cst的电容值可以基本等于第一电容C1、第二电容C2和第三电容C3的电容值之和。通过这样的方式，存储电容器Cst的电容值得以增大，从而能够改善像素驱动电路的性能。

参照图3B和图17，对于一个子像素而言，该子像素的像素驱动电路通过阳极连接孔VHA与发光元件电连接。对于位于同一行的相邻两个子像素的成两行布置的像素驱动电路而言，两个子像素的阳极连接孔VHA在第一方向X上间隔第一规定距离，且两个子像素的阳极连接孔在第二方向Y上间隔第二规定距离。例如，像素驱动电路PC1的阳极连接孔VHA与像素驱动电路PC5的阳极连接孔VHA在第一方向X和第二方向Y上均间隔设置。像素驱动电路PC1的阳极连接孔VHA与像素驱动电路PC5的阳极连接孔VHA在第一方向X上间隔第一规定距离AW1，像素驱动电路PC1的阳极连接孔VHA与像素驱动电路PC5的阳极连接孔VHA在第二方向Y上间隔第二规定距离AY1。例如，第二规定距离AY1与第一规定距离AW1的比值大约在1～20之间，或者，大约在2～10之间，或者，大约在2～8之间，或者，大约在3～6之间。通过这样的布置方式，有利于给各个阳极PAD留足充足的空间，即有利于阳极PAD的布置。

例如，在两行像素单元中，一行像素单元中的至少一个子像素的阳极连接孔相对于该子像素的像素驱动电路的驱动晶体管的第三沟道区的相对位置与另一行像素单元中的至少一个同颜色的子像素的阳极连接孔相对于该同颜色的子像素的像素驱动电路的驱动晶体管的第三沟道区的相对位置不同。例如，在图17所示的实施例中，像素驱动电路PC1、PC6可以分别对应同颜色的子像素，例如绿色子像素。像素驱动电路PC1对应的子像素的阳极连接孔VHA位于该子像素的像素驱动电路的驱动晶体管的第三沟道区的右上侧，像素驱动电路PC6对应的子像素的阳极连接孔VHA位于该子像素的像素驱动电路的驱动晶体管的第三沟道区的右下侧，即二者的相对位置不同。

例如，所述显示基板还可以包括设置在第四导电层40远离衬底基板100一侧的第五绝缘层PVX，设置在第五绝缘层PVX远离衬底基板100一侧的第五导电层，设置在第五导电层远离衬底基板100一侧的像素界定层PDL。

需要说明的是，上述各个绝缘层可以包括单层结构或多个绝缘层构成的叠层结构。例如，第五绝缘层PVX可以包括两个钝化层，或者，可以包括一个钝化层和一个平坦化层。

例如，第五导电层可以包括发光元件的第一电极701。第五导电层可以包括ITO等导电材料。像素界定层PDL可以包括开口703。所述显示基板还可以包括：设置在像素界定层PDL远离衬底基板100一侧以及设置在开口703中的发光材料层EL；以及设置在发光材料层EL远离衬底基板100一侧的第六导电层。例如，第六导电层可以包括发光元件的第二电极801。

在一些示例性实施例中，第一电极701可以是发光元件(例如OLED)的阳极，第二电极801可以是发光元件的阴极。

可选地，本公开的实施例还提供一种显示装置，该显示装置可以包括上述显示基板。所述显示装置可以包括但不限于：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。应该理解，该显示装置具有与前述实施例提供的显示基板相同的有益效果。

虽然本公开总体构思的一些实施例已被图示和说明，本领域普通技术人员将理解，在不背离本总体发明构思的原则和精神的情况下，可对这些实施例做出改变，本公开的范围以权利要求和它们的等同物限定。

Claims

1.一种显示基板，其特征在于，所述显示基板包括：

衬底基板；

设置于所述衬底基板的多个像素单元，所述多个像素单元沿第一方向和第二方向成阵列排列，以形成多行像素单元和多列像素单元，至少一个所述像素单元包括多个子像素，至少一个子像素包括发光元件和用于驱动所述发光元件的像素驱动电路；以及

设置于所述衬底基板的多个扫描信号线，所述多个扫描信号线分别给多行像素单元供应扫描信号，所述多个扫描信号线沿第二方向间隔排列，至少一个所述扫描信号线沿第一方向延伸，

其中，多个子像素的像素驱动电路在所述衬底基板上的正投影分别与同一个子像素的发光元件在所述衬底基板上的正投影至少部分重叠。

2.根据权利要求1所述的显示基板，其中，对于至少一行像素单元，位于同一行的多个子像素的发光元件沿第一方向并排布置，该位于同一行的多个子像素的像素驱动电路沿第二方向布置成两行，在两行像素驱动电路中的每一行中，多个像素驱动电路沿第一方向并排布置。

3.根据权利要求2所述的显示基板，其中，所述发光元件包括阳极，对于同一子像素而言，该子像素的像素驱动电路在所述衬底基板上的正投影与该子像素的发光元件的阳极在所述衬底基板上的正投影具有如下关系：

4.根据权利要求3所述的显示基板，其中，对于同一子像素而言，该子像素的像素驱动电路在所述衬底基板上的正投影与该子像素的发光元件的阳极在所述衬底基板上的正投影具有如下关系：

5.根据权利要求2-4中任一项所述的显示基板，其中，所述像素驱动电路至少包括驱动晶体管，所述驱动晶体管与所述发光元件电连接，所述驱动晶体管至少包括第三沟道区，所述第三沟道区在所述衬底基板上的正投影具有第一侧边、第二侧边、第三侧边和第四侧边，所述第一侧边和所述第二侧边在第一方向上位于所述第三沟道区在所述衬底基板上的正投影的相对两侧，所述第三侧边和所述第四侧边在第二方向上位于所述第三沟道区在所述衬底基板上的正投影的相对两侧，所述第一侧边与所述第二侧边之间沿第一方向的第一距离大于所述第三侧边与所述第四侧边之间沿第二方向的第二距离。

6.根据权利要求5所述的显示基板，其中，对于位于同一行的像素驱动电路，在第一方向上相邻的两个像素驱动电路在所述衬底基板上的正投影具有轴对称关系。

7.根据权利要求5所述的显示基板，其中，对于位于同一行的多个子像素的成两行布置的像素驱动电路，在第二方向上相邻的两个像素驱动电路在所述衬底基板上的正投影具有旋转对称关系。

8.根据权利要求5所述的显示基板，其中，对于位于同一行的多个子像素的成两行布置的像素驱动电路，在第二方向上相邻的两个像素驱动电路的驱动晶体管的第三沟道区沿第二方向的正投影仅部分重叠。

9.根据权利要求7所述的显示基板，其中，位于同一行的多个子像素的成两行布置的像素驱动电路共用一个扫描信号线。

10.根据权利要求5所述的显示基板，其中，所述驱动晶体管包括第三有源层；

位于同一行的像素驱动电路包括第一像素驱动电路、第二像素驱动电路和第三像素驱动电路，所述第一像素驱动电路与所述第二像素驱动电路相邻，所述第三像素驱动电路与所述第一像素驱动电路相邻，所述第二像素驱动电路和所述第三像素驱动电路沿第一方向分别位于所述第一像素驱动电路两侧；

所述第一像素驱动电路的驱动晶体管的第三有源层与所述第二像素驱动电路的驱动晶体管的第三有源层连续延伸。

11.根据权利要求10所述的显示基板，其中，所述第一像素驱动电路的驱动晶体管的第三有源层与所述第三像素驱动电路的驱动晶体管的第三有源层间隔设置。

12.根据权利要求6所述的显示基板，其中，所述显示基板还包括多个第一电压线，所述多个第一电压线分别给多列像素单元供应第一电压，所述多个第一电压线沿第一方向间隔排列，至少一个所述第一电压线沿第二方向延伸；以及

所述第一像素驱动电路和所述第二像素驱动电路共用一个第一电压线。

13.根据权利要求12所述的显示基板，其中，具有轴对称关系的像素驱动电路的对称轴的至少一部分在所述衬底基板上的正投影落入所述第一电压线在所述衬底基板上的正投影内。

14.根据权利要求9所述的显示基板，其中，具有旋转对称关系的像素驱动电路的对称中心在所述衬底基板上的正投影落入所述扫描信号线在所述衬底基板上的正投影内。

15.根据权利要求7所述的显示基板，其中，对于位于同一行的多个子像素的成两行布置的像素驱动电路，在第二方向上相邻的两个像素驱动电路在所述衬底基板上的正投影具有180°旋转对称关系。

16.根据权利要求9所述的显示基板，其中，所述显示基板还包括：设置于所述衬底基板的多个发光控制信号线，所述多个发光控制信号线分别给多行像素单元供应发光控制信号，所述多个发光控制信号线沿第二方向间隔排列，至少一个所述发光控制信号线沿第一方向延伸；以及

对于位于同一行的多个子像素的成两行布置的像素驱动电路，分别设置两个发光控制信号线，在第二方向上，共用的一个扫描信号线位于所述两个发光控制信号线中的一个的上方，且共用的一个扫描信号线位于所述两个发光控制信号线中的另一个的下方。

17.根据权利要求16所述的显示基板，其中，所述扫描信号线与相邻的一个发光控制信号线之间沿第二方向的间隔距离等于所述扫描信号线与相邻的另一个发光控制信号线之间沿第二方向的间隔距离。

18.根据权利要求12所述的显示基板，其中，所述显示基板包括位于所述衬底基板的半导体层、第一导电层、第二导电层和第三导电层，所述半导体层、所述第一导电层、所述第二导电层和所述第三导电层依次远离所述衬底基板设置，所述驱动晶体管包括第三有源层和第三栅极，所述第三有源层位于所述半导体层中，所述第三栅极位于所述第一导电层中；

所述像素驱动电路还包括存储电容器，所述存储电容器包括第一极板和第二极板，所述第一极板包括所述第三栅极，所述第二极板位于所述第二导电层中；

所述显示基板还包括位于所述衬底基板的多个数据线，所述数据线位于所述第三导电层中；

所述第二极板在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影至少部分重叠。

19.根据权利要求18所述的显示基板，其中，所述数据线和所述第一电压线均沿第二方向延伸；

在位于同一行且相邻的两个像素驱动电路毗邻的区域中，两个所述数据线和一个所述第一电压线延伸穿过，在该毗邻的区域中，所述第一电压线在所述衬底基板上的正投影位于两个所述数据线在所述衬底基板上的正投影之间。

20.根据权利要求18所述的显示基板，其中，所述显示基板还包括第一导电连接部，所述第一导电连接部位于所述第二导电层中；

所述像素驱动电路还包括第四晶体管，所述第四晶体管包括第一极和第二极；

所述第一导电连接部接入参考电压，且所述第一导电连接部的一端通过第二过孔与所述第四晶体管的第一极电连接，以将所述参考电压接入所述第四晶体管的第一极；

所述第四晶体管的第二极通过第三过孔与所述第二极板电连接。

21.根据权利要求20所述的显示基板，其中，所述第三过孔在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影至少部分重叠。

22.根据权利要求20或21所述的显示基板，其中，所述第二极板在所述衬底基板上的正投影具有靠近所述第三过孔在所述衬底基板上的正投影的第一侧部和远离所述第三过孔在所述衬底基板上的正投影的第二侧部，所述第二极板在所述衬底基板上的正投影的第一侧部与所述数据线在所述衬底基板上的正投影至少部分重叠，和/或，所述第二极板在所述衬底基板上的正投影的第二侧部与所述数据线在所述衬底基板上的正投影至少部分重叠。

23.根据权利要求21所述的显示基板，其中，所述显示基板还包括第二导电连接部，所述第二导电连接部位于所述第二导电层中；

所述像素驱动电路还包括第二晶体管，所述第二晶体管包括第一极和第二极；

所述第二导电连接部的一端通过第四过孔与所述第三栅极电连接，所述第二导电连接部的另一端通过第五过孔与所述第二晶体管的第一极电连接。

24.根据权利要求23所述的显示基板，其中，所述显示基板还包括第三极板，所述第三极板位于所述第三导电层中；

所述第三极板通过第六过孔与所述第二导电连接部电连接，所述第三极板在所述衬底基板上的正投影与所述第二极板在所述衬底基板上的正投影至少部分重叠。

25.根据权利要求24所述的显示基板，其中，所述第六过孔在所述衬底基板上的正投影与所述第四过孔在所述衬底基板上的正投影至少部分重叠。

26.根据权利要求25所述的显示基板，其中，所述显示基板还包括位于所述第三导电层远离所述衬底基板一侧的第四导电层，所述第一电压线位于所述第四导电层中；

所述显示基板还包括第四极板，所述第四极板位于所述第四导电层中；

所述第四极板通过第七过孔与所述第二极板电连接，所述第四极板在所述衬底基板上的正投影与所述第三极板在所述衬底基板上的正投影至少部分重叠。

27.根据权利要求26所述的显示基板，其中，所述第一极板、所述第二极板、所述第三极板和所述第四极板中的任意两个在所述衬底基板上的正投影至少部分重叠，以在所述第一极板与所述第二极板之间形成第一子电容，在所述第二极板与所述第三极板之间形成第二子电容，在所述第三极板与所述第四极板之间形成第三子电容，所述存储电容器包括所述第一子电容、所述第二子电容和所述第三子电容。

28.根据权利要求18所述的显示基板，其中，对于一个子像素而言，该子像素的像素驱动电路通过阳极连接孔与所述发光元件电连接；

对于位于同一行的相邻两个子像素的成两行布置的像素驱动电路而言，两个子像素的阳极连接孔在第一方向上间隔第一规定距离，且两个子像素的阳极连接孔在第二方向上间隔第二规定距离。

29.根据权利要求28所述的显示基板，其中，所述第七过孔与所述第三过孔沿第一方向的正投影至少部分重叠；和/或，

所述第七过孔与所述阳极连接孔沿第二方向的正投影至少部分重叠。

30.根据权利要求28所述的显示基板，其中，在两行像素单元中，一行像素单元中的至少一个子像素的阳极连接孔相对于该子像素的像素驱动电路的驱动晶体管的第三沟道区的相对位置与另一行像素单元中的至少一个同颜色的子像素的阳极连接孔相对于该同颜色的子像素的像素驱动电路的驱动晶体管的第三沟道区的相对位置不同。

31.根据权利要求20所述的显示基板，其中，所述像素驱动电路还包括第一晶体管，所述第一晶体管包括栅极和第一沟道区，所述扫描信号线与所述半导体层重叠的一部分形成所述第一晶体管的栅极；

所述数据线通过第八过孔与所述半导体层位于所述第一沟道区一侧的一部分电连接；

所述第二过孔、所述第三过孔和所述第八过孔沿第二方向的正投影中的任意两者至少部分重叠。

32.根据权利要求20所述的显示基板，其中，所述像素驱动电路还包括第五晶体管，所述第五晶体管包括栅极和第五沟道区，所述发光控制信号线与所述半导体层重叠的一部分构成所述第五晶体管的栅极；

所述发光元件通过阳极连接孔与所述半导体层位于所述第五沟道区一侧的一部分电连接；

对于位于同一行且相邻的两个像素驱动电路而言，所述第一过孔、所述第二过孔和所述阳极连接孔沿第一方向的正投影中的任意两者至少部分重叠。

33.一种显示面板，其特征在于，所述显示面板包括根据权利要求1至32中任一项所述的显示基板。

34.一种显示装置，其特征在于，所述显示装置包括根据权利要求1至32中任一项所述的显示基板或根据权利要求33所述的显示面板。