CN114117557A - 基于环形振荡器的混合型puf电路及方法 - Google Patents
基于环形振荡器的混合型puf电路及方法 Download PDFInfo
- Publication number
- CN114117557A CN114117557A CN202111462805.4A CN202111462805A CN114117557A CN 114117557 A CN114117557 A CN 114117557A CN 202111462805 A CN202111462805 A CN 202111462805A CN 114117557 A CN114117557 A CN 114117557A
- Authority
- CN
- China
- Prior art keywords
- ring
- puf
- oscillator
- chip
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 13
- 230000004044 response Effects 0.000 claims abstract description 26
- 230000005284 excitation Effects 0.000 claims abstract description 20
- 230000010355 oscillation Effects 0.000 claims description 16
- 238000003491 array Methods 0.000 claims description 6
- 101100084902 Mus musculus Psmd14 gene Proteins 0.000 claims description 2
- 101150030164 PADI3 gene Proteins 0.000 claims description 2
- 101150057849 Padi1 gene Proteins 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 8
- 238000012795 verification Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012946 outsourcing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明属于数字集成电路设计以及安全防伪领域,更具体地,涉及一种基于环形振荡器的混合型PUF电路,主要是在基于环形振荡器的PUF单元的反馈环之间串联有PCB特有延时模块,具体是环形振荡器在任意一个反相器输出端,依次通过芯片的Pad引脚、PCB特有模块以及芯片的另一个Pad引脚后回到片内的反相器输入端。本发明只需要用到4个Pad引脚和2个PCB特有延时单元模块,即可以生成2N个激励响应对,即:在外部资源消耗情况下,本发明可以生成2N个激励响应对。
Description
技术领域
本发明属于数字集成电路设计以及安全防伪领域,更具体地,涉及一种支持印制电路板级与芯片防伪的混合型PUF。
背景技术
物理不可克隆函数(PUF)是指,对一个芯片输入一个激励,利用芯片生产制造过程中不可避免的随机工艺偏差输出一个不可预测的响应的函数。其中PUF依赖于芯片制造过程中的不可逆误差,利用这些误差的随机性和唯一性,通过特殊的方式将其提取作为芯片的特征。现激励信号与响应信号之间的唯一对应,这样就形成了一个类似于人体指纹的“芯片指纹”。PUF理念的提出极大的丰富了传统密码学的应用场景和安全性。
目前应用最广泛的是可集成的电子类PUF(如SRAM PUF、RO PUF、Arbiter PUF、SRPUF)。但这类的PUF只能提取芯片上的随机物理误差属性,不能提取印制电路板上的随机物理误差属性。在过去的20年里,半导体供应链的全球化外包降低了制造成本,缩短了原始设备制造商的上市时间。然而,这种外包使得印制电路板容易受到各类攻击下的恶意伪造和攻击。仿冒者在得到电路板的同时可以通过大量的测试工作仿冒出电路板,再将原电路板上的芯片等电路元件移植到仿冒的电路板上,通过仿冒电路板上各类元器件与电气元件的电气连接等方式,仿冒者可以得到用户的信息。这一系列的操作仿冒者不仅仅可以获得巨大利益,也对生产印制电路板和用户造成了巨大的名誉损失、信息损失以及利益损失。目前存在的印制电路板防伪方法大多由于消耗成本大,占用印制电路板面积大等缺陷难以实现。因此,印制电路板的安全问题亟待解决。
针对上述问题,我们提出了一种可提取芯片和印制电路板制造偏差的物理信息的混合性PUF电路,在外部资源消耗极少(如芯片的I/O口等)的情况下,可以生成指数级别的激励响应对,能够有效的防止物理探测、篡改与伪造;可以为市场的电子产品提供一种高安全低消耗的解决方案。
发明内容
针对现有PUF只通过芯片内工艺偏差产生结果,无法应用于印制电路板防伪的问题,本发明提供了一种支持芯片与印制电路板防伪验证的混合型PUF,其目的在于将片外印制电路板上的延时模块耦合到内部的PUF产生流程中,任何将芯片拆卸移植到另外一个仿冒的印制电路板行为都会破坏该PUF所处的唯一物理环境,从而破坏PUF的输出。
为实现上述目的,本发明提供了一种基于环形振荡器的混合型PUF电路,其特征在于,在基于环形振荡器的PUF单元的反馈环之间串联有PCB特有延时模块,具体是环形振荡器在任意一个反相器输出端,依次通过芯片的Pad引脚、PCB特有模块以及芯片的另一个Pad引脚后回到片内的反相器输入端。
在上述的一种基于环形振荡器的混合型PUF电路,环形振荡器的PUF单元包括2组独立振荡器环组,每组独立振荡器环组包括N个依次并联的独立振荡器环;独立振荡器环组的输入和输出分别与RO分配器和RO选择器连接;两个RO选择器通过路径选择器与两个累加器连接后与比较器连接;两个选择控制器分别与任意一组独立振荡器环组中的RO分配器和RO选择器连接。
在上述的一种基于环形振荡器的混合型PUF电路,2组独立振荡器环组为独立振荡器环组A和独立振荡器环组B,独立振荡器环组A中的振荡环单元通过引脚Pad1和Pad2与PCB特有延时模块相连接;独立振荡器环组B块中的振荡环单元通过引脚Pad3和Pad4与外部延时模块相连接。
一种支持印制电路板级与芯片防伪的防伪方法,采用权利要求1-3任意一项所述的基于环形振荡器的混合型PUF电路,其特征在于,包括
步骤1、选择控制器依次产生N个选择信号,从A、B两个阵列中依次选择两个RO振荡单元,在K1和K2的选择控制下,保证A块中的振荡环单元通过引脚Pad1和Pad2外部延时单元相连接;还保证B块中的振荡环单元通过引脚Pad3和Pad4外部延时单元相连接,通过这样的控制手段把印制电路板独有的延时物理指纹信息引入到芯片内部的延时信号中,经路径选择器依次送至两个累加器中。
步骤2、累加器对输入的RO振荡信号进行频率测量与累加,测量频率是通过计算振荡信号一定时间内高电平个数。最后将累加之后的计数值送入比较器进行比较从而得到最终的响应Ri。
步骤3、定义累加器1中的计数值为FA,累加器2中的计数值为FB,N比特的激励信号从低位至高位依次为C[0]至C[N-1]。若C[i]为0时路径选择器将A阵列中的第i个RO环ROAi送至累加器1计数,将ROBi送至累加器2计数,C[i]为1时相反。通过路径选择器实现了两种不同的路径走线选择。
步骤4、定义ROAi和ROBi的计数值分别为FAi和FBi,此时两个比较器的差值TAB可用如下公式表示:
若TAB>0,则FA>FB,输出响应为1,否则输出响应为0。由于N比特激励信号C有2N种控制输入情况,因此该PUF可以产生2N个响应。
总体而言,通过本发明所构思的以上技术方案,能够取得以下有益效果:
(1)本发明提出一种芯片与印制电路板防伪验证的混合PUF单元,通过将印制电路板的延时模块单元作为变化源的片外电路串联在基于环形振荡器的PUF单元的反馈环之间,由于外部的暴力拆除、篡改改变对应的印制电路板上延时单元延时差值,仿冒的印制电路板延时模块单元变化导致所述片外电路延时的差异,所述片外电路延时计入环形振荡器的总体延时,该时延变化导致PUF单位的频率发生变化,从而实现外部环境信息耦合到PUF电路内,产生与印制电路板相关的唯一输出,任何改变外部物理环境的尝试都会导致输出结果永久失效,且无法重建。
(2)本发明提出一种支持芯片与印制电路板防伪验证的PUF,由于延时主要是印制电路板上延时模块单元产生,环境温度、供电电压等因素会统一影响到所有的外接延时模块单元的延时,带来的是共模的变化,该变化在进行频率比较时会被消除,并不会影响到最终结果。因此,会对比较结果产生影响的只会是印制电路板上延时模块单元延时差值被改变,可以保证环境感知的稳定性。
(3)本发明一种芯片与印制电路板防伪验证的混合PUF,由单独的芯片防伪验证PUF结构和支持印制电路板防伪验证PUF结构组成,经过逻辑操作将两者的响应结果进行混合,使输出序列具有更好的随机特性。
(4)与现有的设计方案相比较,本发明只需要用到4个Pad引脚和2个PCB特有延时单元模块,即可以生成2N个激励响应对,即:在外部资源消耗情况下,本发明可以生成2N个激励响应对。
附图说明
附图1是本发明提供的一种可提取芯片和电路板物理指纹的混合PUF单元结构示意图;
附图2是本发明提供的一种产生大量激励响应对的强PUF结构示意图;
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,对本发明进行进一步详细说明。
本发明提供了一种可提取芯片和电路板物理指纹的混合PUF电路,包括芯片内部的Strong RO PUF电路和芯片外部的延时电路两部分,如图1所示。由于Strong PUF的优良特性,本发明采用一种新型的Strong RO PUF作为芯片内部基本的PUF,如图2所示。该Strong PUF通过将2N个RO环的频率分成两组叠加后再比较,从而生成2N个激励响应对。电路主要由两个RO阵列、两个RO选择器、选择控制器、路径选择器、两个累加器和一个比较器构成。其中A、B两个RO阵列内各含有N个ROs,选择控制器依次产生N个选择信号,从A、B两个阵列中依次选择两个RO环,在N比特激励信号C的控制下,经路径选择器依次送至两个累加器中。累加器对输入的RO振荡信号进行频率测量与累加,测量频率是通过计算振荡信号在一定时间内高电平个数。最后将累加之后的计数值进行比较从而得到响应Ri。
假设累加器1中的计数值为FA,累加器2中的计数值为FB,N比特的激励信号从低位至高位依次为C[0]至C[N-1]。若C[i]为0时路径选择器将A阵列中的第i个RO环ROAi送至累加器1计数,将ROBi送至累加器2计数,C[i]为1时相反。假设ROAi和ROBi的计数值分别为FAi和FBi,此时两个比较器的差值TAB可用如下公式表示:
若TAB>0,则FA>FB,输出响应为1,否则输出响应为0。由于N比特激励信号C有2N种控制输入情况,因此该PUF可以产生2N个响应。
例如,对于一个4阶的Strong RO PUF,假设输入的激励信号Ci为1001,其生成响应R的过程如下:选择控制器依次产生00至11的信号K。首先将K的值设为00,选择器将ROA1和ROB1两个单元选中。由于此时C[0]的值为1,因此ROA1被输入至累加器2,ROB1被输入至1,累加器对ROA1和ROB1的频率进行测量得到FA1和FB1。然后K的值变为01,ROA2和ROB2被选中并在C[1]=0的控制下分别输入至累加器1和累加器2。经过四轮运算之后,累加器1和2中的频率分别为FB1+FA2+FA3+FB4和FA1+FB2+FB3+FA4,比较器通过判断两个累加器计数值的大小输出响应R。
上述描述为本发明使用的芯片内部Strong RO PUF的实现的具体原理,本发明的整体具体原理:由于PCB电路板在制造过程中的随机工艺差异,两路在设计时完全相同的片外延迟模块单元在制造后也会有所不同,因此一定会引入一些细微偏差,导致其参数发生变化。参数的变化会导致片外延时模块单元的延时发生改变,将PCB特有延时单元分别串接到芯片内部Strong RO PUF的A、B块的延时单元中,即可将该延时信息引入PUF生成响应的流程里面,产生与印制电路板物理特征相关的PUF响应值。由于印制电路板与芯片的制造工艺偏差生成的延时信息,进而生成了混合型PUF的唯一对应输出,所以对物理环境的重建也是无法实现的。因此,本发明可以实现印制电路板、芯片的物理指纹信息与PUF输出的唯一对应,最终产生不可复制和不可篡改的激励-响应对应关系。
具体工作过程:如图1所示,当输入N位激励信号K1,K2时,两个分配器以及两个选择器会产生相同的选择控制信号。由于芯片在制造过程中存在不可避免的工艺偏差,故在理想状态下的两条RO延迟路径在工况下所产生的延迟信号存在一定偏差,从而生成了两路不同的片内延迟信号。芯片内部的A块RO延时路径通过芯片引脚Pad1和Pad2与外部一路延迟模块相连;芯片内部的B块RO延时路径通过芯片引脚Pad3和Pad4与外部一路延迟模块相连。由于印制电路板在制造过程中的随机工艺差异,两条在设计时完全相同的PCB特有延时模块在制造后也会有所差异,因此会产生两路不同的片外延迟信号,该片外延迟信号叠加在片内延迟信号上,最终从A、B两个阵列与两条PCB特有延时模块结合的新型RO阵列中依次选择两个RO环,在N比特激励信号C的控制下,经路径选择器依次送至两个累加器中。累加器对输入的RO振荡信号进行频率测量与累加,测量频率是通过计算振荡信号在一定时间内高电平个数。最后将累加之后的计数值进行比较从而得到响应Ri。在上述操作过程中,只需要用到4个Pad引脚和2路PCB特有延时模块,就可以生成2N个激励响应对,对外部引脚和资源的消耗很小。
以上所述仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施方式,凡是属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (4)
1.一种基于环形振荡器的混合型PUF电路,其特征在于,在基于环形振荡器的PUF单元的反馈环之间串联有PCB特有延时模块,具体是环形振荡器在任意一个反相器输出端,依次通过芯片的Pad引脚、PCB特有模块以及芯片的另一个Pad引脚后回到片内的反相器输入端。
2.根据权利要求1所述的一种基于环形振荡器的混合型PUF电路,其特征在于,环形振荡器的PUF单元包括2组独立振荡器环组,每组独立振荡器环组包括N个依次并联的独立振荡器环;独立振荡器环组的输入和输出分别与RO分配器和RO选择器连接;两个RO选择器通过路径选择器与两个累加器连接后与比较器连接;两个选择控制器分别与任意一组独立振荡器环组中的RO分配器和RO选择器连接。
3.根据权利要求1所述的一种基于环形振荡器的混合型PUF电路,其特征在于,2组独立振荡器环组为独立振荡器环组A和独立振荡器环组B,独立振荡器环组A中的振荡环单元通过引脚Pad1和Pad2与PCB特有延时模块相连接;独立振荡器环组B块中的振荡环单元通过引脚Pad3和Pad4与外部延时模块相连接。
4.一种支持印制电路板级与芯片防伪的防伪方法,采用权利要求1-3任意一项所述的基于环形振荡器的混合型PUF电路,其特征在于,包括
步骤1、选择控制器依次产生N个选择信号,从A、B两个阵列中依次选择两个RO振荡单元,在K1和K2的选择控制下,保证A块中的振荡环单元通过引脚Pad1和Pad2外部延时单元相连接;还保证B块中的振荡环单元通过引脚Pad3和Pad4外部延时单元相连接,通过这样的控制手段把印制电路板独有的延时物理指纹信息引入到芯片内部的延时信号中,经路径选择器依次送至两个累加器中。
步骤2、累加器对输入的RO振荡信号进行频率测量与累加,测量频率是通过计算振荡信号一定时间内高电平个数。最后将累加之后的计数值送入比较器进行比较从而得到最终的响应Ri。
步骤3、定义累加器1中的计数值为FA,累加器2中的计数值为FB,N比特的激励信号从低位至高位依次为C[0]至C[N-1]。若C[i]为0时路径选择器将A阵列中的第i个RO环ROAi送至累加器1计数,将ROBi送至累加器2计数,C[i]为1时相反。通过路径选择器实现了两种不同的路径走线选择。
步骤4、定义ROAi和ROBi的计数值分别为FAi和FBi,此时两个比较器的差值TAB可用如下公式表示:
若TAB>0,则FA>FB,输出响应为1,否则输出响应为0。由于N比特激励信号C有2N种控制输入情况,因此该PUF可以产生2N个响应。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111462805.4A CN114117557B (zh) | 2021-12-01 | 2021-12-01 | 基于环形振荡器的混合型puf电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111462805.4A CN114117557B (zh) | 2021-12-01 | 2021-12-01 | 基于环形振荡器的混合型puf电路及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114117557A true CN114117557A (zh) | 2022-03-01 |
CN114117557B CN114117557B (zh) | 2024-07-02 |
Family
ID=80366587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111462805.4A Active CN114117557B (zh) | 2021-12-01 | 2021-12-01 | 基于环形振荡器的混合型puf电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114117557B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115459923A (zh) * | 2022-08-30 | 2022-12-09 | 武汉科技大学 | 一种基于忆阻器的环形振荡器puf电路及其使用方法 |
CN115630408A (zh) * | 2022-12-21 | 2023-01-20 | 湖北工业大学 | 一种pcb-芯片混合指纹的安全提取结构 |
CN115865353A (zh) * | 2023-02-23 | 2023-03-28 | 湖北工业大学 | 基于瞬态效应环形振荡器的强puf电路及响应生成方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130276151A1 (en) * | 2012-04-13 | 2013-10-17 | Lewis Innovative Technologies, Inc. | Electronic physical unclonable functions |
CN109167664A (zh) * | 2018-06-27 | 2019-01-08 | 东南大学 | 一种基于异或门的可重构环形振荡器puf电路 |
US20190026724A1 (en) * | 2017-07-18 | 2019-01-24 | Square, Inc. | Devices with on-board physically unclonable functions |
CN111800129A (zh) * | 2020-06-22 | 2020-10-20 | 华中科技大学 | 一种支持环境感知的puf单元、puf和混合puf |
CN113505401A (zh) * | 2021-07-13 | 2021-10-15 | 湖北工业大学 | 一种可提取芯片和电路板物理指纹的混合puf电路及提取方法 |
-
2021
- 2021-12-01 CN CN202111462805.4A patent/CN114117557B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130276151A1 (en) * | 2012-04-13 | 2013-10-17 | Lewis Innovative Technologies, Inc. | Electronic physical unclonable functions |
US20190026724A1 (en) * | 2017-07-18 | 2019-01-24 | Square, Inc. | Devices with on-board physically unclonable functions |
CN109167664A (zh) * | 2018-06-27 | 2019-01-08 | 东南大学 | 一种基于异或门的可重构环形振荡器puf电路 |
CN111800129A (zh) * | 2020-06-22 | 2020-10-20 | 华中科技大学 | 一种支持环境感知的puf单元、puf和混合puf |
CN113505401A (zh) * | 2021-07-13 | 2021-10-15 | 湖北工业大学 | 一种可提取芯片和电路板物理指纹的混合puf电路及提取方法 |
Non-Patent Citations (1)
Title |
---|
杨轩;叶文强;崔小乐;: "基于RRAM延时单元的PUF设计", 电子学报, no. 08, 15 August 2020 (2020-08-15) * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115459923A (zh) * | 2022-08-30 | 2022-12-09 | 武汉科技大学 | 一种基于忆阻器的环形振荡器puf电路及其使用方法 |
CN115459923B (zh) * | 2022-08-30 | 2024-04-26 | 武汉科技大学 | 一种基于忆阻器的环形振荡器puf电路及其使用方法 |
CN115630408A (zh) * | 2022-12-21 | 2023-01-20 | 湖北工业大学 | 一种pcb-芯片混合指纹的安全提取结构 |
CN115630408B (zh) * | 2022-12-21 | 2023-03-31 | 湖北工业大学 | 一种pcb-芯片混合指纹的安全提取结构 |
CN115865353A (zh) * | 2023-02-23 | 2023-03-28 | 湖北工业大学 | 基于瞬态效应环形振荡器的强puf电路及响应生成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114117557B (zh) | 2024-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114117557A (zh) | 基于环形振荡器的混合型puf电路及方法 | |
Gao et al. | Obfuscated challenge-response: A secure lightweight authentication mechanism for PUF-based pervasive devices | |
US8938792B2 (en) | Device authentication using a physically unclonable functions based key generation system | |
JP5333669B2 (ja) | 個体別情報生成装置及び個体別情報生成方法 | |
JP5831202B2 (ja) | 個体別情報生成装置及び個体別情報生成方法 | |
Kodýtek et al. | Improved ring oscillator PUF on FPGA and its properties | |
CN113505401B (zh) | 一种可提取芯片和电路板物理指纹的混合puf电路及提取方法 | |
CN112364391A (zh) | 仲裁器puf可靠响应筛选***及其偏置控制和响应筛选方法 | |
Yao et al. | ClockPUF: Physical Unclonable Functions based on clock networks | |
WO2020120290A1 (en) | Method of implementing a physical unclonable function | |
JP2016171452A (ja) | 電子回路、認証装置及び認証システム | |
CN110048858A (zh) | 一种高性能apuf电路结构 | |
Garcia-Bosque et al. | Proposal and analysis of a novel class of PUFs based on Galois ring oscillators | |
CN114417437A (zh) | 一种基于芯片-pcb延时的混合型puf电路及生成响应方法 | |
Diez-Senorans et al. | Digitization algorithms in ring oscillator physically unclonable functions as a main factor achieving hardware security | |
CN105303127B (zh) | 基于三态反相器的物理不可克隆函数电路结构及其应用 | |
Aguirre et al. | A systematic approach for internal entropy boosting in delay-based ro puf on an fpga | |
Wen et al. | A multi-line arbiter PUF with improved reliability and uniqueness | |
CN113946882B (zh) | 基于施密特触发器的超低功耗弱物理不可克隆函数电路 | |
WO2019081138A1 (en) | DEVICE FOR IMPLEMENTING A FUNCTION NOT CLONABLE PHYSICAL | |
Parvardeh et al. | A Ring Oscillator PUF Architecture With Enhanced Challenge-Response Set | |
Tehranipoor | Towards implementation of robust and low-cost security primitives for resource-constrained iot devices | |
CN107766642A (zh) | 基于占空比测量的反馈式复用器puf结构 | |
Güneysu et al. | Transforming write collisions in block RAMs into security applications | |
Ge et al. | A deep learning modeling attack method for MISR-APUF protection structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |