CN114095580A - 一种RapidIO低延时、高传输效率架构实现方法及电子设备 - Google Patents

Abstract

本发明提供了一种RapidIO低延时、高传输效率架构实现方法，在物理层、传输层、逻辑层均采用同一时钟域，采用了统一的时钟架构，其中，物理层的物理编码子层的发送侧和接收侧均应用跨时钟域模块，用以实现不同时钟域的跨接。本发明所述的RapidIO低延时、高传输效率架构实现方法能够实现传统RapidIO控制器两侧不同时钟域数据的正常传输，并且由于简化了部分模块之间的时钟关系，有利于功能逻辑开发设计，更为主要的是去除了多余跨时钟操作过程中带来的传输时延，将极大简化RapidIO控制器时钟结构和逻辑开发。

Description

一种RapidIO低延时、高传输效率架构实现方法及电子设备

技术领域

本发明属于RapidIO通信技术领域，尤其是涉及一种RapidIO低延时、高传输效率架构实现方法及电子设备。

背景技术

传统的Xilinx RapidIO IP核采用典型的三层体系结构设计，具体包括：逻辑层模块(Logic Layer)、缓存模块(Buffer Layer)和物理层模块(Physical Layer)，逻辑层模块主要实现上游接口的定义、包头解析及报文格式的转换；缓存模块主要是发送报文和接收报文的存储管理，用于实现高效的数据传输；物理层模块主要完成端口初始化、链路初始化、报文传输、控制符号生成和解析、IDLE信息生成和解析以及错误管理等相关内容，如图1所示，图1给出了该IP的详细结构及***逻辑框图。

1)目前，国内传统的RapidIO交换电路研发多是基于Xilinx RapidIO IP搭建的，但是Xilinx的RapidIO IP自身存在通路延时较大的问题，在最优路径下通路时延约320ns，随着嵌入式高速互联的快速发展，RapidIO通路的延时日益变成了一个需要迫切解决的问题。上述方案内部存在多处跨时钟域处理，拉大了整个数据通路的传输时延。整个IP内部包含有逻辑层时钟(log_clk)、物理层时钟(phy_clk)、物理编码子层时钟(pcs_clk)、串行收发器并行接口时钟(gt_clk)，根据集成电路设计认知，各类时钟之间的跨时钟域处理必然拉大整个数据通路的传输时延。传输时延随业务的不同呈现不同的特性，且随着流量负载的增大传输时延会急剧增大。

在传统的Xilinx RapidIO时钟结构中，接收方向分别需要在物理编码子层、物理链路层和传输层使用到跨时钟域处理，在发送方向也需要在物理链路层和传输层使用跨时钟域处理。因此整个RapidIO数据通路需要进行6次数据跨时钟处理，若以每次跨时钟需要多使用大约8个时钟周期，并且按照平均每个时钟周期3.2ns(以312.5MHz时钟为例)为基准，则数据通路上会增加6*8*3.2ns＝153.6ns。同时考虑到xilinx IP中数据通路自身数据正常处理的150ns，则上述时钟结构在传输一次数据报文中最少需要300ns的延迟。

RapidIO协议是一种以传输延迟小、通信带宽大为特色的数据传输协议，上面xilinx时钟结构下由于过多的跨时钟造成的通路数据延迟增加超过100ns，这使得RapidIO本身低延时的特性大打折扣。

图2是在实际仿真中模拟RapidIO数据通路时延，得到的端口数据吞吐率的对照图表。在该图表中，横轴为数据通路的传输延时，单位ns，纵轴是端口在相应延时下的数据带宽使用占比情况。从上面的图表结果中，可以看到，当通路时延大于100ns时，端口的数据带宽会由于RapidIO协议自身特性，造成实际传输数据量占比的降低。当通路时延超过200ns后，端口带宽使用占比降低明显。

2)现有的RapidIO控制器在数据传输过程中采用的是固定传输模式，多数是基于应答模式的存储转发。其中，由于应答确认信息在链路传输时会占用特定时间和链路带宽，因此协议规定的应答确认传输模式本质上存在一定效率缺陷。

图3是根据RapidIO协议规范进行通信的两个设备，在设备A向设备B发送报文后，需要等待设备B接收到该报文并检查，在设备B检查无误后，会向设备A发送一个应答确认信息。设备A如果长时间接收不到对端回复的确认信息，则设备A会停止本端的数据报文发送，直到超时后重新发送。

如图4所示，在上面RapidIO双端设备A和设备B同时发送报文时，由于发送报文的优先级高于向对端回复应答确认的优先级，因此当设备B收到设备A的报文，但此时需要先将本端需要发送的报文发送出去，造成了需要回复设备A的应答确认没能及时发送出去，设备A在发送一段时间报文后，由于没能收到确认，所以暂停发包，直到接收到设备B的确认信息。

发明内容

有鉴于此，为克服上述缺陷，本发明旨在提出一种RapidIO低延时、高传输效率架构实现方法及电子设备。

为达到上述目的，本发明的技术方案是这样实现的：

第一方面，本发明提供了一种RapidIO低延时、高传输效率架构实现方法，物理层、传输层、逻辑层均采用同一时钟域，其中，物理层的物理编码子层的发送侧和接收侧均应用跨时钟域模块，用以实现不同时钟域的跨接。

进一步的，所述时钟域为***应用时钟域；

在接收数据时，数据通过跨时钟域模块从物理并行时钟域跨接到上层***应用时钟域；

在发送数据时，数据通过跨时钟域模块从***应用时钟域跨接到物理并行时钟域。

进一步的，所述跨时钟域模块采用两端握手的方法，进一步减少处理延时及保障数据准确性。

进一步的，跨时钟域模块两端握手的具体方法为：

数据在源时钟域下完成存储，通知目标时钟域产生握手信号，当目标时钟域产生正确接收数据后，向源时钟域返回接收完成的valid指示。

第二方面，本发明提供了一种电子设备，该电子设备具有通信单元，且该通信单元应用了RapidIO架构，该RapidIO架构基于上述第一方面所述的RapidIO低延时、高传输效率架构实现方法得到。

第三方面，本发明提供了一种应用于上述第二方面所述的电子设备的通信方法，该通信方法包括EFM模式，EFM模式的具体执行方法如下：

设备在通信时，不需要再向对方回复应答确认，发送方也不需要再等待已经发出报文的确认回复，默认良好链路状况下，发出去的报文都能够正确的传输到对端，对端也可正确的接收报文并存储使用；

发送方和接收方不再考虑报文错误恢复和重传过程，通信双方可同时占用100％链路带宽发送报文。

进一步的，当设备在EFM模式通信时，端口接收到stomp控制符的报文，直接丢掉且不用进行任何的重传操作；

需要继续检测链路中的IDLE序列错误、控制符错误、padding错误和其他报文错误，用以保证RapidIO协议的健全性。

进一步的，在进入EFM模式前，需要进行判断，判断方法具体如下：

首先监测端口链路状态，当长时间监测端口未收到重传、错误控制符，则表明端口链路状态良好，并将本端端口链路状态良好的信息传递给对端；对端收到发过来的端口链路状态良好信息后，判断本端端口是否也满足端口链路状态良好的条件，一旦两端都满足条件，则向对端发送启用EFM模式传输的使能请求，两端同时进入EFM模式进行通信。

进一步的，两个设备在交换端口链路状态信息时，使用RapidIO FType为1的报文作为信息传递媒介；

报文内容包括：

Link_OK，表示本端设备已经长时间监测到链路状态良好；

EFM_EN，表示请求对端开启EFM功能；

EFM_SUC，表示当前端口已经成功开启EFM模式；

EFM_FAIL，表示当前端口未能成功进入EFM模式。

相对于现有技术，本发明所述的RapidIO低延时、高传输效率架构实现方法及电子设备具有以下优势：

(1)本发明所述的RapidIO低延时、高传输效率架构实现方法，提出的业务泛化统一时钟网络架构，能够实现传统RapidIO控制器两侧不同时钟域数据的正常传输，并且由于简化了部分模块之间的时钟关系，有利于功能逻辑开发设计，更为主要的是去除了多余跨时钟操作过程中带来的传输时延，将极大简化RapidIO控制器时钟结构和逻辑开发。

(2)本发明所述的RapidIO低延时、高传输效率架构实现方法应用的数据跨时钟域方法，采用高效的两侧握手机制，降低单次跨时钟域过程中的时间开销，结合上面的统一时钟方案，效果更佳。

(3)本发明所述的通信方法，采用了一种新的传输方式EFM，EFM模式不再需要发送方等待报文应答，也不再需要接收方回复应答，从两端口都减轻了RapidIO处理负担，一方面减少了等待应答的时间，降低了通信的延时，另一方面，通路带宽可以全部用作数据传输，提高了通路带宽使用效率。

附图说明

构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为背景技术中的传统Xilinx RapidIO IP核结构框图；

图2为背景技术中的RapidIO通路时延和端口吞吐率对照图；

图3为背景技术中的RapidIO单方报文发送及应答确认示意图；

图4为背景技术中的RapidIO双方报文发送及应答确认示意图；

图5为本发明实施例中的统一时钟网络架构图；

图6为本发明实施例中的统一时钟结构下的数据跨时钟域处理原理图；

图7为本发明实施例中的EFM模式下两端设备通信示意图；

图8为本发明实施例中的两端设备协商EFM示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面将参考附图并结合实施例来详细说明本发明。

实施例一：

如图5所示，本发明提供了一种RapidIO低延时、高传输效率架构实现方法，物理层、传输层、逻辑层均采用同一时钟域，对时钟架构进行了统一，其中，物理层的物理编码子层的发送侧和接收侧均应用跨时钟域模块，用以实现不同时钟域的跨接。

即在RapidIO物理层、传输层和逻辑层采用统一的时钟设计，从而能够减少各个模块之间不必要的跨时钟域处理，同时优化跨时钟握手机制，减少握手时延。

所述时钟域为***应用时钟域；

分别包括接收和发送方向。

1)在接收方向，数据可以直接通过该模块从物理并行时钟域跨接到上层***应用时钟域。后面的多个逻辑处理模块也都使用同样的***应用时钟，因此接收方向的数据可以只经过一次时钟域转换达到在所有后续模块中正常使用的功效。

2)在发送方向，逻辑层、传输层和物理层上半部分统一使用***应用时钟，需要在物理层的物理编码子层中进行由***时钟到物理并行数据时钟的转换。同样的，由于发送通路物理层以上都使用共同的时钟处理，因此数据在这些模块中只需要经过必要的逻辑处理即可，省去了多次跨时钟域引入的时延问题。

所述跨时钟域模块采用两端握手的方法，进一步减少处理延时及保障数据准确性。

不同时钟域之间的数据采用握手方式实现前后的传递，如图6所示，数据在源时钟域(clk_tx)下完成存储，通知目标时钟域(clk_rx)产生handshake握手信号，当clk_rx正确接收数据后，向clk_tx返回完成接收的valid指示。经过这样一次不同时钟域下的握手操作，数据顺利的由clk_tx转换到了clk_rx时钟域，整个过程只需要6个clk_rx时钟周期。

本发明的验证过程如下：

本发明中的时钟优化方案，经过理论分析和仿真验证，可以得到如下结论：

在新型RapidIO统一时钟架构中，整个数据通路由于跨时钟引入的延迟大约是2*6*2.5ns＝30ns，其余高速RapidIO处理逻辑大约需要20个clk，因此整体数据通路传输延迟不超30+20*2.5≈80ns。同时，引入集成电路ASIC中对数据跨时钟处理的通用操作方法，在逻辑开发实现上更加简单。相对于传统时钟结构中需要5处时钟域处理，统一时钟结构在数量上得到了很大的改善，也为RapidIO控制器内部数据通路逻辑实现降低了开发难度。

通过上述两种RapidIO控制内部数据跨时钟方案的对比，可以得到如表1的对比结论：

表1 RapidIO内部时钟方案对比

实施例二：

本发明提供了一种电子设备，该电子设备具有通信单元，且该通信单元应用了RapidIO架构，该RapidIO架构基于上述任一实施例所述的RapidIO低延时、高传输效率架构实现方法得到，该电子设备硬件和其他软件均能够利用现有技术实现，这里不再赘述。

实施例三：

通过对RapidIO协议中报文收发应答确认机制的深入研究和模拟仿真，确定了该传输机制是为了保证报文能够顺利的到达对方，即使是在报文或链路发生错误时，也能够通过应答的形式进行错误恢复。考虑到RapidIO通信环境大部分情况下是稳定、可靠并且不会引入任何额外错误，本发明提出了一种应用于上述实施例二中所述的电子设备的通信方法，基于链路通信状况可信的Error Free Mode(EFM，可信传输模式)，该方式将能够充分利用链路带宽、提升通信效率。

如图7所示，在EFM模式下，不需要再向对方回复应答确认，发送方也不需要再等待已经发出报文的确认回复，默认良好链路状况下，发出去的报文都能够正确的传输到对端，对端也可以正确的接收报文并存储使用。应用EFM模式时，可以不再考虑报文错误恢复和重传过程，通信双方可以同时占用100％链路带宽发送报文。

对于端口接收到stomp控制符的报文，可以直接丢掉而不用进行任何的重传操作。同时，EFM仍需要继续检测链路中的IDLE序列错误、控制符错误、padding错误和其他报文错误，以保证RapidIO协议的健全性。

要实现EFM，需要对链路通信状况、数据流信息有一个清楚的判断，才能够根据当前通信链路的实际情况决定是否启用EFM传输模式。为此，需要在RapidIO的发送和接收测分别对端口中的报文进行监控统计，以此指导模式行为。

EFM支持两端设备协商开启。在进入EFM模式前，需要进行判断，判断方法具体如下：

如图8所示，首先监测端口链路状态，当长时间监测端口未收到重传、错误控制符，则表明端口链路状态良好，并将本端端口链路状态良好的信息传递给对端；对端收到发过来的端口链路状态良好信息后，判断本端端口是否也满足端口链路状态良好的条件，一旦两端都满足条件，则向对端发送启用EFM模式传输的使能请求，两端同时进入EFM模式进行通信。

在进入EFM模式之前，两个设备需要交换端口链路状态信息，交换时，使用RapidIOFType为1的报文作为信息传递媒介；

EFM信息报文内容格式表格如下：

如表格所示，在RapidIO Ftype1报文中，封装如上信息，用于设备两端交换EFM状态信息使用。其中Link_OK表示本端设备已经长时间监测到链路状态良好；EFM_EN表示请求对端开启EFM功能；EFM_SUC表示当前端口已经成功开启EFM模式；EFM_FAIL表示当前端口未能成功进入EFM模式。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及方法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

在本申请所提供的几个实施例中，应该理解到，所揭露的方法和***，可以通过其它的方式实现。例如，以上所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。上述单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本发明实施例方案的目的。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种RapidIO低延时、高传输效率架构实现方法，其特征在于：物理层、传输层、逻辑层均采用同一时钟域，其中，物理层的物理编码子层的发送侧和接收侧均应用跨时钟域模块，用以实现不同时钟域的跨接。

2.根据权利要求1所述的RapidIO低延时、高传输效率架构实现方法，其特征在于：所述时钟域为***应用时钟域；

在接收数据时，数据通过跨时钟域模块从物理并行时钟域跨接到上层***应用时钟域；

在发送数据时，数据通过跨时钟域模块从***应用时钟域跨接到物理并行时钟域。

3.根据权利要求1所述的RapidIO低延时、高传输效率架构实现方法，其特征在于：所述跨时钟域模块采用两端握手的方法，进一步减少处理延时及保障数据准确性。

4.根据权利要求3所述的RapidIO低延时、高传输效率架构实现方法，其特征在于，跨时钟域模块两端握手的具体方法为：

数据在源时钟域下完成存储，通知目标时钟域产生握手信号，当目标时钟域产生正确接收数据后，向源时钟域返回接收完成的valid指示。

5.一种电子设备，其特征在于，该电子设备具有通信单元，且该通信单元应用了RapidIO架构，该RapidIO架构基于权利要求1-4任一所述的RapidIO低延时、高传输效率架构实现方法得到。

6.一种应用于权利要求5所述的电子设备的通信方法，其特征在于：该通信方法包括EFM模式，EFM模式的具体执行方法如下：

设备在通信时，不需要再向对方回复应答确认，发送方也不需要再等待已经发出报文的确认回复，默认良好链路状况下，发出去的报文都能够正确的传输到对端，对端也可正确的接收报文并存储使用；

发送方和接收方不再考虑报文错误恢复和重传过程，通信双方可同时占用100％链路带宽发送报文。

7.根据权利要求6所述的通信方法，其特征在于：当设备在EFM模式通信时，端口接收到stomp控制符的报文，直接丢掉且不用进行任何的重传操作；

需要继续检测链路中的IDLE序列错误、控制符错误、padding错误和其他报文错误，用以保证RapidIO协议的健全性。

8.根据权利要求6所述的通信方法，其特征在于：在进入EFM模式前，需要进行判断，判断方法具体如下：

首先监测端口链路状态，当长时间监测端口未收到重传、错误控制符，则表明端口链路状态良好，并将本端端口链路状态良好的信息传递给对端；对端收到发过来的端口链路状态良好信息后，判断本端端口是否也满足端口链路状态良好的条件，一旦两端都满足条件，则向对端发送启用EFM模式传输的使能请求，两端同时进入EFM模式进行通信。

9.根据权利要求8所述的通信方法，其特征在于：两个设备在交换端口链路状态信息时，使用RapidIO FType为1的报文作为信息传递媒介；

报文内容包括：

Link_OK，表示本端设备已经长时间监测到链路状态良好；

EFM_EN，表示请求对端开启EFM功能；

EFM_SUC，表示当前端口已经成功开启EFM模式；

EFM_FAIL，表示当前端口未能成功进入EFM模式。

Images