CN112685350A - 一种1394链路层芯片内部数据路由调度电路及其调度方法 - Google Patents
一种1394链路层芯片内部数据路由调度电路及其调度方法 Download PDFInfo
- Publication number
- CN112685350A CN112685350A CN202011542849.3A CN202011542849A CN112685350A CN 112685350 A CN112685350 A CN 112685350A CN 202011542849 A CN202011542849 A CN 202011542849A CN 112685350 A CN112685350 A CN 112685350A
- Authority
- CN
- China
- Prior art keywords
- module
- interface
- register
- data
- 1394link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Communication Control (AREA)
Abstract
本发明涉及一种1394链路层芯片内部数据路由调度电路及其调度方法。本发明包括1394LINK模块、DM接口、MC接口、DM接口时序转换模块、MC接口时序转换模块、寄存器模块和内部数据路由调度模块;DM接口时序转换模块与内部数据路由调度模块连接,MC接口时序转换模块通过寄存器模块与内部数据路由调度模块连接;内部数据路由调度模块与1394LINK模块连接,DM接口与DM接口时序转换模块连接,MC接口与MC接口时序转换模块连接。本发明能够保证数据在1394LINK和DM接口、MC接口之间安全而高效的交互。
Description
技术领域
本发明涉及航空、航海和工业控制等领域,尤其涉及一种1394链路层芯片内部数据路由调度电路及其调度方法。
背景技术
1394总线在同一时间仅能发送或接收一个数据包,但为保证数据包发送和接收的效率,1394总线的主设备一般会涉及进行大规模数据发送和接收的DM接口和配置总线的MC接口,此时需要一种内部数据路由调度电路,目前仍未发现内部数据路由的调度电路或方法。
发明内容
本发明为解决背景技术中存在的上述技术问题,而提供一种1394链路层芯片内部数据路由调度电路及其调度方法,能够保证数据在1394LINK和DM接口、MC接口之间安全而高效的交互。
本发明的技术解决方案是:本发明为一种1394链路层芯片内部数据路由调度电路,包括1394LINK模块、DM接口和MC接口,其特殊之处在于:所述调度电路还包括DM接口时序转换模块、MC接口时序转换模块、寄存器模块和内部数据路由调度模块;DM接口时序转换模块与内部数据路由调度模块连接,MC接口时序转换模块通过寄存器模块与内部数据路由调度模块连接;内部数据路由调度模块与1394LINK模块连接,DM接口与DM接口时序转换模块连接,MC接口与MC接口时序转换模块连接,其中:
DM接口时序转换模块在发送数据时,将DM接口输入的数据格式,转换为1394LINK模块需要的数据格式,并发送至内部数据路由调度模块,在接收数据时,将内部数据路由调度模块发送过来的数据,按照DM接口输出的数据格式输出;
MC接口时序转换模块将MC接口的读写时序,转换为MC接口的读写时序;
寄存器模块在内部实现配置寄存器,配置位段包括dm_en,dm_rx_en,txen、rxen和发送缓冲寄存器,接收缓冲寄存器,接收缓冲状态寄存器,在MC接口时序转换模块发送过来的寄存器读和寄存器写的控制下配置寄存器;
内部数据路由调度模块在寄存器模块输入的配置位段dm_en,dm_rx_en,txen,rxen的控制下,完成将DM接口输入的数据、MC接口输入的数据根据寄存器模块的寄存器配置选择发送到1394LINK模块,以及将1394LINK模块收到的数据根据寄存器模块的寄存器配置发送到DM接口或MC接口的操作。
优选的,内部数据路由调度模块将DM接口输入的数据、MC接口输入的数据根据寄存器模块的寄存器配置选择发送到1394LINK模块时,当寄存器模块输入的dm_en为0,tx_en为1,且接收到寄存器模块输入的数据包发送数据时,将此数据发送到1394LINK模块,当寄存器模块输入的dm_en为1,tx_en为1,接收到DM接口时序转换模块输入的数据包发送数据时,将此数据发送到1394LINK模块;当tx_en为0时,不将任何数据送至1394LINK模块。
优选的,内部数据路由调度模块将1394LINK模块收到的数据根据寄存器模块的寄存器配置发送到DM接口或MC接口的操作时,当寄存器模块输入的dm_en为0,rx_en为1,且接收到1394LINK模块输入的数据包时,将此数据发送到寄存器模块,并配置寄存器模块接收缓冲状态寄存器为1;当寄存器模块输入的dm_en为1,rx_en为1,且接收到1394LINK模块输入的数据包时,将此数据发送到寄存器模块,将此数据发送到DM接口时序转换模块;当rx_en为0时,不将任何数据送至寄存器模块或DM接口时序转换模块。
一种实现上述的1394链路层芯片内部数据路由调度电路的调度方法,其特殊之处在于:该方法包括以下步骤:
1)在仿真开始时,通过MC接口配置寄存器模块;
2)如果需要进行DM数据发送,通过MC接口配置寄存器模块配置寄存器DM_EN为1,DM_RX为0,TX_EN为1,之后使用DM接口进行数据发送;
3)如果需要进行DM数据接收,通过MC接口配置寄存器模块配置寄存器DM_EN为1,DM_RX为1,RX_EN为1,之后使用DM接口进行数据接收;
4)如果需要进行MC数据发送,通过MC接口配置寄存器模块配置寄存器DM_EN为0,DM_RX为0,TX_EN为1,之后通过MC接口配置发送缓冲寄存器;
5)如果需要进行MC数据接收,通过MC接口配置寄存器模块配置寄存器DM_EN为0,DM_RX为0,RX_EN为1,之后通过MC接口读接收缓冲状态寄存器。
本发明提供的1394链路层芯片内部数据路由调度电路及其调度方法,在现有的1394LINK模块和DM接口、MC接口之间,增加了DM接口时序转换模块、MC接口时序转换模块、寄存器模块和内部数据路由调度模块,通过这些模块之间的内部数据路由调度,给出了1394LINK模块和DM接口、MC接口之间的数据调度方法,能够保证数据在1394LINK和DM接口、MC接口之间安全而高效的交互,对当前1394芯片的设计很有帮助。
附图说明
图1是本发明的电路框图。
具体实施方式
下面结合附图和具体实施例对本发明的技术方案做进一步详细描述。
参见图1,本发明具体实施例的结构包括1394LINK模块、DM接口、MC接口、DM接口时序转换模块、MC接口时序转换模块、寄存器模块和内部数据路由调度模块;DM接口时序转换模块与内部数据路由调度模块连接,MC接口时序转换模块通过寄存器模块与内部数据路由调度模块连接;内部数据路由调度模块与1394LINK模块连接,DM接口与DM接口时序转换模块连接,MC接口与MC接口时序转换模块连接,其中:
DM接口时序转换模块在发送数据时,将DM接口输入的数据格式,转换为1394LINK模块需要的数据格式,并发送至内部数据路由调度模块,在接收数据时,将内部数据路由调度模块发送过来的数据,按照DM接口输出的数据格式输出;
MC接口时序转换模块将MC接口的读写时序,转换为MC接口的读写时序;
寄存器模块在内部实现配置寄存器,配置位段包括dm_en,dm_rx_en,txen、rxen和发送缓冲寄存器,接收缓冲寄存器,接收缓冲状态寄存器,在MC接口时序转换模块发送过来的寄存器读和寄存器写的控制下配置寄存器;
内部数据路由调度模块在寄存器模块输入的配置位段dm_en,dm_rx_en,txen,rxen的控制下,完成将DM接口输入的数据、MC接口输入的数据根据寄存器模块的寄存器配置选择发送到1394LINK模块,以及将1394LINK模块收到的数据根据寄存器模块的寄存器配置发送到DM接口或MC接口的操作。当寄存器模块输入的dm_en为0,tx_en为1,且接收到寄存器模块输入的数据包发送数据时,将此数据发送到1394LINK模块,当寄存器模块输入的dm_en为1,tx_en为1,接收到DM接口时序转换模块输入的数据包发送数据时,将此数据发送到1394LINK模块;当tx_en为0时,不将任何数据送至1394LINK模块。当寄存器模块输入的dm_en为0,rx_en为1,且接收到1394LINK模块输入的数据包时,将此数据发送到寄存器模块,并配置寄存器模块接收缓冲状态寄存器为1;当寄存器模块输入的dm_en为1,rx_en为1,且接收到1394LINK模块输入的数据包时,将此数据发送到寄存器模块,将此数据发送到DM接口时序转换模块;当rx_en为0时,不将任何数据送至寄存器模块或DM接口时序转换模块。
本发明还提供了一种基于上述的1394链路层芯片内部数据路由调度电路的调度方法,该方法包括以下步骤:
1)在仿真开始时,通过MC接口配置寄存器模块;
2)如果需要进行DM数据发送,通过MC接口配置寄存器模块配置寄存器DM_EN为1,DM_RX为0,TX_EN为1,之后使用DM接口进行数据发送;
3)如果需要进行DM数据接收,通过MC接口配置寄存器模块配置寄存器DM_EN为1,DM_RX为1,RX_EN为1,之后使用DM接口进行数据接收;
4)如果需要进行MC数据发送,通过MC接口配置寄存器模块配置寄存器DM_EN为0,DM_RX为0,TX_EN为1,之后通过MC接口配置发送缓冲寄存器;
5)如果需要进行MC数据接收,通过MC接口配置寄存器模块配置寄存器DM_EN为0,DM_RX为0,RX_EN为1,之后通过MC接口读接收缓冲状态寄存器。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细地说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (4)
1.一种1394链路层芯片内部数据路由调度电路,包括1394LINK模块、DM接口和MC接口,其特征在于:所述调度电路还包括DM接口时序转换模块、MC接口时序转换模块、寄存器模块和内部数据路由调度模块;所述DM接口时序转换模块与内部数据路由调度模块连接,所述MC接口时序转换模块通过寄存器模块与内部数据路由调度模块连接;所述内部数据路由调度模块与1394LINK模块连接,所述DM接口与DM接口时序转换模块连接,所述MC接口与MC接口时序转换模块连接,其中:
所述DM接口时序转换模块在发送数据时,将DM接口输入的数据格式,转换为1394LINK模块需要的数据格式,并发送至内部数据路由调度模块,在接收数据时,将内部数据路由调度模块发送过来的数据,按照DM接口输出的数据格式输出;
所述MC接口时序转换模块将MC接口的读写时序,转换为MC接口的读写时序;
所述寄存器模块在内部实现配置寄存器,配置位段包括dm_en,dm_rx_en,txen、rxen和发送缓冲寄存器,接收缓冲寄存器,接收缓冲状态寄存器,在MC接口时序转换模块发送过来的寄存器读和寄存器写的控制下配置寄存器;
所述内部数据路由调度模块在寄存器模块输入的配置位段dm_en,dm_rx_en,txen,rxen的控制下,完成将DM接口输入的数据、MC接口输入的数据根据寄存器模块的寄存器配置选择发送到1394LINK模块,以及将1394LINK模块收到的数据根据寄存器模块的寄存器配置发送到DM接口或MC接口的操作。
2.根据权利要求1所述的1394链路层芯片内部数据路由调度电路,其特征在于:所述内部数据路由调度模块将DM接口输入的数据、MC接口输入的数据根据寄存器模块的寄存器配置选择发送到1394LINK模块时,当寄存器模块输入的dm_en为0,tx_en为1,且接收到寄存器模块输入的数据包发送数据时,将此数据发送到1394LINK模块,当寄存器模块输入的dm_en为1,tx_en为1,接收到DM接口时序转换模块输入的数据包发送数据时,将此数据发送到1394LINK模块;当tx_en为0时,不将任何数据送至1394LINK模块。
3.根据权利要求2所述的1394链路层芯片内部数据路由调度电路,其特征在于:所述内部数据路由调度模块将1394LINK模块收到的数据根据寄存器模块的寄存器配置发送到DM接口或MC接口的操作时,当寄存器模块输入的dm_en为0,rx_en为1,且接收到1394LINK模块输入的数据包时,将此数据发送到寄存器模块,并配置寄存器模块接收缓冲状态寄存器为1;当寄存器模块输入的dm_en为1,rx_en为1,且接收到1394LINK模块输入的数据包时,将此数据发送到寄存器模块,将此数据发送到DM接口时序转换模块;当rx_en为0时,不将任何数据送至寄存器模块或DM接口时序转换模块。
4.一种实现权利要求1所述的1394链路层芯片内部数据路由调度电路的调度方法,其特征在于:该方法包括以下步骤:
1)在仿真开始时,通过MC接口配置寄存器模块;
2)如果需要进行DM数据发送,通过MC接口配置寄存器模块配置寄存器DM_EN为1,DM_RX为0,TX_EN为1,之后使用DM接口进行数据发送;
3)如果需要进行DM数据接收,通过MC接口配置寄存器模块配置寄存器DM_EN为1,DM_RX为1,RX_EN为1,之后使用DM接口进行数据接收;
4)如果需要进行MC数据发送,通过MC接口配置寄存器模块配置寄存器DM_EN为0,DM_RX为0,TX_EN为1,之后通过MC接口配置发送缓冲寄存器;
5)如果需要进行MC数据接收,通过MC接口配置寄存器模块配置寄存器DM_EN为0,DM_RX为0,RX_EN为1,之后通过MC接口读接收缓冲状态寄存器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011542849.3A CN112685350B (zh) | 2020-12-24 | 2020-12-24 | 一种1394链路层芯片内部数据路由调度电路及其调度方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011542849.3A CN112685350B (zh) | 2020-12-24 | 2020-12-24 | 一种1394链路层芯片内部数据路由调度电路及其调度方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112685350A true CN112685350A (zh) | 2021-04-20 |
CN112685350B CN112685350B (zh) | 2023-01-31 |
Family
ID=75451345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011542849.3A Active CN112685350B (zh) | 2020-12-24 | 2020-12-24 | 一种1394链路层芯片内部数据路由调度电路及其调度方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112685350B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6327637B1 (en) * | 1998-12-18 | 2001-12-04 | Cirrus Logic, Inc. | Interface tap for 1394-enabled serial bus device |
CN101764795A (zh) * | 2008-12-23 | 2010-06-30 | 中国科学院空间科学与应用研究中心 | Ieee1394总线的链路层控制器 |
CN102023947A (zh) * | 2010-12-02 | 2011-04-20 | 西北工业大学 | Ieee1394总线与高速智能统一总线的直接接口方法 |
CN102236626A (zh) * | 2011-07-12 | 2011-11-09 | 北京航空航天大学 | 一种ieee 1394总线的数据处理装置及方法 |
CN104461982A (zh) * | 2014-12-09 | 2015-03-25 | 中国航空工业集团公司第六三一研究所 | 一种对1394总线事件消息定时发送的处理方法及电路 |
CN105376129A (zh) * | 2015-12-09 | 2016-03-02 | 中国航空工业集团公司西安航空计算技术研究所 | 一种1394总线事务层-链路层数据包发送电路及方法 |
CN108011792A (zh) * | 2017-11-24 | 2018-05-08 | 中国航空工业集团公司西安航空计算技术研究所 | 一种1394总线事务层-链路层数据包接收电路及方法 |
CN108234104A (zh) * | 2016-12-12 | 2018-06-29 | 中国航空工业集团公司西安航空计算技术研究所 | 基于ieee1394-2008协议的等时周期资源管理方法 |
-
2020
- 2020-12-24 CN CN202011542849.3A patent/CN112685350B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6327637B1 (en) * | 1998-12-18 | 2001-12-04 | Cirrus Logic, Inc. | Interface tap for 1394-enabled serial bus device |
CN101764795A (zh) * | 2008-12-23 | 2010-06-30 | 中国科学院空间科学与应用研究中心 | Ieee1394总线的链路层控制器 |
CN102023947A (zh) * | 2010-12-02 | 2011-04-20 | 西北工业大学 | Ieee1394总线与高速智能统一总线的直接接口方法 |
CN102236626A (zh) * | 2011-07-12 | 2011-11-09 | 北京航空航天大学 | 一种ieee 1394总线的数据处理装置及方法 |
CN104461982A (zh) * | 2014-12-09 | 2015-03-25 | 中国航空工业集团公司第六三一研究所 | 一种对1394总线事件消息定时发送的处理方法及电路 |
CN105376129A (zh) * | 2015-12-09 | 2016-03-02 | 中国航空工业集团公司西安航空计算技术研究所 | 一种1394总线事务层-链路层数据包发送电路及方法 |
CN108234104A (zh) * | 2016-12-12 | 2018-06-29 | 中国航空工业集团公司西安航空计算技术研究所 | 基于ieee1394-2008协议的等时周期资源管理方法 |
CN108011792A (zh) * | 2017-11-24 | 2018-05-08 | 中国航空工业集团公司西安航空计算技术研究所 | 一种1394总线事务层-链路层数据包接收电路及方法 |
Non-Patent Citations (2)
Title |
---|
牛少平等: "一种1394总线分析逻辑电路的设计与实现", 《电子技术应用》 * |
蔡叶芳等: "飞管1394总线接口模块设计实现", 《电子技术应用》 * |
Also Published As
Publication number | Publication date |
---|---|
CN112685350B (zh) | 2023-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110837486B (zh) | 一种基于FPGA的FlexRay-CPCIe通信*** | |
US20200265004A1 (en) | Serial connection between management controller and microcontroller | |
CN105208034A (zh) | 一种spi总线与can总线协议转换电路及方法 | |
CN207718364U (zh) | 一种基于fpga的多路rs-422串口扩展接口 | |
CN104008082A (zh) | 1553b总线rt节点与can总线的转换器 | |
CN110635985A (zh) | 一种FlexRay-CPCIe通信模块 | |
CN101894086A (zh) | 串口集线器及多串口高速通讯方法 | |
CN112685350B (zh) | 一种1394链路层芯片内部数据路由调度电路及其调度方法 | |
CN111130691B (zh) | 一种星载异步速率通信匹配装置 | |
CN109992550B (zh) | 基于cpci总线的多类型信息处理装置及方法 | |
CN107911288B (zh) | 列车通信网卡及列车控制管理*** | |
CN108521416B (zh) | 一种ecn板卡 | |
CN105262659A (zh) | 基于fpga芯片的hdlc协议控制器 | |
CN114124609B (zh) | 一种基于1553b总线的通信装置及通信方法 | |
CN113676253A (zh) | 一种基于FPGA的FlexRay总线光纤通信模块 | |
CN114338837A (zh) | 一种基于zynq的hdlc通讯转换控制器 | |
CN108650100B (zh) | 一种srio与网络接口的转换器设计方法 | |
CN203554485U (zh) | Can总线测试设备 | |
CN117938574B (zh) | 一种用于星载设备间通信的SpaceWire总线节点控制器IP核 | |
CN220043437U (zh) | 多路arinc-429总线控制*** | |
CN103164370B (zh) | 一种高速局部总线访问控制接口模块 | |
CN115037809B (zh) | 一种支持多协议的工业无线网关*** | |
CN115442351B (zh) | 一种基于fpga和cpu的rs-422串口通信模块 | |
CN213690598U (zh) | 一种基于多路模拟开关的多路串行通信*** | |
CN115543908B (zh) | 基于FPGA的Aurora总线数据交互*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |