CN114093997B - 大张角发光二极管芯片及其制造方法 - Google Patents
大张角发光二极管芯片及其制造方法 Download PDFInfo
- Publication number
- CN114093997B CN114093997B CN202111111348.4A CN202111111348A CN114093997B CN 114093997 B CN114093997 B CN 114093997B CN 202111111348 A CN202111111348 A CN 202111111348A CN 114093997 B CN114093997 B CN 114093997B
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- semiconductor layer
- light
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 89
- 238000002161 passivation Methods 0.000 claims abstract description 77
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 22
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 321
- 239000000758 substrate Substances 0.000 claims description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 238000005516 engineering process Methods 0.000 claims description 20
- 239000011241 protective layer Substances 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 239000010936 titanium Substances 0.000 description 16
- 238000004891 communication Methods 0.000 description 13
- 230000001965 increasing effect Effects 0.000 description 8
- 239000007772 electrode material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004020 luminiscence type Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本公开提供了一种大张角发光二极管芯片及其制造方法，属于半导体技术领域。该大张角发光二极管芯片的绝缘层包括依次层叠的钝化层和分布式布拉格反射层，所述钝化层为氧化硅层，所述分布式布拉格反射层包括交替层叠的氧化硅层和氧化钛层；所述钝化层的与所述分布式布拉格反射层接触的一面上具有多个凹槽，每个所述凹槽的底面均为斜面，且所述斜面的倾斜角度为α，20°≤α≤40°。该大张角发光二极管芯片可以提高侧向光的比例，增大LED芯片的张角并获得良好的光形。
Description
技术领域
本公开涉及半导体技术领域，特别涉及一种大张角发光二极管芯片及其制造方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体器件。通过采用不同的半导体材料和结构，LED能够覆盖从紫外到红外的全色范围，已经被广泛地应用在显示、装饰、通讯等经济生活中。
芯片是LED的核心器件，相关技术中，LED芯片包括衬底、N型半导体层、有源层、P型半导体层、N型电极、P型电极、绝缘层和保护层；N型半导体层、有源层和P型半导体层依次层叠在衬底的第一表面上；P型半导体层上设有延伸至N型半导体层的凹槽，N型电极设置在凹槽内的N型半导体层上，P型电极设置在P型半导体层上；绝缘层铺设在凹槽内和N型电极上，以及P型半导体层和P型电极上，保护层铺设在绝缘层上。其中，绝缘层包括依次层叠的钝化层和分布式布拉格反射(Distributed Bragg Reflection，DBR)层。N型半导体层提供的电子和P型半导体层提供的空穴在有源层进行辐射复合发光。有源层发出的部分光会从P型半导体层射出，DBR层可以将该部分光反射回有源层，以使得该部分光线最终从衬底方向射出，从而可以提高LED的出光效率。
然而，现有的LED芯片结构存在轴向光较强的问题，即LED芯片在垂直方向上的发光强度较强，而在远离垂直方向时，发光强度明显下降，LED侧面的发光偏弱，导致显示屏可视角度变得有限。
发明内容
本公开实施例提供了一种大张角发光二极管芯片及其制造方法，可以提高侧向光的比例，增大LED芯片的张角并获得良好的光形。所述技术方案如下：
一方面，提供了一种大张角发光二极管芯片，所述大张角发光二极管芯片包括衬底、N型半导体层、有源层、P型半导体层、N型电极、P型电极、绝缘层和保护层；所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底的第一表面上；所述P型半导体层上设有延伸至所述N型半导体层的凹槽，所述N型电极设置在凹槽内的所述N型半导体层上，所述P型电极设置在所述P型半导体层上；所述绝缘层铺设在所述凹槽内和所述N型电极上，以及所述P型半导体层和所述P型电极上，所述保护层铺设在所述绝缘层上，
所述绝缘层包括依次层叠的钝化层和分布式布拉格反射层，所述钝化层为氧化硅层，所述分布式布拉格反射层包括交替层叠的氧化硅层和氧化钛层；所述钝化层的与所述分布式布拉格反射层接触的一面上具有多个光线反射槽，每个所述光线反射槽的槽底均为斜面，且所述斜面的倾斜角度为α，20°≤α≤40°，所述分布式布拉格反射层位于所述钝化层的表面和所述多个光线反射槽内。
可选地，从所述钝化层的中部至所述钝化层的边缘，所述斜面的倾斜角度逐渐减小。
可选地，所述多个光线反射槽的底面的倾斜角度分别为α1、α2和α3，α1＝20°，α2＝30°，α3＝40°。
可选地，所述多个光线反射槽之间间隔布置，相邻两个所述光线反射槽之间的最小间隔为2～3um。
可选地，每个所述光线反射槽在所述钝化层上的正投影均为圆形或者椭圆形。
可选地，每个所述光线反射槽的长度均为2～3um，宽度为1～2um。
可选地，每个所述光线反射槽的深度均为0.5～2.5um。
另一方面，提供了一种大张角发光二极管芯片的制造方法，所述制造方法包括：
提供一衬底，所述衬底包括相对的第一表面和第二表面；
在所述衬底的所述第一表面上依次生长N型半导体层、有源层和P型半导体层；
在所述P型半导体层上开设延伸至所述N型半导体层的凹槽；
在所述P型半导体层上形成P型电极；
在所述凹槽内的所述N型半导体层上形成N型电极；
所述凹槽内和所述N型电极上，以及所述P型半导体层和所述P型电极上形成绝缘层，所述绝缘层包括依次层叠的钝化层和分布式布拉格反射层，所述钝化层为氧化硅层，所述分布式布拉格反射层包括交替层叠的氧化硅层和氧化钛层；所述钝化层的与所述分布式布拉格反射层接触的一面上具有多个光线反射槽，每个所述光线反射槽的槽底均为斜面，且所述斜面的倾斜角度为α，20°≤α≤40°，所述分布式布拉格反射层位于所述钝化层的表面和所述多个光线反射槽内；
在所述绝缘层上形成保护层。
可选地，所述在所述凹槽内和所述N型电极上，以及所述P型半导体层和所述P型电极上形成绝缘层，包括：
在所述凹槽内和所述N型电极上，以及所述P型半导体层和所述P型电极上形成所述钝化层；
采用光刻技术在所述钝化层的表面形成所述多个光线反射槽；
在所述钝化层的形成有所述多个光线反射槽的一面上、以及所述多个光线反射槽内形成所述分布式布拉格反射层。
可选地，所述采用光刻技术在所述钝化层的表面形成所述多个光线反射槽，包括：
在所述钝化层的表面涂覆一层光刻胶；
提供一厚度不均的掩模版，使得所述掩模版的透光度形成差异；
在表面涂有所述光刻胶的所述钝化层上铺设所述掩模版；
对所述钝化层进行光刻处理，使得所述钝化层表面的光刻胶厚度不均；
去除所述光刻胶，以在所述钝化层的表面形成多个槽底为斜面的光线反射槽。
本公开实施例提供的技术方案带来的有益效果是：
通过在钝化层的表面设置多个凹槽，且多个凹槽的槽底均为斜面，多个斜面相当于形成了多个微型的反射结构。电子和空穴在有源层进行复合发光之后，部分轴向光会被钝化层表面的凹槽底部的斜面反射，变为侧向光，从而可以降低轴向光的比例，提高侧向光的比例，中间区域轴向光占比较多，因此斜角较大，可以增大芯片的张角并获得良好的光形，同时也不会造成亮度损失。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种大张角发光二极管芯片的结构示意图；
图2是本公开实施例提供的一种光线反射槽的结构示意图；
图3是本公开实施例提供的一种钝化层的俯视图；
图4是本公开实施例提供的P型焊盘和N型焊盘的分布示意图；
图5是本公开实施例提供的一种大张角发光二极管芯片的制造方法流程图；
图6是本公开实施例提供的另一种大张角发光二极管芯片的制造方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种大张角发光二极管芯片的结构示意图，如图1所示，大张角发光二极管芯片包括衬底1、N型半导体层2、有源层3、P型半导体层4、N型电极5、P型电极6、绝缘层7和保护层8。N型半导体层2、有源层3和P型半导体层4依次层叠在衬底1的第一表面1a上。P型半导体层4上设有延伸至N型半导体层2的凹槽，N型电极5设置在凹槽内的N型半导体层上2，P型电极5设置在P型半导体层4上。绝缘层7铺设在凹槽内和N型电极5上，以及P型半导体层4和P型电极6上，保护层8铺设在绝缘层7上。
绝缘层7包括依次层叠的钝化层71和DBR层72。钝化层71为氧化硅层，DBR层72包括交替层叠的氧化硅层和氧化钛层。
图2是本公开实施例提供的一种光线反射槽的结构示意图，如图2所示，结合图1，钝化层71的与DBR层72接触的一面上具有多个光线反射槽71a，每个光线反射槽71a的槽底均为斜面，且斜面的倾斜角度为α，20°≤α≤40°。DBR层72位于钝化层71的表面和多个光线反射槽71a内。
本公开实施例通过在钝化层的表面设置多个凹槽，且多个凹槽的槽底均为斜面，多个斜面相当于形成了多个微型的反射结构。电子和空穴在有源层进行复合发光之后，部分轴向光会被钝化层表面的凹槽底部的斜面反射，变为侧向光，从而可以降低轴向光的比例，提高侧向光的比例，中间区域轴向光占比较多，因此斜角较大，可以增大芯片的张角并获得良好的光形，同时也不会造成亮度损失。
如图2所示，在本公开实施例中，光线反射槽71a的槽底斜面的倾斜角度为光线反射槽71a的槽底与水平面(与钝化层71的表面平行的面)之间的锐角夹角。
可选地，从钝化层71的中部至钝化层71的边缘，光线反射槽71a的槽底斜面的倾斜角度逐渐减小。
由于芯片中部的轴向光较强，因此，将位于钝化层71中部的光线反射槽71a的槽底斜面的倾斜角度设置为最大，则对应的反射角也越大，有利于将轴向光更多的反射至芯片侧面，从而可以增大芯片张角。且从芯片中部至芯片边缘，轴向光的比例逐渐减小，因此，将斜面的倾斜角度也对应的设置为逐渐减小，可以进一步保证侧向光的出光强度，获得良好的出光光形。
可选地，多个光线反射槽71a的底面的倾斜角度分别为α1、α2和α3，α1＝20°，α2＝30°，α3＝40°。这样有利于提高LED芯片的出光均匀性。若倾斜角度的种类过多，又会增加制造成本和制造难度。
示例性地，在本公开实施例中，钝化层71表面的光线反射槽71a即可分为三类，且从钝化层71的中部至钝化层的边缘，多个光线反射槽的底面的倾斜角度逐渐减小，分别为40°、30°和20°。
图3是本公开实施例提供的一种钝化层的俯视图，如图3所示，多个光线反射槽71a之间间隔布置，相邻两个光线反射槽71a之间的间隔d为2～3um。
若相邻两个光线反射槽71a之间的间隔d过大，会导致增角效果不明显；若相邻两个光线反射槽71a之间的间隔过小，又会导致加工难度上升。
可选地，每个光线反射槽71a在钝化层71上的正投影均为圆形或者椭圆形。
在本公开实施例中，可以采用光刻技术在钝化层71上形成光线反射槽71a，而光刻过程中容易形成正投影为圆形或者椭圆形的光线反射槽71a。
在本公开实施例的其它实现方式中，每个光线反射槽71a在钝化层71上的正投影还可以为矩形、多边形等其它形状。本公开实施例对此不作限制。
可选地，每个光线反射槽71a的长度L均为2～3um，宽度D为1～2um。
若每个光线反射槽71a的长度或宽度过大，则每个光线反射槽71a所占的面积过大，会导致增角效果不明显；若每个光线反射槽71a的长度或宽度过小，则每个光线反射槽71a所占的面积过小，又会增加制造难度。
可选地，参见图3，每个光线反射槽71a的深度H均为0.5～2.5um。
若每个光线反射槽71a的深度H过深，会导致膜层太厚，应力太大；若每个光线反射槽71a的深度H过浅，又无法形成完整的反射小单元。
可选地，钝化层71为厚度为3000～4000nm的氧化硅层，如3500nm。氧化硅的硬度较大，可以对芯片进行有效保护。
DBR层72中氧化硅层和氧化钛层的数量可以为30个～40个，如36个。反射波长可以按照465nm设置。
可选地，衬底1为图形化蓝宝石衬底。图形化蓝宝石衬底的表面具有多个间隔均布的锥形凸起，每个锥形凸起的底部直径均为1.3～1.7um，每个锥形凸起12的高度均为0.8～1.2um。小尺寸的图形能够提高光线漫反射的效果，进一步改善光线射出的角度，从而提高芯片的出光效率。
示例性地，任意相邻两个锥形凸起之间的间隔为0.3～0.5um。
可选地，N型半导体层2为N型掺杂的GaN，有源层3包括交替层叠的InGaN层和GaN层，P型半导体层4为P型掺杂的GaN。
可选地，N型电极5和P型电极6均包括依次层叠的Cr层、Al层、Cr层、Ti层和Al层。
可选地，保护层8可以为氧化硅层。厚度为400～600nm，如500nm。通过设置保护层可以避免外延片被空气中的氧气和水蒸气腐蚀。
可选地，发光二极管芯片还包括N型焊盘9和P型焊盘10。绝缘层7上开设有延伸至N型电极5的N型连通孔7a和延伸至P型电极6的P型连通孔7b。N型焊盘9位于N型连通孔7a以及N型连通孔7a周围的绝缘层7上，P型焊盘10位于P型连通孔7b以及P型连通孔7b周围的绝缘层7上。
示例性地，N型焊盘9和P型焊盘10均为Ti/Al/Ti/Al/Ti/Au层叠结构。其中，第一层Ti层和第三层Ti层的厚度均为20nm，第二层Al层和第四层Al层的厚度均为1000nm，第五层Ti层的厚度为100nm，第六层Au层的厚度为300nm。Ti层可以起到黏附作用，Al层可以起到反射作用，以对射向P型焊盘或者N型焊盘的光线进行反射，增加芯片从透明基板射出的光线。Au层作为焊接层，可以通过焊料将芯片固定在电路板上。
需要说明的是，在本公开实施例中，如图1所示，部分保护层8还包覆在N型焊盘9和P型焊盘10的侧壁上。
图4是本公开实施例提供的P型焊盘和N型焊盘的分布示意图，参见图4，N型焊盘9和P型焊盘10间隔设置在绝缘层7上，且N型焊盘9和P型焊盘10在绝缘层7上的设置区域大小相同，方便与电路板形成稳定的电连接。
本公开实施例提供了一种大张角发光二极管芯片的制造方法，适用于制作图1所示的大张角发光二极管芯片。图5是本公开实施例提供的一种大张角发光二极管芯片的制造方法流程图，参见图5，该制造方法包括：
步骤501、提供一衬底。
其中，衬底可以为蓝宝石衬底。
步骤502、在衬底上依次生长N型半导体层、有源层和P型半导体层。
可选地，该步骤502可以包括：
采用金属有机化合物化学气相沉淀(英文：Metal-organic Chemical VaporDeposition，简称：MOCVD)技术在衬底上依次生长N型半导体层、有源层和P型半导体层。
步骤503、在P型半导体层上开设延伸至N型半导体层的凹槽。
可选地，该步骤503可以包括：
采用光刻技术在P型半导体层上形成图形化光刻胶；
采用感应耦合等离子体刻蚀(英文：Inductively Coupled Plasma，简称：ICP)技术在P型半导体层上开设延伸至N型半导体层的凹槽；其中，刻蚀深度可以为5um。
步骤504、在P型半导体层上形成P型电极。
可选地，该步骤504可以包括：
采用光刻技术在P型半导体层上形成负性光刻胶；
采用蒸发技术在负性光刻胶、P型半导体层上形成电极材料；
去除负性光刻胶、以及负性光刻胶上的电极材料，P型半导体层上的电极材料形成P型电极。
其中，P型电极包括依次层叠的Cr层、Al层、Cr层、Ti层和Al层。
步骤505、在凹槽内的N型半导体层上形成N型电极。
可选地，该步骤505可以包括：
采用光刻技术在凹槽内的N型半导体层上形成负性光刻胶；
采用蒸发技术在负性光刻胶、凹槽内的N型半导体层上形成电极材料；
去除负性光刻胶、以及负性光刻胶上的电极材料，凹槽内的N型半导体层上的电极材料形成N型电极。
其中，N型电极包括依次层叠的Cr层、Al层、Cr层、Ti层和Al层。
步骤506、在凹槽内和N型电极上，以及P型半导体层和P型电极上形成绝缘层。
在本公开实施例中，绝缘层包括依次层叠的钝化层和DBR层。钝化层为氧化硅层，DBR层包括交替层叠的氧化硅层和氧化钛层；钝化层的与分布式布拉格反射层接触的一面上具有多个光线反射槽，每个光线反射槽的槽底均为斜面，且斜面的倾斜角度为α，20°≤α≤40°，分布式布拉格反射层位于钝化层的表面和多个光线反射槽内。其中，光线反射槽的具体结构可以参见上述实施例所述，本公开实施例在此不再赘述。
可选地，钝化层为厚度为3000～4000nm的氧化硅层，如3500nm。氧化硅的硬度较大，可以对芯片进行有效保护。
DBR层中氧化硅层和氧化钛层的数量可以为30个～40个，如36个。反射波长可以按照465nm设置。
示例性地，步骤506可以包括：
第一步、在凹槽内和N型电极上，以及P型半导体层和P型电极上形成钝化层；
第二步、采用光刻技术在钝化层的表面形成多个光线反射槽。
示例性地，第二步可以包括：
采用光刻技术在钝化层的表面形成图形化光刻胶，图形化光刻胶的厚度不均；
采用干法刻蚀技术在钝化层表面形成多个槽底为斜面的光线反射槽；
去除图形化光刻胶。
在本公开实施例中，可以采用挡光层厚度不均的掩模版设置在光刻胶表面，以用于形成厚度不均的图形化光刻胶。掩模版的挡光层厚度越薄，透光率越高，对应的光刻胶的厚度越薄。而光刻胶的厚度越薄，最终形成的光线反射槽的深度越浅。
第三步、在钝化层的形成有多个光线反射槽的一面上、以及多个光线反射槽内形成分布式布拉格反射层。
示例性地，可以采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积)法形成钝化层和DBR层。
步骤507、在绝缘层上形成保护层。
其中，保护层为氧化硅层，厚度为400～600nm，如500nm。
示例性地，可以采用PECVD法形成保护层。
本公开实施例通过在钝化层的表面设置多个凹槽，且多个凹槽的槽底均为斜面，多个斜面相当于形成了多个微型的反射结构。电子和空穴在有源层进行复合发光之后，部分轴向光会被钝化层表面的凹槽底部的斜面反射，变为侧向光，从而可以降低轴向光的比例，提高侧向光的比例，中间区域轴向光占比较多，因此斜角较大，可以增大芯片的张角并获得良好的光形，同时也不会造成亮度损失。
本公开实施例提供了另一种大张角发光二极管芯片的制造方法，适用于制作图1所示的大张角发光二极管芯片。图6是本公开实施例提供的另一种大张角发光二极管芯片的制造方法流程图，参见图6，该制造方法包括：
步骤601、提供一衬底。
其中，衬底可以为蓝宝石衬底。
步骤602、对衬底进行图形化处理。
其中，图形化蓝宝石衬底的表面具有多个间隔均布的锥形凸起，每个锥形凸起的底部直径均为1.3～1.7um，每个锥形凸起的高度均为0.8～1.2um。
步骤603、在衬底上依次生长N型半导体层、有源层和P型半导体层。
可选地，该步骤603可以与步骤502相同，在此不再详述。
步骤604、在P型半导体层上开设延伸至N型半导体层的凹槽。
可选地，该步骤604可以与步骤503相同，在此不再详述。
可选地，该制造方法还包括：
在外延层沉积氧化铟锡(Indium Tin Oxide，ITO)透明导电材料；
采用光刻技术在透明导电材料上形成图形化光刻胶；
湿法腐蚀透明导电材料，形成透明导电层；
去除图形化光刻胶。
其中，腐蚀溶液可以使用盐酸溶液。
步骤605、在P型半导体层上形成P型电极。
可选地，该步骤605可以与步骤504相同，在此不再详述。
步骤606、在凹槽内的N型半导体层上形成N型电极。
可选地，该步骤606可以与步骤505相同，在此不再详述。
步骤607、在凹槽内和N型电极上，以及P型半导体层和P型电极上形成绝缘层。
可选地，该步骤607可以与步骤506相同，在此不再详述。
步骤608、在绝缘层上开设延伸至N型电极的N型连通孔和延伸至P型电极的P型连通孔。
可选地，步骤608可以包括：
采用光刻技术在绝缘层上形成图形化光刻胶；
采用干法刻蚀技术在绝缘层内开设延伸至N型电极的N型连通孔和延伸至P型电极的P型连通孔；
去除图形化光刻胶。
步骤609、在P型连通孔内P型连通孔周围的绝缘层上形成P型焊盘，在N型连通孔内和N型连通孔周围的绝缘层上形成N型焊盘。
示例性地，N型焊盘和P型焊盘均为Ti/Al/Ti/Al/Ti/Au层叠结构。其中，第一层Ti层和第三层Ti层的厚度均为20nm，第二层Al层和第四层Al层的厚度均为1000nm，第五层Ti层的厚度为100nm，第六层Au层的厚度为300nm。
示例性地，步骤609可以包括：
采用光刻技术在绝缘层上形成负性光刻胶；
采用蒸发技术在N型连通孔内、P型连通孔内、以及负性光刻胶上形成焊盘材料；
去除负性光刻胶、以及负性光刻胶上的焊盘材料，N型连通孔内和N型连通孔周围的绝缘层上的焊盘材料形成N型焊盘，N型连通孔内和N型连通孔周围的绝缘层上的焊盘材料形成P型焊盘。
步骤610、在绝缘层上形成保护层。
可选地，该步骤610可以与步骤507相同，在此不再详述。
步骤611、减薄衬底。
在本公开实施例中，减薄后的衬底的最终厚度约为60～120um，例如100um。在保证支撑强度的情况下，减少光线在衬底内的损失。
步骤612、对衬底进行隐形切割划裂。
在本公开实施例中，可以先利用隐形切割机在靠近衬底表面一半深度内切出5道划痕，然后再粗化芯片侧面。接着再使用紫外表切划片机切出约40um的深度，最后裂片并测试得到本发明的芯片。这样有利于进一步改善改善芯片的整体张角。
本公开实施例通过在钝化层的表面设置多个凹槽，且多个凹槽的槽底均为斜面，多个斜面相当于形成了多个微型的反射结构。电子和空穴在有源层进行复合发光之后，部分轴向光会被钝化层表面的凹槽底部的斜面反射，变为侧向光，从而可以降低轴向光的比例，提高侧向光的比例，中间区域轴向光占比较多，因此斜角较大，可以增大芯片的张角并获得良好的光形，同时也不会造成亮度损失。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种大张角发光二极管芯片，所述大张角发光二极管芯片包括衬底、N型半导体层、有源层、P型半导体层、N型电极、P型电极、绝缘层和保护层；所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底的第一表面上；所述P型半导体层上设有延伸至所述N型半导体层的凹槽，所述N型电极设置在凹槽内的所述N型半导体层上，所述P型电极设置在所述P型半导体层上；所述绝缘层铺设在所述凹槽内和所述N型电极上，以及所述P型半导体层和所述P型电极上，所述保护层铺设在所述绝缘层上，其特征在于：
所述绝缘层包括依次层叠的钝化层和分布式布拉格反射层，所述钝化层为氧化硅层，所述分布式布拉格反射层包括交替层叠的氧化硅层和氧化钛层；所述钝化层的与所述分布式布拉格反射层接触的一面上具有多个光线反射槽，每个所述光线反射槽的槽底均为斜面，且所述斜面的倾斜角度为α，20°≤α≤40°，所述分布式布拉格反射层位于所述钝化层的表面和所述多个光线反射槽内。
2.根据权利要求1所述的大张角发光二极管芯片，其特征在于，从所述钝化层的中部至所述钝化层的边缘，所述斜面的倾斜角度逐渐减小。
3.根据权利要求2所述的大张角发光二极管芯片，其特征在于，所述多个光线反射槽的底面的倾斜角度分别为α1、α2和α3，α1＝20°，α2＝30°，α3＝40°。
4.根据权利要求1所述的大张角发光二极管芯片，其特征在于，所述多个光线反射槽之间间隔布置，相邻两个所述光线反射槽之间的间隔为2～3um。
5.根据权利要求4所述的大张角发光二极管芯片，其特征在于，每个所述光线反射槽在所述钝化层上的正投影均为圆形或者椭圆形。
6.根据权利要求5所述的大张角发光二极管芯片，其特征在于，每个所述光线反射槽的长度均为2～3um，宽度为1～2um。
7.根据权利要求5所述的大张角发光二极管芯片，其特征在于，每个所述光线反射槽的深度均为0.5～2.5um。
8.一种大张角发光二极管芯片的制造方法，其特征在于，所述制造方法包括：
提供一衬底；
在所述衬底上依次生长N型半导体层、有源层和P型半导体层；
在所述P型半导体层上开设延伸至所述N型半导体层的凹槽；
在所述P型半导体层上形成P型电极；
在所述凹槽内的所述N型半导体层上形成N型电极；
所述凹槽内和所述N型电极上，以及所述P型半导体层和所述P型电极上形成绝缘层，所述绝缘层包括依次层叠的钝化层和分布式布拉格反射层，所述钝化层为氧化硅层，所述分布式布拉格反射层包括交替层叠的氧化硅层和氧化钛层；所述钝化层的与所述分布式布拉格反射层接触的一面上具有多个光线反射槽，每个所述光线反射槽的槽底均为斜面，且所述斜面的倾斜角度为α，20°≤α≤40°，所述分布式布拉格反射层位于所述钝化层的表面和所述多个光线反射槽内；
在所述绝缘层上形成保护层。
9.根据权利要求8所述的制造方法，其特征在于，所述在所述凹槽内和所述N型电极上，以及所述P型半导体层和所述P型电极上形成绝缘层，包括：
在所述凹槽内和所述N型电极上，以及所述P型半导体层和所述P型电极上形成所述钝化层；
采用光刻技术在所述钝化层的表面形成所述多个光线反射槽；
在所述钝化层的形成有所述多个光线反射槽的一面上、以及所述多个光线反射槽内形成所述分布式布拉格反射层。
10.根据权利要求9所述的制造方法，其特征在于，所述采用光刻技术在所述钝化层的表面形成所述多个光线反射槽，包括：
采用光刻技术在所述钝化层的表面形成图形化光刻胶，所述图形化光刻胶的厚度不均；
采用干法刻蚀技术在所述钝化层表面形成多个槽底为斜面的光线反射槽；
去除所述图形化光刻胶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111111348.4A CN114093997B (zh) | 2021-09-23 | 2021-09-23 | 大张角发光二极管芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111111348.4A CN114093997B (zh) | 2021-09-23 | 2021-09-23 | 大张角发光二极管芯片及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114093997A CN114093997A (zh) | 2022-02-25 |
| CN114093997B true CN114093997B (zh) | 2023-06-09 |
Family
ID=80296164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111111348.4A Active CN114093997B (zh) | 2021-09-23 | 2021-09-23 | 大张角发光二极管芯片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114093997B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012929A (ja) * | 1996-06-25 | 1998-01-16 | Hitachi Cable Ltd | 発光ダイオードの実装構造 |
| JPH11150305A (ja) * | 1997-11-18 | 1999-06-02 | Ricoh Co Ltd | 光学装置及びその製造方法 |
| CN101807650A (zh) * | 2010-03-19 | 2010-08-18 | 厦门市三安光电科技有限公司 | 具有分布布拉格反射层的氮化镓基高亮度发光二极管及其制作工艺 |
| CN201773864U (zh) * | 2010-09-08 | 2011-03-23 | 厦门市三安光电科技有限公司 | 具有高反射镜的氮化镓基倒装发光二极管 |
| CN203434204U (zh) * | 2013-08-30 | 2014-02-12 | 华南理工大学 | 一种非对称的矩形光斑的led封装结构 |
| CN203760510U (zh) * | 2013-12-18 | 2014-08-06 | 四川新力光源股份有限公司 | 一种大出光角度的led光源模组 |
| CN104091869A (zh) * | 2014-07-31 | 2014-10-08 | 湘能华磊光电股份有限公司 | 发光二极管芯片及其制作方法 |
| CN108183157A (zh) * | 2017-11-30 | 2018-06-19 | 华灿光电（浙江）有限公司 | 一种发光二极管及制备方法 |
| CN111697114A (zh) * | 2020-07-29 | 2020-09-22 | 东南大学苏州研究院 | 一种垂直结构led芯片及其制备方法 |
| CN113314650A (zh) * | 2021-04-06 | 2021-08-27 | 华灿光电(苏州）有限公司 | 提高侧向出光强度的发光二极管芯片及其制造方法 |
-
2021
- 2021-09-23 CN CN202111111348.4A patent/CN114093997B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012929A (ja) * | 1996-06-25 | 1998-01-16 | Hitachi Cable Ltd | 発光ダイオードの実装構造 |
| JPH11150305A (ja) * | 1997-11-18 | 1999-06-02 | Ricoh Co Ltd | 光学装置及びその製造方法 |
| CN101807650A (zh) * | 2010-03-19 | 2010-08-18 | 厦门市三安光电科技有限公司 | 具有分布布拉格反射层的氮化镓基高亮度发光二极管及其制作工艺 |
| CN201773864U (zh) * | 2010-09-08 | 2011-03-23 | 厦门市三安光电科技有限公司 | 具有高反射镜的氮化镓基倒装发光二极管 |
| CN203434204U (zh) * | 2013-08-30 | 2014-02-12 | 华南理工大学 | 一种非对称的矩形光斑的led封装结构 |
| CN203760510U (zh) * | 2013-12-18 | 2014-08-06 | 四川新力光源股份有限公司 | 一种大出光角度的led光源模组 |
| CN104091869A (zh) * | 2014-07-31 | 2014-10-08 | 湘能华磊光电股份有限公司 | 发光二极管芯片及其制作方法 |
| CN108183157A (zh) * | 2017-11-30 | 2018-06-19 | 华灿光电（浙江）有限公司 | 一种发光二极管及制备方法 |
| CN111697114A (zh) * | 2020-07-29 | 2020-09-22 | 东南大学苏州研究院 | 一种垂直结构led芯片及其制备方法 |
| CN113314650A (zh) * | 2021-04-06 | 2021-08-27 | 华灿光电(苏州）有限公司 | 提高侧向出光强度的发光二极管芯片及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114093997A (zh) | 2022-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102448334B1 (ko) | 발광 소자 | |
| JP4721166B2 (ja) | 高出力発光ダイオード及びその製造方法 | |
| JP4605370B2 (ja) | 発光ダイオード | |
| CN100536185C (zh) | 氮化镓基发光二极管及其制造方法 | |
| KR102323686B1 (ko) | 발광 소자 및 그 제조 방법 | |
| CN110034218B (zh) | 一种微型led芯片和显示面板 | |
| US20230127400A1 (en) | Flip light emitting diode chip and manufacturing method therefor | |
| US20140367727A1 (en) | Light-emitting device having dielectric reflector and method of manufacturing the same | |
| CN113314650B (zh) | 提高侧向出光强度的发光二极管芯片及其制造方法 | |
| CN110729322B (zh) | 一种垂直型led芯片结构及其制作方法 | |
| TW201208134A (en) | Light emitting device and semiconductor wafer | |
| CN105518879A (zh) | 发光元件 | |
| KR20110130204A (ko) | 반도체 발광소자 및 그 제조방법 | |
| CN114093997B (zh) | 大张角发光二极管芯片及其制造方法 | |
| US20230092504A1 (en) | Light Emitting Diode and Fabrication Method Thereof | |
| CN112133804B (zh) | 发光二极管芯片及其制作方法 | |
| US10707381B2 (en) | Light emitting diode and fabrication method thereof | |
| CN113594318B (zh) | 高亮度发光二极管芯片及其制造方法 | |
| KR20180097979A (ko) | 광 차단층을 가지는 발광 다이오드 | |
| CN113690349B (zh) | 防断裂发光二极管芯片及其制造方法 | |
| CN113517378B (zh) | 增强侧面光强的发光二极管芯片及其制造方法 | |
| JP2007096117A (ja) | 発光素子 | |
| CN112993107A (zh) | 发光二极管及其制作方法 | |
| CN113823719B (zh) | 增强侧面光强的发光二极管芯片及其制造方法 | |
| CN203659931U (zh) | Led芯片及具有该结构的阵列式led芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |