CN112133804B - 发光二极管芯片及其制作方法 - Google Patents
发光二极管芯片及其制作方法 Download PDFInfo
- Publication number
- CN112133804B CN112133804B CN202010771139.1A CN202010771139A CN112133804B CN 112133804 B CN112133804 B CN 112133804B CN 202010771139 A CN202010771139 A CN 202010771139A CN 112133804 B CN112133804 B CN 112133804B
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- type semiconductor
- semiconductor layer
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 95
- 229910052751 metal Inorganic materials 0.000 claims abstract description 70
- 239000002184 metal Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 230000000994 depressogenic effect Effects 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000009467 reduction Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 207
- 239000013078 crystal Substances 0.000 description 26
- 239000012790 adhesive layer Substances 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000002313 adhesive film Substances 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910005540 GaP Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910000952 Be alloy Inorganic materials 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N SnO2 Inorganic materials O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本公开提供了一种发光二极管芯片及其制作方法，属于半导体技术领域。发光二极管芯片包括透明基板、外延层和金属电极；外延层覆盖在透明基板的第一表面上；外延层的第二表面包括凸起部、凹陷部和连接部，第二表面和外延层的第三表面相反，第三表面与第一表面接触；凸起部和凹陷部为相互平行的平面，凸起部与第一表面之间的距离大于凹陷部与第一表面之间的距离；凸起部和凹陷部通过连接部连接在一起，连接部上各个点的切平面与凸起部之间的夹角相同；金属电极至少覆盖在凸起部和连接部上，金属电极中的金属原子扩散到外延层中形成欧姆接触。本公开可以在芯片尺寸缩小的情况下避免芯片的电压升高。
Description
技术领域
本公开涉及半导体技术领域，特别涉及一种发光二极管芯片及其制作方法。
背景技术
LED(Light Emitting Diode，发光二极管)是通过电子与空穴复合释放能量发光的器件。通过采用不同的半导体材料和结构，LED能够覆盖从紫外到红外的全色范围，可以广泛地应用在经济生活中的显示、装饰、通讯等领域。
芯片是LED的核心器件，包括正装、倒装和垂直三种结构。相关技术中，倒装结构的LED芯片包括透明基板、第一型半导体层、有源层、第二型半导体层、第一型电极和第二型电极。第一型半导体层、有源层、第二型半导体层依次层叠在透明基板上，第二型半导体层上设有延伸至第一型半导体层的凹槽。第一型电极设置在凹槽内的第一型半导体层上，第二型电极设置在第二型半导体层上。第一型电极和第二型电极分别固定在电路板上，电流通过第一型电极和第二型电极注入芯片中，使得第一型半导体层和第二型半导体层提供的载流子注入有源层中复合发光。
随着人们显示要求的不断提高，芯片的尺寸不断缩小，芯片电压增大，容易失效，寿命变短，影响芯片的推广应用。
发明内容
本公开实施例提供了一种发光二极管芯片及其制作方法，可以在芯片尺寸缩小的情况下避免芯片的电压升高，使得芯片的使用寿命满足应用要求。所述技术方案如下：
一方面，本公开实施例提供了一种发光二极管芯片，所述发光二极管芯片包括透明基板、外延层和金属电极；所述外延层覆盖在所述透明基板的第一表面上；所述外延层的第二表面包括凸起部、凹陷部和连接部，所述第二表面和所述外延层的第三表面相反，所述第三表面与所述第一表面接触；所述凸起部和所述凹陷部为相互平行的平面，所述凸起部与所述第一表面之间的距离大于所述凹陷部与所述第一表面之间的距离；所述凸起部和所述凹陷部通过所述连接部连接在一起，所述连接部上各个点的切平面与所述凸起部之间的夹角相同；所述金属电极至少覆盖在所述凸起部和所述连接部上，所述金属电极中的金属原子扩散到所述外延层中形成欧姆接触。
可选地，所述连接部上点的切平面与所述凸起部之间的夹角为165°～175°。
可选地，所述连接部的数量为至少两个，至少两个所述连接部沿从所述凸起部到所述凹陷部的方向依次设置，至少两个所述连接部上点的切平面与所述凸起部之间的夹角沿从所述凸起部到所述凹陷部的方向逐个减小。
可选地，所述凸起部为多边形。
可选地，所述金属电极还覆盖在所述凹陷部与所述连接部连接的区域上。
可选地，所述外延层包括依次层叠在所述第一表面上的第一型半导体层、有源层和第二型半导体层，所述外延层内具有从所述第二型半导体层延伸至所述第一型半导体层的凹槽，所述外延层外具有从所述第二型半导体层延伸至所述透明基板的隔离槽；所述凹槽将所述第二型半导体层和所述有源层划分为相互隔离的第一部分和第二部分，所述第一部分位于所述凹槽内，所述第二部分位于所述凹槽外；所述金属电极包括第一型电极和第二型电极，所述第一型电极设置在所述第一型半导体层上，所述第二型电极设置在所述第一部分的第二型半导体层上。
可选地，所述第二部分在所述第一表面上的投影包括环形区域和两个突出区域，所述两个突出区域分别连接在所述环形区域的内环上，所述两个突出区域位于所述第一型电极相反两侧，所述两个突出区域的中心连线垂直于所述第一型电极和所述第二型电极的中心连线。
另一方面，本公开实施例提供了一种发光二极管芯片的制作方法，所述制作方法包括：
提供第一表面覆盖有外延层的透明基板；
在所述外延层的第二表面上形成凸起部、凹陷部和连接部；其中，所述第二表面和所述外延层的第三表面相反，所述第三表面与所述第一表面接触；所述凸起部和所述凹陷部为相互平行的平面，所述凸起部与所述第一表面之间的距离大于所述凹陷部与所述第一表面之间的距离；所述凸起部和所述凹陷部通过所述连接部连接在一起，所述连接部上各个点的切平面与所述凸起部之间的夹角相同；
至少在所述凸起部和所述连接部上形成金属电极，所述金属电极中的金属原子扩散到所述外延层中形成欧姆接触。
可选地，所述在所述外延层的第二表面上形成凸起部、凹陷部和连接部，包括：
采用光刻技术在所述第二表面上形成图形化光刻胶；
干法刻蚀所述外延层，在所述第二表面上形成凸起部、凹陷部和连接部；其中，所述外延层的刻蚀速率小于所述图形化光刻胶的刻蚀速率；
去除所述图形化光刻胶。
可选地，所述外延层包括依次层叠在所述第一表面上的第一型半导体层、有源层和第二型半导体层；
所述制作方法还包括：
在所述外延层内形成从所述第二型半导体层延伸至所述第一型半导体层的凹槽，在所述外延层外形成从所述第二型半导体层延伸至所述透明基板的隔离槽；其中，所述凹槽将所述第二型半导体层和所述有源层划分为相互隔离的第一部分和第二部分，所述第一部分位于所述凹槽内，所述第二部分位于所述凹槽外；所述金属电极包括第一型电极和第二型电极，所述第一型电极设置在所述第一型半导体层上，所述第二型电极设置在所述第一部分的第二型半导体层上。
本公开实施例提供的技术方案带来的有益效果是：
通过将外延层背向透明基板的表面变成包括凸起部、凹陷部和连接部，凸起部和凹陷部为相互平行且与透明基板之间距离不同的平面，凸起部和凹陷部通过连接部连接在一起，连接部上各个点的切平面与凸起部之间的夹角相同，从而形成连接部和凸起部两种不同晶向的晶面。金属电极至少覆盖在凸起部和连接部上，可以增大金属电极覆盖在外延层的(100)晶面上的可能性，有利于减小金属电极的覆盖表面与外延层的(100)晶面之间的偏差，利用金属电极的覆盖表面原子密度的降低促进金属电极中的金属原子扩散到外延层中，增加金属电极扩散到外延层中的金属原子数量，减小金属电极和外延层之间接触势垒的影响，降低芯片电压，延长芯片的使用寿命。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管芯片的结构示意图；
图2是本公开实施例提供的外延层的俯视图；
图3是本公开实施例提供的发光二极管芯片的侧视图；
图4是本公开实施例提供的发光二极管芯片的俯视图；
图5是本公开实施例提供的一种发光二极管芯片的制作方法的流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
LED芯片包括正装、倒装和垂直三种结构。倒装结构的LED芯片包括透明基板、第一型半导体层、有源层、第二型半导体层、第一型电极和第二型电极。第一型半导体层、有源层、第二型半导体层依次层叠在透明基板上，第二型半导体层上设有延伸至第一型半导体层的凹槽。第一型电极设置在凹槽内的第一型半导体层上，第二型电极设置在第二型半导体层上。第一型电极和第二型电极分别固定在电路板上，有源层发出的光线从透明基板所在侧射出。
第一型半导体层和第二型半导体层采用半导体层材料，第一型电极和第二型电极采用金属材料，第一型电极和第一型半导体层的接触处、第二型电极和第二型半导体层的接触处存在接触势垒，需要在第一型电极和第一型半导体层之间、第二型电极和第二型半导体层之间形成欧姆接触。
对于红光LED芯片来说，由第一型电极中的金属原子扩散到第一型半导体层中、第二型电极中的金属原子扩散到第二型半导体层中形成欧姆接触。随着芯片尺寸的不断缩小，第一型半导体层上第一型电极的设置区域、第二型半导体层上第二型电极的设置区域随之减小，第一型电极扩散到第一型半导体层中的金属原子数量、第二型电极扩散到第二型半导体层中的金属原子数量相应减少，第一型电极和第一型半导体层之间接触势垒、第二型电极和第二型半导体层之间接触势垒的影响变大，芯片的电压增大，容易失效，使用寿命变短，不利于芯片的推广应用。
基于上述情况，本公开实施例提供了一种发光二极管芯片。图1为本公开实施例提供的一种发光二极管芯片的结构示意图。参见图1，该发光二极管芯片包括透明基板10、外延层20和金属电极30。外延层20覆盖在透明基板10的第一表面上。外延层20的第二表面包括凸起部21、凹陷部22和连接部23，第二表面和外延层20的第三表面相反，第三表面与第一表面接触。凸起部21和凹陷部22为相互平行的平面，凸起部21与第一表面之间的距离大于凹陷部22与第一表面之间的距离。凸起部21和凹陷部22通过连接部23连接在一起，连接部23上各个点的切平面与凸起部21之间的夹角相同。金属电极30至少覆盖在凸起部21和连接部23上，金属电极30中的金属原子扩散到外延层20中形成欧姆接触。
外延层20理论上覆盖在透明基板10的(100)晶面上，此时金属电极30覆盖在外延层20的(100)晶面上。由于(100)晶面的原子密度最低，最有利于金属电极30中的金属原子扩散到外延层20中，因此此时金属电极30扩散到外延层20中的金属原子数量达到最大，金属电极30和外延层20之间形成的欧姆接触较好。但是透明基板10在实际加工过程中无法保证外延层20的覆盖表面为透明基板10的(100)晶面，两者之间通常存在一定的偏差。
本公开实施例通过将外延层背向透明基板的表面变成包括凸起部、凹陷部和连接部，凸起部和凹陷部为相互平行且与透明基板之间距离不同的平面，凸起部和凹陷部通过连接部连接在一起，连接部上各个点的切平面与凸起部之间的夹角相同，从而形成连接部和凸起部两种不同晶向的晶面。金属电极至少覆盖在凸起部和连接部上，可以增大金属电极覆盖在外延层的(100)晶面上的可能性，有利于减小金属电极的覆盖表面与外延层的(100)晶面之间的偏差，利用金属电极的覆盖表面原子密度的降低促进金属电极中的金属原子扩散到外延层中，增加金属电极扩散到外延层中的金属原子数量，减小金属电极和外延层之间接触势垒的影响，降低芯片电压，延长芯片的使用寿命。
可选地，如图1所示，连接部23上点的切平面与凸起部21之间的夹角α为165°～175°。
连接部23上点的切平面与凸起部21之间的夹角α为165°～175°，连接部23形成晶面的晶向与凸起部21形成晶面的晶向相差较小，可以有效弥补金属电极30的设置表面与(100)晶面之间的偏差，有利于形成(100)晶面设置金属电极30。
例如，透明基板10的加工表面与透明基板10的(100)晶面之间相差10°，即凸起部21和凹陷部22与(100)晶面之间相差10°，如果连接部23上点的切平面与凸起部21之间的夹角α为170°，则连接部23恰好为(100)晶面。
可选地，如图1所示，连接部23的数量为至少两个，至少两个连接部23沿从凸起部21到凹陷部22的方向依次设置，至少两个连接部23上点的切平面与凸起部21之间的夹角α沿从凸起部21到凹陷部22的方向逐个减小。
连接部23的数量为至少两个，至少两个连接部23上点的切平面与凸起部21之间的夹角沿从凸起部21到凹陷部22的方向逐个减小，可以有效增大金属电极覆盖在外延层的(100)晶面上的可能性，有利于形成(100)晶面设置金属电极30。而且连接部23与凸起部21之间的倾斜过渡更为平缓，有利于金属电极30的稳固设置。
例如，透明基板10的加工表面与透明基板10的(100)晶面之间相差10°，即凸起部21和凹陷部22与(100)晶面之间相差10°，如果两个连接部23上点的切平面与凸起部21之间的夹角α沿从凸起部21到凹陷部22的方向依次为165°和170°，则其中一个连接部23恰好为(100)晶面。
图2为本公开实施例提供的外延层的俯视图。参见图2，可选地，凸起部21为多边形。
凸起部21为多边形，连接部23可以由多个平面首尾连接而成，方便连接部23的形成。
示例性地，如图2所示，凸起部21为六边形或者八边形。
可选地，凸起部21也可以为圆形。
可选地，如图1所示，金属电极30还覆盖在凹陷部22与连接部23连接的区域上。
金属电极30还覆盖在凹陷部22与连接部23连接的区域上，有利于金属电极30稳固设置在外延层20上。
图3为本公开实施例提供的发光二极管芯片的侧视图。参见图3，可选地，外延层20包括依次层叠在第一表面上的第一型半导体层24、有源层25和第二型半导体层26，外延层20内具有从第二型半导体层26延伸至第一型半导体层24的凹槽41，外延层20外具有从第二型半导体层26延伸至透明基板10的隔离槽42。凹槽41将第二型半导体层26和有源层25划分为相互隔离的第一部分27和第二部分28，第一部分27位于凹槽41内，第二部分28位于凹槽41外。金属电极30包括第一型电极31和第二型电极32，第一型电极31设置在第一型半导体层24上，第二型电极32设置在第一部分27的第二型半导体层26上。
本公开实施例通过在外延层20内设置从第二型半导体层26延伸至第一型半导体层24的凹槽41，将第二型半导体层26和有源层25划分为相互隔离的第一部分27和第二部分28，并在外延层20外设置从第二型半导体层26延伸至透明基板10的隔离槽42，第一部分27可以在通电后进行发光，第二部分28可以在隔离槽42划片时起到隔离作用，避免划片过程中损伤到第一部分27而造成芯片漏电。而且由于第二部分28可以对第一部分27进行保护，因此第二部分28可以通过缩小隔离槽42来实现，不会影响到有源层25的发光面积，同时增大芯片的台面面积，方便将芯片固定在粘膜上进行转移，解决芯片随着尺寸缩小而出现在粘膜上倾斜的问题。
图4为本公开实施例提供的发光二极管芯片的俯视图。参见图4，可选地，第二部分28在第一表面上的投影包括环形区域281和两个突出区域282，两个突出区域282分别连接在环形区域281的内环上，两个突出区域282位于第一型电极31相反两侧，两个突出区域282的中心连线垂直于第一型电极31和第二型电极32的中心连线。
位于第一型电极31相反两侧的区域在相关技术中设置的是第一部分27，本公开实施例将第一部分27改为第二部分28(即两个突出区域282)，可以增大芯片边缘的台面面积，有利于将芯片固定在粘膜上进行转移，有效解决芯片随着尺寸缩小而出现在粘膜上倾斜的问题。而且位于第一型电极31相反两侧的区域的发光较少，设置第一部分27改为设置第二部分28，对发光亮度的影响可以忽略不计。
示例性地，如图4所示，环形区域281为方环，两个突出区域282为方形。
示例性地，透明基板10的材料采用蓝宝石、磷化镓、碳化硅、氧化铝、氧化锌、氮化硅、玻璃中的一种。蓝宝石衬底的透光率比较高，并且材料硬度较大，化学特性稳定。
第一型半导体层24包括依次层叠的掺杂Mg的GaP层和掺杂Mg的AlInP层，有源层25为未掺杂的AlGaInP层，第二型半导体层26包括依次层叠的掺杂Si的AlInP层和掺杂Si的AlGaInP层。其中，P型GaP层也称为窗口层，P型AlInP层和N型AlInP层也称为限制层，N型AlGaInP层也称为电流扩展层。第一型电极31为金铍合金层，第二型电极32为金锗合金层。
示例性地，窗口层的厚度为5微米～7微米，如6微米。
可选地，如图3所示，该发光二极管芯片还包括层叠在透明基板10和第一型半导体层24之间的透明粘结层40。
示例性地，透明粘结层40包括氧化硅层、氧化锌层、氮化硅层、ITO(Indium TinOxide，氧化铟锡)层、In2O3层、SnO2层、TiO2层、ZrO2层中的至少一个。
示例性地，透明粘结层的厚度为2.5微米～3.5微米，如3微米。
本公开实施例提供了一种发光二极管芯片的制作方法，适用于制作图1所示的发光二极管芯片。图5为本公开实施例提供的一种发光二极管芯片的制作方法的流程图。参见图5，该制作方法包括：
步骤201：提供第一表面覆盖有外延层的透明基板。
可选地，该步骤201包括：
第一步，采用金属有机化合物化学气相沉淀(英文：Metal-organic ChemicalVapor Deposition，简称：MOCVD)技术在GaAs衬底上依次生长GaAs缓冲层、腐蚀截止层、第二型半导体层、有源层和第一型半导体层；
第二步，利用透明粘结层将透明基板键合在第一型半导体层上；
第三步，去除GaAs衬底、GaAs缓冲层、腐蚀截止层。
可选地，在第二步之前，该步骤201还包括：
对窗口层的表面进行粗化。
在实际应用中，可以使用粗化溶液对窗口层的表面进行粗化。
可选地，第二步包括：
分别在窗口层和透明基板上形成透明粘结层；
利用压力将透明基板上形成的透明粘结层与窗口层上形成的透明粘结层键合在一起。
示例性地，形成透明粘结层时，温度为200℃。
可选地，透明粘结层键合在一起之前，该制作方法还包括：
对透明粘结层进行抛光处理。
示例性地，抛光处理的透明粘结层的厚度为1微米。抛光使用抛光垫进行加工，透明粘结层的粗糙度可达到Ra0.2的级别，比较光滑。
可选地，透明粘结层键合在一起之前，该制作方法还包括：
利用氨水对透明基板上形成的透明粘结层的表面和窗口层上形成的透明粘结层的表面进行处理；
将透明基板上形成的透明粘结层和窗口层上形成的透明粘结层置于电场环境中，并利用氧气对透明基板上形成的透明粘结层的表面和窗口层上形成的透明粘结层的表面进行处理。
先利用氨水对透明粘结层的表面进行处理，再在电场环境中利用氧气对透明粘结层的表面进行处理，可以有效活化透明粘结层的表面的-OH离子，从而得到良好的键合效果。
示例性地，键合温度为300℃，键合压力为10吨。
可选地，外延层包括依次层叠在第一表面上的第一型半导体层、有源层和第二型半导体层。
该制作方法还包括：
在外延层内形成从第二型半导体层延伸至第一型半导体层的凹槽，在外延层外形成从第二型半导体层延伸至透明基板的隔离槽；其中，凹槽将第二型半导体层和有源层划分为相互隔离的第一部分和第二部分，第一部分位于凹槽内，第二部分位于凹槽外；金属电极包括第一型电极和第二型电极，第一型电极设置在第一型半导体层上，第二型电极设置在第一部分的第二型半导体层上。
示例性地，可以利用感应耦合等离子体刻蚀(英文：Inductively Coupled PlasmaEtch，简称：ICP)设备形成凹槽，等离子体密度高，刻蚀速度快，光刻胶损失少，有利于提高芯片良率。
步骤202：在外延层的第二表面上形成凸起部、凹陷部和连接部。
在本公开实施例中，第二表面和外延层的第三表面相反，第三表面与第一表面接触。凸起部和凹陷部为相互平行的平面，凸起部与第一表面之间的距离大于凹陷部与第一表面之间的距离。凸起部和凹陷部通过连接部连接在一起，连接部上各个点的切平面与凸起部之间的夹角相同。
可选地，该步骤202包括：
采用光刻技术在第二表面上形成图形化光刻胶；
干法刻蚀外延层，在第二表面上形成凸起部、凹陷部和连接部；其中，外延层的刻蚀速率小于图形化光刻胶的刻蚀速率；
去除图形化光刻胶。
利用外延层的刻蚀速率小于图形化光刻胶的刻蚀速率，使得光刻胶边缘刻蚀出斜面，即连接部。
步骤203：至少在凸起部和连接部上形成金属电极，金属电极中的金属原子扩散到外延层中形成欧姆接触。
可选地，该步骤203包括：
采用光刻技术在凹槽内和第二型半导体层上形成设定图形的负性光刻胶；
采用蒸发技术在负性光刻胶、以及没有负性光刻胶覆盖的外延层上铺设电极材料；
去除负性光刻胶和负性光刻胶上的电极材料，外延层上留下的电极材料形成金属电极。
示例性地，电极材料蒸发时保证蒸发的功率，避免蒸发时间超过5秒钟，从而防止合金成分的偏离。
可选地，在步骤203之后，该制作方法还包括：
在外延层除电极之外的区域上形成钝化保护层。
示例性地，钝化保护层为氮化硅和氧化硅的组合结构，保护效果好。
可选地，在步骤203之后，该制作方法还包括：
减薄衬底。
示例性地，衬底减薄后的厚度为120μm。
可选地，在步骤203之后，该制作方法还包括：
对衬底进行隐形切割；
对衬底进行裂片，得到至少两个相互独立的芯片；
对芯片进行测试。
通过隐形切割和裂片，可以较好的减少亮度的损失。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (9)
1.一种发光二极管芯片，其特征在于，所述发光二极管芯片包括透明基板(10)、外延层(20)和金属电极(30)；所述外延层(20)覆盖在所述透明基板(10)的第一表面上；所述外延层(20)的第二表面包括凸起部(21)、凹陷部(22)和连接部(23)，所述第二表面和所述外延层(20)的第三表面相反，所述第三表面与所述第一表面接触；所述凸起部(21)和所述凹陷部(22)为相互平行的平面，所述凸起部(21)与所述第一表面之间的距离大于所述凹陷部(22)与所述第一表面之间的距离；所述凸起部(21)和所述凹陷部(22)通过所述连接部(23)连接在一起；所述金属电极(30)至少覆盖在所述凸起部(21)和所述连接部(23)上，所述金属电极(30)中的金属原子扩散到所述外延层(20)中形成欧姆接触；
所述连接部(23)的数量为至少两个，至少两个所述连接部(23)沿从所述凸起部(21)到所述凹陷部(22)的方向依次设置，至少两个所述连接部(23)上点的切平面与所述凸起部(21)之间的夹角沿从所述凸起部(21)到所述凹陷部(22)的方向逐个减小。
2.根据权利要求1所述的发光二极管芯片，其特征在于，所述连接部(23)上点的切平面与所述凸起部(21)之间的夹角为165°～175°。
3.根据权利要求1或2所述的发光二极管芯片，其特征在于，所述凸起部(21)为多边形。
4.根据权利要求1或2所述的发光二极管芯片，其特征在于，所述金属电极(30)还覆盖在所述凹陷部(22)与所述连接部(23)连接的区域上。
5.根据权利要求1或2所述的发光二极管芯片，其特征在于，所述外延层(20)包括依次层叠在所述第一表面上的第一型半导体层(24)、有源层(25)和第二型半导体层(26)，所述外延层(20)内具有从所述第二型半导体层(26)延伸至所述第一型半导体层(24)的凹槽(41)，所述外延层(20)外具有从所述第二型半导体层(26)延伸至所述透明基板(10)的隔离槽(42)；所述凹槽(41)将所述第二型半导体层(26)和所述有源层(25)划分为相互隔离的第一部分(27)和第二部分(28)，所述第一部分(27)位于所述凹槽(41)内，所述第二部分(28)位于所述凹槽(41)外；所述金属电极(30)包括第一型电极(31)和第二型电极(32)，所述第一型电极(31)设置在所述第一型半导体层(24)上，所述第二型电极(32)设置在所述第一部分(27)的第二型半导体层(26)上。
6.根据权利要求5所述的发光二极管芯片，其特征在于，所述第二部分(28)在所述第一表面上的投影包括环形区域(281)和两个突出区域(282)，所述两个突出区域(282)分别连接在所述环形区域(281)的内环上，所述两个突出区域(282)位于所述第一型电极(31)相反两侧，所述两个突出区域(282)的中心连线垂直于所述第一型电极(31)和所述第二型电极(32)的中心连线。
7.一种发光二极管芯片的制作方法，其特征在于，所述制作方法包括：
提供第一表面覆盖有外延层的透明基板；
在所述外延层的第二表面上形成凸起部、凹陷部和连接部；其中，所述第二表面和所述外延层的第三表面相反，所述第三表面与所述第一表面接触；所述凸起部和所述凹陷部为相互平行的平面，所述凸起部与所述第一表面之间的距离大于所述凹陷部与所述第一表面之间的距离；所述凸起部和所述凹陷部通过所述连接部连接在一起；所述连接部的数量为至少两个，至少两个所述连接部沿从所述凸起部到所述凹陷部的方向依次设置，至少两个所述连接部上点的切平面与所述凸起部之间的夹角沿从所述凸起部到所述凹陷部的方向逐个减小；
至少在所述凸起部和所述连接部上形成金属电极，所述金属电极中的金属原子扩散到所述外延层中形成欧姆接触。
8.根据权利要求7所述的制作方法，其特征在于，所述在所述外延层的第二表面上形成凸起部、凹陷部和连接部，包括：
采用光刻技术在所述第二表面上形成图形化光刻胶；
干法刻蚀所述外延层，在所述第二表面上形成凸起部、凹陷部和连接部；其中，所述外延层的刻蚀速率小于所述图形化光刻胶的刻蚀速率；
去除所述图形化光刻胶。
9.根据权利要求7或8所述的制作方法，其特征在于，所述外延层包括依次层叠在所述第一表面上的第一型半导体层、有源层和第二型半导体层；
所述制作方法还包括：
在所述外延层内形成从所述第二型半导体层延伸至所述第一型半导体层的凹槽，在所述外延层外形成从所述第二型半导体层延伸至所述透明基板的隔离槽；其中，所述凹槽将所述第二型半导体层和所述有源层划分为相互隔离的第一部分和第二部分，所述第一部分位于所述凹槽内，所述第二部分位于所述凹槽外；所述金属电极包括第一型电极和第二型电极，所述第一型电极设置在所述第一型半导体层上，所述第二型电极设置在所述第一部分的第二型半导体层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010771139.1A CN112133804B (zh) | 2020-08-04 | 2020-08-04 | 发光二极管芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010771139.1A CN112133804B (zh) | 2020-08-04 | 2020-08-04 | 发光二极管芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112133804A CN112133804A (zh) | 2020-12-25 |
| CN112133804B true CN112133804B (zh) | 2022-03-18 |
Family
ID=73851301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010771139.1A Active CN112133804B (zh) | 2020-08-04 | 2020-08-04 | 发光二极管芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112133804B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114287065A (zh) * | 2021-08-20 | 2022-04-05 | 天津三安光电有限公司 | 微发光二极管及制备方法和显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1126182C (zh) * | 1998-02-10 | 2003-10-29 | 夏普公司 | 发光二极管的制造方法 |
| KR20080102538A (ko) * | 2007-05-21 | 2008-11-26 | 나이넥스 주식회사 | 플립칩 방식의 수직형 발광 소자 및 그 제조 방법 |
| CN102201508A (zh) * | 2010-03-25 | 2011-09-28 | 鸿富锦精密工业（深圳）有限公司 | 发光二极管芯片及其制作方法 |
| CN110915005A (zh) * | 2018-05-02 | 2020-03-24 | 天津三安光电有限公司 | 发光二极管及其制作方法 |
| CN111326632A (zh) * | 2020-03-08 | 2020-06-23 | 河北工业大学 | 具有梯形侧壁场板肖特基二极管的AC Micro-LED阵列 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9508902B2 (en) * | 2005-02-21 | 2016-11-29 | Epistar Corporation | Optoelectronic semiconductor device |
| CN101911317B (zh) * | 2007-12-28 | 2012-06-06 | 日亚化学工业株式会社 | 半导体发光元件及其制造方法 |
| KR20150072066A (ko) * | 2013-12-19 | 2015-06-29 | 서울바이오시스 주식회사 | 반도체 성장용 템플릿, 성장 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 |
-
2020
- 2020-08-04 CN CN202010771139.1A patent/CN112133804B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1126182C (zh) * | 1998-02-10 | 2003-10-29 | 夏普公司 | 发光二极管的制造方法 |
| KR20080102538A (ko) * | 2007-05-21 | 2008-11-26 | 나이넥스 주식회사 | 플립칩 방식의 수직형 발광 소자 및 그 제조 방법 |
| CN102201508A (zh) * | 2010-03-25 | 2011-09-28 | 鸿富锦精密工业（深圳）有限公司 | 发光二极管芯片及其制作方法 |
| CN110915005A (zh) * | 2018-05-02 | 2020-03-24 | 天津三安光电有限公司 | 发光二极管及其制作方法 |
| CN111326632A (zh) * | 2020-03-08 | 2020-06-23 | 河北工业大学 | 具有梯形侧壁场板肖特基二极管的AC Micro-LED阵列 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112133804A (zh) | 2020-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108922950B (zh) | 一种高亮度倒装led芯片及其制作方法 | |
| KR101290629B1 (ko) | 광전 소자 및 그 제조방법 | |
| US8823046B2 (en) | Light emitting diode with a current concentrating structure | |
| CN111446341B (zh) | 倒装发光二极管芯片及其制作方法 | |
| US8878227B2 (en) | Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips | |
| US9425363B2 (en) | Light emitting device | |
| US20040211972A1 (en) | Flip-chip light emitting diode | |
| US7649193B2 (en) | Semiconductor body and semiconductor chip comprising a semiconductor body | |
| US20180309029A1 (en) | Light emitting device and method of fabricating the same | |
| US8067783B2 (en) | Radiation-emitting chip comprising at least one semiconductor body | |
| US20220302345A1 (en) | Light-emitting diode device and method for manufacturing the same | |
| JP2004095944A (ja) | 発光ダイオードおよびその製造方法 | |
| KR20100099286A (ko) | 반도체 발광 장치를 위한 콘택트 | |
| CN113314650B (zh) | 提高侧向出光强度的发光二极管芯片及其制造方法 | |
| KR20080043649A (ko) | 수직형 발광 소자 | |
| CN115458666A (zh) | Micro LED微显示芯片及其制造方法 | |
| CN110718613A (zh) | 发光二极管芯片及其制作方法 | |
| US20020047131A1 (en) | Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction | |
| CN112133804B (zh) | 发光二极管芯片及其制作方法 | |
| JP2006128659A (ja) | 窒化物系半導体発光素子及びその製造方法 | |
| KR100482174B1 (ko) | 기판제거 기술을 이용한 GaN계 LED 제작 방법 | |
| TWI415297B (zh) | 光電半導體晶片 | |
| KR20060134491A (ko) | 질화물 반도체 발광 다이오드 및 그 제조 방법 | |
| KR102307081B1 (ko) | 성형된 기판을 갖는 반도체 발광 디바이스 및 그 제조 방법 | |
| US9299901B2 (en) | Semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |