CN114093951A - 一种抗emi的超结vdmos器件及制备方法 - Google Patents

一种抗emi的超结vdmos器件及制备方法 Download PDF

Info

Publication number
CN114093951A
CN114093951A CN202111341785.5A CN202111341785A CN114093951A CN 114093951 A CN114093951 A CN 114093951A CN 202111341785 A CN202111341785 A CN 202111341785A CN 114093951 A CN114093951 A CN 114093951A
Authority
CN
China
Prior art keywords
drift region
region
oxide layer
super
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111341785.5A
Other languages
English (en)
Inventor
孙德福
李东华
李泽宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JINAN JINGHENG ELECTRONICS CO Ltd
Original Assignee
JINAN SEMICONDUCTOR RESEARCH INSTITUTE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JINAN SEMICONDUCTOR RESEARCH INSTITUTE filed Critical JINAN SEMICONDUCTOR RESEARCH INSTITUTE
Priority to CN202111341785.5A priority Critical patent/CN114093951A/zh
Publication of CN114093951A publication Critical patent/CN114093951A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种抗EMI的超结VDMOS器件及其制备方法，该器件在超结的漂移区中具有由氧化层(SiO2)‑半绝缘多晶硅层(SIPOS)‑氧化层(SiO2)组成的复合介质层。氧化层隔绝漂移区与SIPOS层，SIPOS层下方与器件漏极金属相接，上方与器件源极金属相接。在器件关断状态下，复合介质层辅助耗尽超结漂移区，从而可大幅提高漂移区掺杂浓度，也可以缓解由于超结P柱与N柱之间失配导致的耐压降低现象；在器件开关过程中，由于SIPOS直接连接器件的源极与漏极，极大地提高了器件的输出电容Coss，减少了开关震荡，从而减少了器件的电压震荡dV/dt失效可能性和EMI噪声。

Description

一种抗EMI的超结VDMOS器件及制备方法
技术领域
本发明涉及半导体器件技术领域，特别涉及一种抗EMI的超结VDMOS器件及制备方法。
背景技术
本部分的陈述仅仅是提供了与本发明相关的背景技术，并不必然构成现有技术。
超结MOSFET器件广泛应用于开关电源、汽车电子、马达驱动等各种领域。它利用电荷补偿理论，漂移区由一系列交替的高掺杂P柱与N柱组成，利用P柱与N柱横向电场互相耗尽，从而提升漂移区浓度，降低导通电阻。
但是，超结MOSFET的P柱与N柱的掺杂总量需要相同或相当，若二者失配严重，会造成耐压大幅降低，对加工工艺提出了挑战。此外，超结MOSFET由于N柱与P柱互相耗尽，开关速度快，开关过程中会面对很高的漏极和源极之间的电压震荡dV/dt和电流震荡dI/dt，一方面高的电压震荡dV/dt叠加在器件上，容易造成寄生三极管开启，导致器件失效；另一方面高的电压震荡dV/dt叠加在开关***中，造成极大的电磁干扰，从而对周围的元器件和设备产生严重的电磁污染。
发明内容
为了解决现有技术的不足，本发明提供了一种抗EMI的超结VDMOS器件及制备方法，通过引入复合介质层，提高了超结MOSFET击穿电压，增强了器件的抗EMI(Electromagnetic Interference，电磁干扰)震荡能力。
为了实现上述目的，本发明采用如下技术方案：
本发明第一方面提供了一种抗EMI的超结VDMOS器件。
一种抗EMI的超结VDMOS器件，包括：
第一导电类型的衬底；
衬底下侧的漏极金属，衬底上方的超结漂移区；
位于超结漂移区内且贯穿整个超结漂移区的复合介质层，复合介质层包括：***氧化层介质、***氧化层介质内的U型SIPOS层以及U型SIPOS内的氧化层介质；
U型SIPOS上侧的源极金属；
超结漂移区上侧掺杂形成的左右两处第二导电类型的基区；
基区上侧的掺杂形成的第一导电类型的源区和第二导电类型的欧姆接触区；
源区和欧姆接触区上侧的源极金属；
基区上侧的栅氧化层；
栅氧化层上侧的栅极金属，栅极金属与源极金属通过氧化层隔开。
进一步的，超结漂移区包括第一导电类型漂移区和第二导电类型漂移区，第一导电类型漂移区的下侧与衬底的上侧连接，第一导电类型漂移区的上侧与栅氧化层的下侧连接；
第二导电类型漂移区的下侧与衬底的上侧连接，第二导电类型漂移区的上侧与第二导电类型基区的下侧连接。
进一步的，第二导电类型欧姆接触区和第一导电类型源区设置在第二导电类型基区内部。
进一步的，***氧化层介质的厚度范围为0.05μm～2μm。
进一步的，U型SIPOS层的厚度范围为0.1μm～5μm。
进一步的，U型SIPOS层的掺氧比例范围为10％～40％。
进一步的，第二导电类型漂移区的杂质总量小于或等于第一导电类型漂移区的杂质总量，第二导电类型漂移区的杂质总量与第一导电类型漂移区的杂质总量的比例范围为0.2～1。
进一步的，超结漂移区的N柱与P柱的宽度和掺杂浓度满足电荷平衡条件。
进一步的，器件所用半导体材料为体硅、碳化硅、砷化镓、磷化铟或锗硅。
本发明第二方面提供了一种抗EMI的超结VDMOS器件的制备方法，包括以下过程：
取第一导电类型的半导体衬底材料；
在衬底材料上外延形成超结结构的漂移区；
在超结漂移区内刻蚀沟槽，沟槽贯穿整个超结漂移区至第一导电类型衬底；
在沟槽侧壁生长氧化层介质；
在沟槽内淀积形成U型半绝缘多晶硅层；
在U型半绝缘多晶硅层内淀积氧化层介质；
在漂移区上方生长栅氧化层；
在栅氧化层上方淀积多晶硅栅极；
在漂移区上部离子注入并推结形成基区；
在基区上掺杂形成第一导电类型的源区和第二导电类型的欧姆接触区；
淀积中间氧化层介质；
淀积源极金属；
减薄衬底，并背金，形成漏极。
与现有技术相比，本发明的有益效果是：
1、本发明提供的具有复合介质层的抗EMI的超结VDMOS器件及制备方法，在超结漂移区中引入复合介质层，复合介质层由SiO2-SIPOS-SiO2层组成，U型SIPOS两端直接连接器件的源极与漏极，在器件阻断状态下，SIPOS作为体内场板，辅助耗尽超结漂移区，从而提高了器件击穿电压。
2、本发明提供的具有复合介质层的抗EMI的超结VDMOS器件及制备方法，U型SIPOS连接源极和漏极，直接增大了输出电容Coss，有效地降低了器件的开关震荡，提高了dV/dt耐量，降低了开关电路中的EMI电磁辐射噪声。
3、本发明提供的具有复合介质层的抗EMI的超结VDMOS器件及制备方法，SIPOS上方的源极，屏蔽栅极信号，降低了反向传输电容Crss，提高了器件开关速度，降低了器件开关损耗。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。
图1为本发明实施例1提供的具有复合介质层的抗EMI的超结VDMOS器件的结构示意图。
1、漏极金属；2、第一导电类型的衬底；3、第一导电类型漂移区；4、第二导电类型漂移区；5、第二导电类型的基区；6、第二导电类型的重掺杂欧姆接触区；7、第一导电类型源区；8、源极金属；9、氧化层介质；10、栅氧化层；11、栅极；12、氧化层介质；13、U型SIPOS；14、氧化层介质；15、源极金属。
具体实施方式
下面结合附图与实施例对本发明作进一步说明。
应该指出，以下详细说明都是例示性的，旨在对本发明提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本发明所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本发明的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
实施例1：
如图1所示，本发明实施例1提供了一种抗EMI的超结VDMOS器件，包括：
漏极金属1；
位于漏极金属1上方的第一导电类型的衬底2；
位于第一导电类型衬底2上方的超结漂移区，超结漂移区包括第一导电类型漂移区3和第二导电类型漂移区4；
位于超结漂移区上部的第二导电类型基区5；
位于第二导电类型基区5内部的第二导电类型欧姆接触区6和第一导电类型源区7；
位于第二导电类型基区5上方的栅氧化层10；
位于栅氧化层10上方的栅极11；
位于第二导电类型欧姆接触区6上方的源极金属8，源极金属8与栅极11被氧化层介质9隔开；
位于超结漂移区中间的复合介质层，包括***的氧化层介质12(可以是SiO2层)，位于氧化层介质内的U型SIPOS层13，位于U型SIPOS层内部的氧化层介质14(可以是SiO2层)，位于氧化层介质14上方的源极金属15。
其中，U型SIPOS层13底部直接与第一导电类型衬底2相接，顶部直接与源极金属15相接。
可选的，本实施例中，复合介质层***的氧化层介质12厚度为0.05μm～2μm，本领域技术人员可以根据具体工况在此范围内进行选择，这里不再赘述。
可选的，本实施例中，U型SIPOS层13的厚度为0.1μm～5μm，U型SIPOS层13的掺氧比例为10％～40％，本领域技术人员可以根据具体工况在上述范围内进行选择，这里不再赘述。
可选的，本实施例中，第二导电类型漂移区4杂质总量不大于第一导电类型漂移区3杂质总量，第二导电类型漂移区4杂质总量与第一导电类型漂移区3杂质总量的比例根据器件特性和工艺条件确定，典型范围为1/5～1/1之间，本领域技术人员可以根据具体工况在上述范围内进行选择，这里不再赘述。
本实施例所述的抗EMI的超结VDMOS器件中涉及的半导体可采用体硅、碳化硅、砷化镓、磷化铟或锗硅等半导体材料制作，本领域技术人员可以根据具体工况进行选择，这里不再赘述。
实施例2：
本发明实施例2提供了一种抗EMI的超结VDMOS器件的制备方法，包括以下过程：
取第一导电类型的半导体衬底材料；
在衬底材料上外延形成超结结构的漂移区；
在超结漂移区内刻蚀沟槽，沟槽贯穿整个超结漂移区至第一导电类型衬底；
在沟槽侧壁生长氧化层介质；
在沟槽内淀积形成U型半绝缘多晶硅层；
在U型半绝缘多晶硅层内淀积氧化层介质；
在漂移区上方生长栅氧化层；
在栅氧化层上方淀积多晶硅栅极；
在漂移区上部离子注入并推结形成基区；
在基区上掺杂形成第一导电类型的源区和第二导电类型的欧姆接触区；
淀积中间氧化层介质；
淀积源极金属；
减薄衬底，并背金，形成漏极。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种抗EMI的超结VDMOS器件，其特征在于：
包括：
第一导电类型的衬底；
衬底下侧的漏极金属，衬底上方的超结漂移区；
位于超结漂移区内且贯穿整个超结漂移区的复合介质层，复合介质层包括：***氧化层介质、***氧化层介质内的U型SIPOS层以及U型SIPOS内的氧化层介质；
U型SIPOS上侧的源极金属；
超结漂移区上侧掺杂形成的左右两处第二导电类型的基区；
基区上侧的掺杂形成的第一导电类型的源区和第二导电类型的欧姆接触区；
源区和欧姆接触区上侧的源极金属；
基区上侧的栅氧化层；
栅氧化层上侧的栅极金属，栅极金属与源极金属通过氧化层隔开。
2.如权利要求1所述的抗EMI的超结VDMOS器件，其特征在于：
超结漂移区包括第一导电类型漂移区和第二导电类型漂移区，第一导电类型漂移区的下侧与衬底的上侧连接，第一导电类型漂移区的上侧与栅氧化层的下侧连接；
第二导电类型漂移区的下侧与衬底的上侧连接，第二导电类型漂移区的上侧与第二导电类型基区的下侧连接。
3.如权利要求1所述的抗EMI的超结VDMOS器件，其特征在于：
第二导电类型欧姆接触区和第一导电类型源区设置在第二导电类型基区内部。
4.如权利要求1所述的抗EMI的超结VDMOS器件，其特征在于：
***氧化层介质的厚度范围为0.05μm～2μm。
5.如权利要求1所述的抗EMI的超结VDMOS器件，其特征在于：
U型SIPOS层的厚度范围为0.1μm～5μm。
6.如权利要求1所述的抗EMI的超结VDMOS器件，其特征在于：
U型SIPOS层的掺氧比例范围为10％～40％。
7.如权利要求1所述的抗EMI的超结VDMOS器件，其特征在于：
第二导电类型漂移区的杂质总量小于或等于第一导电类型漂移区的杂质总量，第二导电类型漂移区的杂质总量与第一导电类型漂移区的杂质总量的比例范围为0.2～1。
8.如权利要求1所述的抗EMI的超结VDMOS器件，其特征在于：
超结漂移区的N柱与P柱的宽度和掺杂浓度满足电荷平衡条件。
9.如权利要求1所述的抗EMI的超结VDMOS器件，其特征在于：
器件所用半导体材料为体硅、碳化硅、砷化镓、磷化铟或锗硅。
10.一种抗EMI的超结VDMOS器件的制备方法，其特征在于：
包括以下过程：
取第一导电类型的半导体衬底材料；
在衬底材料上外延形成超结结构的漂移区；
在超结漂移区内刻蚀沟槽，沟槽贯穿整个超结漂移区至第一导电类型衬底；
在沟槽侧壁生长氧化层介质；
在沟槽内淀积形成U型半绝缘多晶硅层；
在U型半绝缘多晶硅层内淀积氧化层介质；
在漂移区上方生长栅氧化层；
在栅氧化层上方淀积多晶硅栅极；
在漂移区上部离子注入并推结形成基区；
在基区上掺杂形成第一导电类型的源区和第二导电类型的欧姆接触区；
淀积中间氧化层介质；
淀积源极金属；
减薄衬底，并背金，形成漏极。
CN202111341785.5A 2021-11-12 2021-11-12 一种抗emi的超结vdmos器件及制备方法 Pending CN114093951A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111341785.5A CN114093951A (zh) 2021-11-12 2021-11-12 一种抗emi的超结vdmos器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111341785.5A CN114093951A (zh) 2021-11-12 2021-11-12 一种抗emi的超结vdmos器件及制备方法

Publications (1)

Publication Number Publication Date
CN114093951A true CN114093951A (zh) 2022-02-25

Family

ID=80300371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111341785.5A Pending CN114093951A (zh) 2021-11-12 2021-11-12 一种抗emi的超结vdmos器件及制备方法

Country Status (1)

Country Link
CN (1) CN114093951A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015433A1 (en) * 2000-02-12 2001-08-23 U.S. Philips Corporation Insulated gate field effect device
US20010048131A1 (en) * 2000-02-12 2001-12-06 U.S. Philips Corporation Semiconductor device
US20020130358A1 (en) * 2001-02-22 2002-09-19 Koninklijke Philips Electronics N.V. Semiconductor devices
CN105529369A (zh) * 2016-03-08 2016-04-27 中国电子科技集团公司第二十四研究所 一种半导体元胞结构和功率半导体器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015433A1 (en) * 2000-02-12 2001-08-23 U.S. Philips Corporation Insulated gate field effect device
US20010048131A1 (en) * 2000-02-12 2001-12-06 U.S. Philips Corporation Semiconductor device
US20020130358A1 (en) * 2001-02-22 2002-09-19 Koninklijke Philips Electronics N.V. Semiconductor devices
CN105529369A (zh) * 2016-03-08 2016-04-27 中国电子科技集团公司第二十四研究所 一种半导体元胞结构和功率半导体器件

Similar Documents

Publication Publication Date Title
US7023050B2 (en) Super junction / resurf LDMOST (SJR-LDMOST)
CN113130627B (zh) 一种集成沟道二极管的碳化硅鳍状栅mosfet
US20120168856A1 (en) Trench-type semiconductor power devices
CN115881797A (zh) 一种碳化硅器件及其制备方法
CN116632065A (zh) 集成sbd的碳化硅槽栅mosfet器件及其制造方法
CN111384153A (zh) 一种具有接地p型区的sgt器件及其制备方法
CN114188410A (zh) 屏蔽栅沟槽型功率mosfet器件
CN107579119B (zh) 具有复合介质层纵向超结双扩散金属氧化物半导体场效应管及其制作方法
CN105993076A (zh) 一种双向mos型器件及其制造方法
CN103515443B (zh) 一种超结功率器件及其制造方法
CN116110796A (zh) 集成sbd的碳化硅sgt-mosfet及其制备方法
CN114899219A (zh) 一种具有屏蔽效应的超结P柱和N-沟道的4H-SiC基VDMOS器件
CN106887451B (zh) 超结器件及其制造方法
CN116031303B (zh) 超结器件及其制作方法和电子器件
WO2021155386A1 (en) Process and structure for a superjunction device
CN115332338B (zh) 一种调节动态特性的超结vdmos器件及制备方法
CN114093951A (zh) 一种抗emi的超结vdmos器件及制备方法
CN102522338B (zh) 高压超结mosfet结构及p型漂移区形成方法
CN212342616U (zh) 一种抗dv/dt的SGT器件
CN111293163B (zh) 横向扩散金属氧化物半导体场效应晶体管
CN117393439B (zh) 一种增强耐压能力的碳化硅双槽栅ldmos的制造方法
CN111969041B (zh) 一种超结vdmos
CN219371032U (zh) 沟槽栅超结器件和具有其的电子装置
CN210723041U (zh) 一种耐高压高emi超结mosfet芯片
CN111244180B (zh) 一种改善动态特性的超结vdmos器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20240411

Address after: No. 13856 Jingshi West Road, Ping'an Street, Changqing District, Jinan City, Shandong Province, 250300

Applicant after: JINAN JINGHENG ELECTRONICS Co.,Ltd.

Country or region after: China

Address before: 250014 No. 51 Heping Road, Lixia District, Shandong, Ji'nan

Applicant before: JINAN SEMICONDUCTOR Research Institute

Country or region before: China

TA01 Transfer of patent application right