CN114093740A - 基板处理方法以及基板处理装置 - Google Patents

基板处理方法以及基板处理装置 Download PDF

Info

Publication number
CN114093740A
CN114093740A CN202110936739.3A CN202110936739A CN114093740A CN 114093740 A CN114093740 A CN 114093740A CN 202110936739 A CN202110936739 A CN 202110936739A CN 114093740 A CN114093740 A CN 114093740A
Authority
CN
China
Prior art keywords
substrate
electrostatic chuck
residual charge
temperature
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110936739.3A
Other languages
English (en)
Inventor
青木裕介
樫村龙成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN114093740A publication Critical patent/CN114093740A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种基板处理方法,其高效地对基板进行除电。该基板处理方法包括:(a)将基板吸附于静电卡盘的工序；(b)对上述基板进行处理的工序；(c)基于事先存储于存储部中的表示基板处理时的静电卡盘的最大表面温度与基板的残留电荷量的相关关系的信息来决定除电温度,并且将上述静电卡盘的表面温度调整至上述除电温度以上的工序；以及(d)对上述基板进行除电的工序。

Description

基板处理方法以及基板处理装置
技术领域
本发明涉及基板处理方法以及基板处理装置。
背景技术
例如,专利文献1提出了使被处理体自静电卡盘脱离的方法。专利文献1的脱离控制方法包括:在等离子体处理后断开接通于卡盘电极的电圧之后,取得作为以规定时间测定自卡盘电极流过的电流值的结果的电流值的时间积分值的工序；计算在等离子体处理中于卡盘电极充电的电荷量与上述取得的电流值的时间积分值的差值的工序；基于事先决定的、电流值的时间积分值与施加于用于支承被处理体的支承销的扭矩的相关关系,由上述差值计算与静电卡盘的残留电荷量相应的反电圧的工序；以及一边将气体导入处理室内而使等离子体生成,一边将上述反电圧接通于卡盘电极的工序。
<现有技术文献>
<专利文献>
专利文献1:日本国特开2013-161899号公报
发明内容
<本发明要解决的问题>
静电卡盘的使用温度越高温,在基板处理后进行的等离子体除电后的基板的残留电荷量越增加。于是,有时在通过支承销将基板自静电卡盘抬起时产生基板的跳动、破裂,或者销扭矩成为联锁阈值以上,产生支承销的动作停止。
本发明提供一种能够高效地对基板进行除电的技术。
<用于解决问题的手段>
根据本发明的一个方式,提供一种基板处理方法,包括:(a)将基板吸附于静电卡盘的工序；(b)对上述基板进行处理的工序；(c)基于事先存储于存储部中的表示基板处理时的静电卡盘的最大表面温度与基板的残留电荷量的相关关系的信息,决定除电温度,并且将上述静电卡盘的表面温度调整至上述除电温度以上的工序；以及(d)对上述基板进行除电的工序。
<发明的效果>
根据一个侧面,能够高效地对基板进行除电。
附图说明
图1是示出一个实施方式的等离子体处理***的一个例子的剖视示意图。
图2是示出除电处理的一个例子的图。
图3是示出除电处理中以及除电处理后的静电卡盘的卡盘电极上的电流值的一个例子的图。
图4是示出一个实施方式的残留电荷量与基板处理时的静电卡盘的最大表面温度的相关关系的近似曲线的一个例子。
图5是示出一个实施方式的残留电荷量与销升起时的销扭矩的关系的一个例子的图。
图6是示出一个实施方式的除电温度、直流电圧以及残留电荷量的关系的一个例子的图。
图7是示出参考例的基板处理方法的一个例子的流程图。
图8是示出第一实施方式的基板处理方法的一个例子的流程图。
图9是示出第二实施方式的基板处理方法的一个例子的流程图。
图10是示出一个实施方式的基板处理装置的灯部的一个例子的剖视示意图。
具体实施方式
以下,参照附图对用于实施本发明的方式进行说明。在各附图中,对相同构成部分付与相同附图标记,有时省略重复的说明。
[等离子体处理***]
首先,参照图1对能够用于执行后述第一以及第二实施方式的基板处理方法的等离子体处理***1的一个例子进行说明。
在一个实施方式中,等离子体处理***1包括基板处理装置1a以及控制部1b。基板处理装置1a包括腔室10、气体供给部20、RF(Radio Frequency)电力供给部30以及排气***40。另外,基板处理装置1a包括载置台11以及上部电极喷头12。载置台11配置于腔室10内的等离子体处理空间10s的下部区域。上部电极喷头12配置于载置台11的上方,其能够作为腔室10的顶部(ceiling)的一部分起作用。
载置台11以在等离子体处理空间10s内支承基板W的方式构成。在一个实施方式中,载置台11包括下部电极111、静电卡盘112、以及边缘环113。静电卡盘112配置于下部电极111之上,并且以在静电卡盘112的上表面支承基板W的方式构成。边缘环113以在下部电极111的周缘部上表面中包围基板W的方式配置。
在下部电极111的内部形成有流路14a。温度调节介质自设于腔室10的外部的冷却单元15经由入口配管14b被供给至流路14a,并且经由出口配管14c返回冷却单元15。冷却水或导热气体等的温度调节介质在流路14a中流动。由此,对载置台11以及载置于载置台11上的基板W的温度进行调整。
在下部电极111的流路14a的上方,设有加热机构即加热器18。加热器18与加热器电源24连接,通过加热器电源24施加电圧,从而对载置台11以及载置于载置台11上的基板W的温度进行调整。
静电卡盘112由绝缘物质形成,在静电卡盘112的内部,设有导电性的卡盘电极16。卡盘电极16与直流电源17连接。若自直流电源17的直流电压施加于卡盘电极16,则基板W在静电引力作用下被静电卡盘112吸附并保持。
在载置台11中,设有导热用气体流路(未图示),其用于将氦(He)气体等的导热用气体自导热气体供给源(未图示)供给至基板W的背面。通过该导热用气体,提高载置台11与基板W的导热,从而能够将被静电卡盘112吸附于载置台11的载置面上的基板W控制为规定的温度。
上部电极喷头12以将来自气体供给部20的一种或两种以上的处理气体供给至等离子体处理空间10s的方式构成。在一个实施方式中,上部电极喷头12具有气体入口12a、气体扩散室12b、以及多个气体出口12c。气体入口12a与气体供给部20以及气体扩散室12b流体连通。多个气体出口12c与气体扩散室12b以及等离子体处理空间10s流体连通。在一个实施方式中,上部电极喷头12以自气体入口12a经由气体扩散室12b以及多个气体出口12c而将一种或两种以上的处理气体供给至等离子体处理空间10s的方式构成。
气体供给部20可以包括一个或两个以上气体源21以及一个或两个以上的流量控制器22。在一个实施方式中,气体供给部20以将一种或两种以上的处理气体自各自对应的气体源21经由各自对应的流量控制器22供给至气体入口12a的方式构成。各流量控制器22可以包括例如质量流量控制器或圧力控制式的流量控制器。而且,气体供给部20可以包括对一种或两种以上的处理气体的流量进行调制或脉冲化的一个或两个以上的流量调制装置。
RF电力供给部30以将RF电力、例如一个或两个以上的RF信号供给至下部电极111、上部电极喷头12、或者下部电极111以及上部电极喷头12这两者那样的一个或两个以上的电极的方式构成。由此,自供给至等离子体处理空间10s的一个或两个以上的处理气体生成等离子体。因此,RF电力供给部30能够作为以在腔室内自一个或两个以上的处理气体生成等离子体的方式构成的等离子体生成部的至少一部分起作用。在一个实施方式中,RF电力供给部30包括两个RF生成部31a、31b以及两个匹配电路32a、32b。RF电力供给部30包括一个RF生成部31a以及第一匹配电路32a。在一个实施方式中,第一RF信号以自第一RF生成部31a经由第一匹配电路32a供给至下部电极111的方式构成。例如,第一RF信号具有60MHz～300MHz的范围内的频率。
RF电力供给部30包括第二RF生成部31b以及第二匹配电路32b。在一个实施方式中,第二RF信号以自第二RF生成部31b经由第二匹配电路32b供给至下部电极111的方式构成。例如,第二RF信号可以具有400kHz～13.56MHz的范围内的频率。作为替代,可以替代第二RF生成部31b而使用DC(Direct Current)脉冲生成部。
而且,虽然省略了图示,但是本发明中可以考虑其他的实施方式。例如,在替代实施方式中,RF电力供给部30将第一RF信号自RF生成部供给至上部电极喷头12。此外,可以构成为将第二RF信号自另一RF生成部供给至下部电极111,并且进一步将第三RF信号自另一RF生成部供给至下部电极111。此外,在另一替代实施方式中,DC电圧可以施加于上部电极喷头12。
而且,在各种实施方式中,一个或两个以上的RF信号(即,第一RF信号、第二RF信号等)的振幅可以进行脉冲化或调制。振幅调制可以包括在接通状态和断开状态之间、或者在两个或三个以上的不同的接通状态之间对RF信号振幅进行脉冲化。
排气***40可以与例如设于腔室10的底部的排气口10e连接。排气***40可以包括圧力阀以及真空泵。真空泵可以包括涡轮分子泵、粗抽泵或其组合。
在一个实施方式中,控制部1b对用于使基板处理装置1a执行本发明中描述的各种工序的计算机可执行命令进行处理。控制部1b可以构成为以执行在此描述的各种工序的方式对基板处理装置1a的各元件进行控制。在一个实施方式中,控制部1b的一部分或全部可以包含在基板处理装置1a中。
控制部1b可以包括例如计算机51。计算机51可以包括例如处理部(CPU:CentralProcessing Unit)511、存储部512、以及通信端口513。处理部511可以构成为基于储存于存储部512中的方案、程序进行各种控制动作。存储部512可以包括RAM(Random AccessMemory)、ROM(Read Only Memory)、HDD(Hard Disk Drive)、SSD(Solid State Drive)、或其组合。通信端口513可以通过LAN(Local Area Network)等的通信线路在与基板处理装置1a之间进行通信。
在对基板W进行处理时,将基板W搬入腔室10内的等离子体处理空间10s。基板W被自静电卡盘112突出的多个支承销保持,并且通过使支承销下降而载置于静电卡盘112上。来自直流电源17的直流电圧施加于卡盘电极16,基板W在静电引力作用下被静电卡盘112吸附。
在该状态下对基板W进行蚀刻等的期望的处理。基板处理结束后,进行除电处理,将基板W之上的残留电荷除去,使支承销上升,将基板W自静电卡盘112剥离,然后自腔室10搬出。在本实施方式中,为了高效地对基板进行除电,在除电处理后使支承销上升,并且使基板自静电卡盘脱离时(以下,也称为“销升起时”)对在卡盘电极16中流过的电流值进行测定,基于测定的电流值计算预测残留电荷量(即,基板的残留电荷的预测值)。基于预测残留电荷量与静电卡盘112的表面温度的相关关系,将除电处理时的静电卡盘112的温度控制为最优值。
[预测残留电荷量的计算]
对于预测残留电荷量Q的计算方法,参照图2以及图3进行说明。图2是示出除电处理的一个例子的图。图3示出除电处理中以及除电处理后的在静电卡盘112(ESC)的卡盘电极16流过的电流值的一个例子的图。
对图2的(a)的除电处理时的条件进行说明。在除电处理中,在腔室10内生成等离子体之后,对卡盘电极16施加负的直流电圧(等离子体除电)。此时,静电卡盘112的温度对残留电荷的迁移率产生影响。因此,在一个例子中,除电条件(等离子体条件以及静电卡盘的温度)可以设定为以下的条件(除电条件1)。
(除电条件1)
腔室内圧力 100mT(13.3Pa)
第一RF信号/第二RF信号 200W/0W
气体种类 O2气体
静电卡盘的表面温度 65℃
如图2的(a)所示,若进行除电处理,则积蓄在基板W的表面的负的电荷通过等离子体放电,从而基板W之上的负的电荷被除去。除电后,断开第一RF信号向下部电极111的供给,从而使等离子体消失。
接下来,如图2的(b)所示,使支承销41上升(销升起:Pin-Up),在将基板W自静电卡盘112剥离后,自腔室10将其搬出。在销升起时,若在基板W的背面残留正的电荷,则正的电荷经由卡盘电极16流过与地线相通的供电线。通过安装于供电线的电流计A测定此时的电流值。测定的电流值表示残留于基板W之上的电荷(残留电荷)的移动。
图3以“a”、“b”、“c”分别表示图2的(a)以及(b)中控制的第一RF信号(HF Power)、静电卡盘112(ESC)的直流电圧(HV)、以及流过卡盘电极16的电流值(ESC Current)。
图3的横轴表示时间,纵轴表示电流。图3的比在中央引出的纵线(虚线)靠左侧表示“(a)除电处理中(图2的(a))”的第一RF信号a、卡盘电极16的直流电圧b以及电流值c。右侧表示“(b)除电处理后(图2(b))”的第一RF信号a、卡盘电极16的直流电圧b以及电流值c。a中所示HF Power以及b中所示卡盘电极16的直流电圧中,图3的纵轴的上侧为High(或这接通状态),下侧为Low(或者断开状态)。例如,a中所示HF Power在(a)除电处理中维持在High的电平,在时刻t2过度至Low的电平,(b)在除电处理后维持在Low的电平。
在本实施方式的基板处理方法中,在除电处理中的时刻t1对卡盘电极16施加负的直流电圧,控制卡盘电极16的直流电圧b自正至负。接下来,在自时刻t1经过事先决定的时间后的时刻t2停止第一RF信号a的供给,使等离子体消失,结束除电处理。之后,在时刻t3使基板W销升起时,电流计A对“F”的框内所示负的电流值进行测定。
若将销升起时积蓄于静电卡盘112的积蓄电荷量设定为残留电荷量Q,则基于I＝Q/t,控制部1b的处理部511求得对销升起时测定的电流值c进行时间积分的值,将其设定为残留电荷量Q。
在该测定中,“F”所示电流产生的时间的标度非常小,优选时间分辨率(Log周期)为5ms以下。另外,基板W的残留电荷量Q的测定方法不限于此,可以如日本国特开2018-107265号公报中所示,在使基板自静电卡盘脱离之前使支承销振动而对基板的残留电荷量Q进行测定。在该测定方法中,在基板处理后通过支承销的上下移动而使基板W振动,由在使基板W振动时流过卡盘电极的诱导电流对基板的残留电荷量进行计算。但是,残留电荷量的测定方法可以使用公知的任意技术。
图4是示出一个实施方式的残留电荷量Q与基板处理时的静电卡盘112的表面温度的最大值(最大表面温度)的相关关系的一个例子的图。图4的横轴表示基板处理时的静电卡盘112的最大表面温度,纵轴是例如通过上述测定方法测定的残留电荷量Q,表示自卡盘电极16移动的电荷量。
在基板W的残留电荷量Q与基板处理中的静电卡盘112的最大表面温度之间,存在图4的近似曲线d所示的相关关系。例如在残留于基板W上的电荷量(残留电荷量Q)较多的情况下,易于使电荷自静电卡盘112移动。也就是说易于除电。并且,静电卡盘112的表面温度越高,电荷的移动越大。也就是说,可知静电卡盘112的表面温度越高,积存于基板W的残留电荷越易于移动,从而除电效率变高。因此,通过对除电处理时的静电卡盘112的表面温度进行调整,能够提高除电效率。
另外,图5是示出一个实施方式的残留电荷量Q与销升起时的施加于支承销41的销扭矩的关系的一个例子的图。销扭矩是销升起时将基板W自静电卡盘112剥离时施加于支承销41的扭矩。图5的横轴示出了通过上述测定方法测定的残留电荷量Q,纵轴示出了在销升起时测定的销扭矩的最大值。如图5的直线e所示,在残留电荷量Q与销扭矩之间存在正的相关关系,残留电荷量Q越增多,销扭矩的最大值变得越大。
图6是示出一个实施方式的除电温度、直流电圧以及残留电荷量的关系的一个例子的图。除电温度示出了除电处理中的静电卡盘112的表面温度。在图6的(a)中,将除电温度控制为65℃。在图6的(b)中,将除电温度控制为130℃。图6的(a)以及(b)的横轴表示施加于卡盘电极16的直流电圧(HV),纵轴表示残留电荷量Q。
在将图6的(a)的除电温度控制为65℃的情况下,如图4所示残留电荷量Q基本为约0.1。在该情况下,在将图6的“H”所示-2500V的直流电圧施加于卡盘电极16,进行了等离子体除电的情况下,与“G”所示不将直流电圧施加于卡盘电极16而进行等离子体除电的情况相比,残留电荷量Q的减少并不大。
另一方面,在将图6的(b)的除电温度控制为130℃的情况下,如图4所示,残留电荷量Q(>1.0)为将除电温度控制为65℃的情况的十倍以上。在该情况下,在将图6的“I”所示-1000V的直流电圧施加于卡盘电极16而进行等离子体除电的情况下的残留电荷量Q与图6的(a)的“H”所示的施加-2500V的直流电圧而进行等离子体除电的情况下的残留电荷量Q相比减少。而且,在如图6的(b)的“J”所示将-2500V的直流电圧施加于卡盘电极16而进行等离子体除电的情况下,残留电荷量Q进一步减少。
由上可知,将图4所示残留电荷量Q为大致约0.1设定为低温区域(残留电荷基本不积存的区域),残留电荷量Q成为低温区域的五倍的静电卡盘112的表面温度为残留电荷量Q的拐点。若将静电卡盘112的表面温度控制为比拐点高温,则残留电荷量Q的倾向开始较大改变。因此,将除电温度设定为残留电荷量Q成为低温区域的五倍的温度以上(Q≧0.5)。由此,增加了除电时能够移动的残留电荷量Q,能够使残留于基板W的电荷量高效移动,从而提高除电效率。
另外,优选将除电温度设定为残留电荷量Q成为低温区域的十倍的温度以上(Q≧1.0)。由此,能够在除电时使残留于基板W的电荷量更高效地移动,从而能够进一步提高除电效率。
另一方面,若将除电温度设定为比残留电荷量Q成为低温区域的七十倍的温度高的温度(Q>7.0),则由于接近静电卡盘112的吸附模式改变的温度(200℃),因此静电卡盘112的吸附功能降低。由上可知,将除电温度设定为残留电荷量Q成为低温区域的七十倍以下(Q≤7.0)的温度。由此,能够不使静电卡盘112的吸附功能降低地提高除电效率。
而且,优选将除电温度设定为残留电荷量Q为低温区域的十五倍以下(Q≤1.5)的温度。通过将除电时的静电卡盘112的温度设定为比200℃低的约130℃,能够一边稳定维持ESC的吸附特性,一边提高除电效率。
图4所示表示基板处理时的静电卡盘112的最大表面温度与基板的残留电荷量Q的相关关系的信息通过事先测定基板处理时的静电卡盘112的最大表面温度和基板的残留电荷量Q而存储于控制部1b的存储部512中。
作为测定的一个例子,如上所述,对销升起直前的基板处理时的静电卡盘112的最大表面温度进行测定,将对在除电处理中销升起时所测定的电流值c进行时间积分的值(参照图3)设定为残留电荷量Q,从而取得其关系。由此,取得图4所示表示基板处理时的静电卡盘112的最大表面温度与基板的残留电荷量Q的相关关系的近似曲线,并且将其存储于控制部1b的存储部512中。
[参考例的基板处理方法]
在对本实施方式的基板处理方法进行说明之前,参照图7对参考例的基板处理方法进行说明。图7是示出参考例的基板处理方法的一个例子的流程图。例如,参考例的基板处理方法包括基板W的除电方法,其使用基板处理装置1a而通过控制部1b的控制被执行。
参考例的基板处理方法开始后,控制部1b将基板W搬入腔室10内,并且载置于静电卡盘112上,自直流电源17向卡盘电极16施加期望的直流电圧,将基板W吸附于静电卡盘112上(步骤S1)。
接下来,控制部1b将处理气体导入腔室10内,并且施加第一RF信号而生成处理气体的等离子体,从而对基板W实施期望的处理(步骤S2)。
接下来,控制部1b在依据方案执行基板处理后,结束基板处理(步骤S3)。例如设定基板处理中的静电卡盘112的最大表面温度为65℃。
接下来,在参考例中,不论基板处理时的静电卡盘112的表面温度如何,对卡盘电极16施加事先决定的直流电圧,生成等离子体,使残留电荷对等离子体放电,进行除电处理(步骤S4)。接下来,控制部1b使支承销上升(销升起),将基板W自静电卡盘112b剥离(步骤S5)。接下来,控制部1b将基板W搬出(步骤S6),结束处理。
根据基板处理时的静电卡盘112的表面温度,基板的残留电荷量Q的移动量不同。因此,步骤S5的销升起时,根据基板处理时的静电卡盘112的表面温度,有时基板的残留电荷量Q较多,从而产生基板的跳动、破裂。例如,在图5的例子中,在残留电荷量Q为1(μA·sec)以上的情况下,需要约90(mV)的销扭矩,但是销升起时,若销扭矩为事先决定的联锁阈值以上,则基板W的销升起停止。由此,基板W的搬出停止,产量降低。因此,期望通过高效的除电,使销升起时的基板的残留电荷量Q降低至不产生基板的跳动、破裂的值。于是,在以下说明的第一以及第二实施方式的基板处理方法中,对除电处理时的静电卡盘112的表面温度进行控制,从而进行高效的除电。
<第一实施方式>
以下,参照图8对第一实施方式的基板处理方法进行说明。图8是示出第一实施方式的基板处理方法的一个例子的流程图。需要说明的是,对于与参考例的基板处理方法相同的步骤,付与相同的步骤号码。
第一实施方式的基板处理方法开始后,处理部511将基板W搬入腔室10内,载置于静电卡盘112上,自直流电源17向卡盘电极16施加期望的直流电圧,将基板W吸附于静电卡盘112(步骤S1)。
接下来,处理部511将处理气体导入腔室10内,施加第一RF信号而生成处理气体的等离子体,从而对基板W实施期望的处理(步骤S2)。接下来,处理部511在依据方案执行基板处理之后,结束基板处理(步骤S3)。
接下来,在本实施方式中,将基板W加热至除电温度以上(步骤S10)。除电温度参照事先存储了表示基板处理时的静电卡盘的最大表面温度与基板的残留电荷量的相关关系的近似曲线的存储部512来决定。
接下来,控制部1b使支承销上升(销升起),从而将基板W自静电卡盘112剥离(步骤S5)。接下来,控制部1b将基板W搬出(步骤S6),结束处理。
如上所述,根据第一实施方式的基板处理方法,通过执行以下的(a)～(d)的工序,高效地进行基板W的除电。首先,(a)将基板W吸附于静电卡盘。接下来,(b)对基板W实施蚀刻等的处理。接下来,(c)参照事先存储了表示基板处理时的静电卡盘112的最大表面温度与基板W的残留电荷量Q的相关关系的信息的存储部512来决定除电温度,并且将静电卡盘112的表面温度调整至除电温度以上。
此时在工序(c)中,对基板W的残留电荷量Q进行测定,基于残留电荷量Q和决定的除电温度,计算施加于静电卡盘112的卡盘电极16的直流电圧。例如,事先取得图6的(a)以及的(b)所示相对于各除电温度的向卡盘电极16的直流电圧(HV)的施加量与残留电荷降低量的相关关系,由销升起前的残留电荷量Q计算在除电处理中对卡盘电极16施加的直流电圧。
接下来,(d)对基板W进行除电。此时在工序(d)中,由于将静电卡盘112加热至易于除去基板W的残留电荷量Q的温度(除电温度以上)后执行除电工序,因此能够高效地对基板W进行除电。
需要说明的是,可以在执行工序(c)之后执行工序(d)。也就是说,可以在将静电卡盘112加热至除电温度后执行除电工序。也可以并行执行工序(c)和工序(d)。也就是说,可以一边将静电卡盘112升温至除电温度,一边并行或同时执行除电工序。
(除电温度的决定方法)
另外,作为决定除电温度的方法的一个例子,可以执行以下的(e)～(h)的工序。首先,(e)作为表示基板处理时的静电卡盘的最大表面温度与基板的残留电荷量的相关关系的信息,事先制作表示残留电荷量与静电卡盘的最大表面温度的相关关系的近似曲线,并将其存储于存储部512中。需要说明的是,图4是该近似曲线的一个例子。
接下来,(f)求得近似曲线的斜率最小的残留电荷量。接下来,(g)在近似曲线中,求得基板的残留电荷量Q成为在工序(f)中求得的残留电荷量的五倍以上七十倍以下的静电卡盘的最大表面温度。将静电卡盘的最大表面温度设定为残留电荷量Q的五倍以上是为了将静电卡盘112加热至易于除去基板W的残留电荷量Q的温度,若小于残留电荷量的五倍则不能自基板将残留电荷量Q充分去除。将静电卡盘的最大表面温度设定为残留电荷量Q的七十倍以下是因为若将静电卡盘112加热至比残留电荷量Q的七十倍高的温度,则接近静电卡盘112的吸附模式改变的温度(200℃),吸附特性降低。
但是,为了将静电卡盘112加热至进一步易于除去基板W的残留电荷量Q的温度,优选将静电卡盘的最大表面温度设定为残留电荷量Q的十倍以上。另外,更优选静电卡盘的最大表面温度为残留电荷量Q的十五倍以下。其理由在于,若残留电荷量Q超过十五倍,则静电卡盘112的温度上升花费时间,产量降低。
特别是,在静电卡盘112由氧化铝(Al2O3)等的陶瓷形成的情况下,优选将除电温度设定为残留电荷量Q成为低温区域的十五倍以下(Q≤1.5)的温度。
例如,在图4的例子中,通过工序(e)事先制作将残留电荷量设定为纵轴,将静电卡盘的最大表面温度设定为横轴的近似曲线d,并将其存储于存储部512中。接下来,(f)将近似曲线d的斜率成为最小的残留电荷量Q决定为0.1。
接下来,将成为在工序(f)中求得的残留电荷量Q(＝0.1)的例如十倍即Q＝1.0的静电卡盘的最大表面温度即130℃作为下限值进行计算。另外,将成为残留电荷量Q(＝0.1)的例如七十倍即Q＝7.0的静电卡盘的最大表面温度即150℃以下作为上限值进行计算。并且,(h)基于计算的最大表面温度将除电温度决定为130℃以上150℃以下的范围的温度。
由此,在将静电卡盘112加热至易于除去基板W的残留电荷量Q的温度后,能够通过进行除电处理而高效地进行除电。
也就是说,在第一实施方式的基板处理方法中,通过步骤S10将静电卡盘112加热至易于除去基板W的残留电荷量Q的除电温度后执行步骤S4的除电工序。由此,能够高效地对基板W进行除电。
<第二实施方式>
接下来,参照图9对第二实施方式的基板处理方法进行说明。图9是示出第二实施方式的基板处理方法的一个例子的流程图。需要说明的是,对于与第一实施方式的基板处理方法相同的步骤,付与相同的步骤号码。
开始第二实施方式的基板处理方法后,处理部511将基板W搬入腔室10内,将其载置于静电卡盘112上,自直流电源17向卡盘电极16施加期望的直流电圧,将基板W吸附于静电卡盘112(步骤S1)。
接下来,处理部511将处理气体导入腔室10内,施加第一RF信号从而生成处理气体的等离子体,对基板W施加期望的处理(步骤S2)。接下来,处理部511结束基板处理(步骤S3)。接下来,在本实施方式中,对基板W的电荷量进行测定(步骤S11)。
接下来,将测定的残留电荷量Q设定为预测残留电荷量,判定预测残留电荷量是否为联锁阈值以上(步骤S12)。联锁阈值事先设定并存储于存储部512中。例如,在基板为直径300mm的晶圆的情况下,联锁阈值可以设定为约1(μA·sec)。
在预测残留电荷量为联锁阈值以上的情况下,为了将静电卡盘的表面温度设定为除电温度以上而对静电卡盘112进行加热(步骤S13)。除电温度可以参照事先存储了表示基板处理时的静电卡盘的最大表面温度与基板的残留电荷量的相关关系的近似曲线的存储部512来决定。可以将静电卡盘的表面温度加热至除电温度以上且静电卡盘的最大表面温度的上限值以下。
在步骤S12中,在预测残留电荷量比联锁阈值低的情况下,不进行步骤S13的处理而进行除电处理(步骤S4)。接下来,通过销升起将基板自静电卡盘112剥离(步骤S5),将基板W搬出(步骤S6),结束处理。
在第二实施方式的基板处理方法中,对基板的电荷量进行测定,在基于测定的电荷量计算的预测残留电荷量为联锁阈值(以下,设定为第一联锁阈值)以上的情况下,将静电卡盘112的表面温度调整至除电温度以上。由此,能够避免在销升起时产生联锁而导致产量降低。
但是,不限于此,例如,对基板的电荷量进行测定,基于测定的电荷量对预测销扭矩(即,使基板自静电卡盘脱离时施加于支承销的扭矩的预测值)进行计算。可以在预测销扭矩为第二联锁阈值以上的情况下,将静电卡盘112的表面温度调整至除电温度以上。与第一联锁阈值相同,第二联锁阈值事先设定,并且存储于存储部512中。
销扭矩和残留电荷量之间存在相关关系。作为基于测定的残留电荷量Q对预测销扭矩进行计算的方法的一个例子,可以基于图5的直线e,由测定的残留电荷量Q对预测销扭矩进行计算。即使替代预测残留电荷量而使用预测销扭矩,也能够避免销升起时产生联锁而导致产量降低。
将静电卡盘112加热至除电温度的方法可以使用设于静电卡盘112内的加热器18和/或设于腔室10的内壁的静电卡盘112周边的灯部42。例如,在图1所示基板处理装置1a中,通过加热器18对静电卡盘112进行加热。而且,如图10所示,可以将灯部42配置于腔室10的上表面和侧面且静电卡盘112的周边,通过静电卡盘112的加热器18和/或灯部42对静电卡盘112进行加热。由此,能够使基板W与静电卡盘112的界面的电荷的移动更加容易,从而能够高效地对基板W进行除电。需要说明的是,灯部42可以为红外线灯。
如上所述,对于静电卡盘112,存在有助于残留吸附的易于除去电荷的温度带。根据第一以及第二实施方式的基板处理方法,事先通过残留电荷量的测定对该温度带进行确认并将其存储于存储部512中。并且,参照存储部512求得与残留电荷量相应的除电温度,在除电处理中将静电卡盘112控制为除电温度。通过该方法能够将除电处理时的静电卡盘112的温度控制为最优值,从而能够高效地对基板进行除电。
应认为此次发明的实施方式的基板处理方法以及基板处理装置在全部的点为例示而并非制限。实施方式不超过附上的权利要求书及其主旨,能够以各种方式进行变形以及改良。上述多个实施方式中记载的事项在不矛盾的范围内也可以采用其他的构成,另外,在不矛盾的范围内可以进行组合。
本发明的基板处理装置可以应用于Atomic Layer Deposition(ALD)装置、Capacitively Coupled Plasma(CCP)、Inductively Coupled Plasma(ICP)、Radial LineSlot Antenna(RLSA)、Electron Cyclotron Resonance Plasma(ECR)、Helicon WavePlasma(HWP)中的任一种类的装置。
另外,基板处理装置若是使用等离子体对基板实施规定的处理(例如,成膜、蚀刻等)的装置,其不限于蚀刻装置,也可以为成膜装置、灰化装置、掺杂装置等。

Claims (12)

1.一种基板处理方法,包括:
(a)将基板吸附于静电卡盘的工序；
(b)对上述基板进行处理的工序；
(c)基于事先存储于存储部中的表示基板处理时的静电卡盘的最大表面温度与基板的残留电荷量的相关关系的信息来决定除电温度,并且将上述静电卡盘的表面温度调整至上述除电温度以上的工序；以及
(d)对上述基板进行除电的工序。
2.根据权利要求1所述的基板处理方法,其中,
上述工序(c)具有:
对上述基板的电荷量进行测定的工序；以及
在基于上述电荷量计算的、上述工序(d)后的上述基板的残留电荷的预测值在第一联锁阈值以上的情况下,将上述静电卡盘的表面温度调整至除电温度以上的工序。
3.根据权利要求1所述的基板处理方法,其中,
上述工序(c)具有:
对上述基板的电荷量进行测定的工序；以及
在基于上述电荷量计算的、上述工序(d)后的使上述基板自上述静电卡盘脱离时施加于支承销的扭矩的预测值在第二联锁阈值以上的情况下,将上述静电卡盘的表面温度调整至除电温度以上的工序。
4.根据权利要求1至3中任一项所述的基板处理方法,其中,
上述工序(c)具有:
(e)制作表示上述残留电荷量与上述静电卡盘的最大表面温度的相关关系的近似曲线,并将其存储于上述存储部中的工序；
(f)求得上述近似曲线的斜率成为最小的残留电荷量的工序；
(g)在上述近似曲线中,求得上述基板的残留电荷量成为在上述工序(f)中求得的残留电荷量的五倍以上七十倍以下的上述静电卡盘的最大表面温度的工序；以及
(h)基于上述最大表面温度决定上述除电温度的工序。
5.根据权利要求4所述的基板处理方法,其中,
上述工序(g)在上述近似曲线中求得上述基板的残留电荷量成为在上述工序(f)中求得的残留电荷量的十倍以上的上述静电卡盘的最大表面温度。
6.根据权利要求4或5所述的基板处理方法,其中,
上述工序(g)在上述近似曲线中求得上述基板的残留电荷量成为在上述工序(f)中求得的残留电荷量的十五倍以下的上述静电卡盘的最大表面温度。
7.根据权利要求1至6中任一项所述的基板处理方法,其中,
上述工序(e)具有如下工序:在将上述基板载置于上述静电卡盘上的状态下,在使支承销上升时,通过对上述静电卡盘的卡盘电极之上的电流值进行时间积分,计算上述残留电荷量。
8.根据权利要求1至7中任一项所述的基板处理方法,其中,
在上述工序(c)中,具有如下工序:对上述基板的电荷量进行测定,基于上述电荷量和上述除电温度,计算施加于上述静电卡盘的直流电圧。
9.根据权利要求1至8中任一项所述的基板处理方法,其中,
上述工序(c)通过设于上述静电卡盘内的加热器和/或设于腔室的内壁的灯部将上述静电卡盘的表面温度调整至除电温度以上。
10.根据权利要求1至9中任一项所述的基板处理方法,其中,
在执行工序(c)后执行工序(d)。
11.根据权利要求1至9中任一项所述的基板处理方法,其中,
并行执行工序(c)和工序(d)。
12.一种基板处理装置,具有:腔室；静电卡盘,其在上述腔室内对基板进行吸附；以及控制部,
上述控制部构成为执行如下工序:
(a)将基板吸附于静电卡盘的工序；
(b)对上述基板进行处理的工序；
(c)基于事先存储于存储部中的表示基板处理时的静电卡盘的最大表面温度与基板的残留电荷量的相关关系的信息来决定除电温度,并且将上述静电卡盘的表面温度调整至上述除电温度以上的工序；以及
(d)对上述基板进行除电的工序。
CN202110936739.3A 2020-08-24 2021-08-16 基板处理方法以及基板处理装置 Pending CN114093740A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020141073A JP7489865B2 (ja) 2020-08-24 2020-08-24 基板処理方法及び基板処理装置
JP2020-141073 2020-08-24

Publications (1)

Publication Number Publication Date
CN114093740A true CN114093740A (zh) 2022-02-25

Family

ID=80269784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110936739.3A Pending CN114093740A (zh) 2020-08-24 2021-08-16 基板处理方法以及基板处理装置

Country Status (3)

Country Link
US (1) US11664263B2 (zh)
JP (1) JP7489865B2 (zh)
CN (1) CN114093740A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3245369B2 (ja) * 1996-11-20 2002-01-15 東京エレクトロン株式会社 被処理体を静電チャックから離脱する方法及びプラズマ処理装置
US6125025A (en) * 1998-09-30 2000-09-26 Lam Research Corporation Electrostatic dechucking method and apparatus for dielectric workpieces in vacuum processors
WO2001003176A1 (fr) * 1999-07-02 2001-01-11 Matsushita Electric Industrial Co., Ltd. Dispositif de formation de bosses sur substrat semi-conducteur generateur de charge electrique, procede de suppression de la charge electrique d'un substrat generateur de charge electrique, dispositif de suppression de la charge electrique d'un substrat generateur de charge electrique et substrat semi-conducteur generateur
JP4002169B2 (ja) * 2002-11-21 2007-10-31 日本碍子株式会社 静電チャック
US20090088041A1 (en) * 2007-09-25 2009-04-02 Canon Anelva Corporation Display substrate manufacturing method and vacuum processing apparatus
US8313612B2 (en) * 2009-03-24 2012-11-20 Lam Research Corporation Method and apparatus for reduction of voltage potential spike during dechucking
JP6013740B2 (ja) 2012-02-03 2016-10-25 東京エレクトロン株式会社 離脱制御方法及びプラズマ処理装置の制御装置
JP6820206B2 (ja) 2017-01-24 2021-01-27 東京エレクトロン株式会社 被加工物を処理する方法

Also Published As

Publication number Publication date
US20220059385A1 (en) 2022-02-24
JP7489865B2 (ja) 2024-05-24
JP2022036719A (ja) 2022-03-08
US11664263B2 (en) 2023-05-30

Similar Documents

Publication Publication Date Title
JP6071514B2 (ja) 静電チャックの改質方法及びプラズマ処理装置
US11764038B2 (en) Plasma processing apparatus, electrostatic attraction method, and electrostatic attraction program
KR101164829B1 (ko) 일 세트의 플라즈마 처리 단계를 튜닝하는 방법 및 장치
CN111430207A (zh) 等离子体处理方法和等离子体处理装置
US9466519B2 (en) De-chuck control method and control device for plasma processing apparatus
KR20150098197A (ko) 에칭 방법 및 플라즈마 처리 장치
CN109427534B (zh) 脱离控制方法和等离子体处理装置
KR20170072809A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US10818502B2 (en) System and method of plasma discharge ignition to reduce surface particles
JP7366188B2 (ja) 電源システム
KR20160149151A (ko) 플라즈마 처리 방법
US10553409B2 (en) Method of cleaning plasma processing apparatus
TW202249540A (zh) 脈衝dc電漿腔室中的電漿均勻性控制
KR102538188B1 (ko) 플라즈마 처리 장치의 세정 방법
TW201940257A (zh) 清潔方法及處理裝置
US20210183631A1 (en) Plasma processing apparatus and plasma processing method
TWI831956B (zh) 清潔處理方法及電漿處理裝置
CN114093740A (zh) 基板处理方法以及基板处理装置
US9922841B2 (en) Plasma processing method
US20210082671A1 (en) Electrostatic attraction method and plasma processing apparatus
US20240213002A1 (en) Plasma processing method and plasma processing apparatus
TW202330120A (zh) 清潔方法、基板之處理方法及電漿處理裝置
KR20220091388A (ko) 플라스마 처리 장치 및 플라스마 처리 방법
CN115910771A (zh) 蚀刻方法和等离子体蚀刻装置
CN112908820A (zh) 一种等离子处理***及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination