CN114070271A - 基于相位插值的时钟抖动产生装置及其方法 - Google Patents

Abstract

本发明公开了基于相位插值的时钟抖动产生装置及其方法，时钟抖动产生装置包括抖动相位输入单元、可编程时钟产生单元、相位译码器、相位选择器及相位插值器；抖动相位输入单元提供抖动相位值，连接相位译码器；可编程时钟产生单元，产生四相正交时钟信号，连接相位选择器；相位选择器根据相位译码器的输出值从四相正交时钟信号中选择两相正交时钟信号；相位译码器与相位选择器均连接相位插值器；相位插值器根据抖动相位值对所选择的两相正交时钟信号进行插值，输出时钟抖动信号。本发明时钟在抖动的可控范围内，并且任意相位可调，灵活性极强，产生的杂散和抖动较低，误差小，精度高，精度不受抖动相位的影响，且与基准时钟源同步。

Description

基于相位插值的时钟抖动产生装置及其方法

技术领域

本发明涉及集成电路领域，具体地讲，涉及一种基于相位插值的时钟抖动产生装置及其方法。

背景技术

近年来，电子技术飞速发展，通信技术特别是嵌入式领域的通信技术也随之不断发展。从目前的情况来看，数字化设备的发展伴随着半导体器件的发展，朝着集成化、智能化、高速化的方向演变。在这个大趋势下，串行数据传输技术已经成为高速数据传输的主流方式。

而在传统测试领域，尤其是对高频电路、高速串行数字设备等进行的噪声容限、抖动容限测试是至关重要的环节。针对码字的抖动容限测试，可以通过给时钟信号加抖动，然后以该时钟驱动测试码（通常是伪随机编码）发送，从而实现码字的间接加抖效果。针对不同的应用场景，需要有不同的测试参数，往往需要不同的抖动形式来满足特定的测试要求，从而对***故障和不稳定的因素进行分析并知道后续的改进。

抖动分为随机性抖动（RJ）和确定性抖动(DJ),其中随机性抖动通常由器件的热噪声、晶振的随机振动以及宇宙射线（信号的反射、串扰、开关噪声、电源干扰、EMI等都会产生随机性抖动）等不确定性因素引起，满足高斯分布，理论上是无界和无限大的，但在抖动测试***中，通常随机抖动设定为满足一定边界条件，该边界以外的区域理论上拥有极小的概率密度近似于0。确定性抖动分为周期性抖动（PJ/SJ）、数据相关抖动（DDJ/ISI）和占空比抖动（DCD）三种。抖动容限通常选取周期性抖动调整抖动的幅度来进行标定测试，从而得到相关的抖动容限曲线。

对于高速串行信号的质量通常以眼图测试为准，在眼图中可以通过观察抖动(Jitter)的峰峰值(P-P)和均方根(RMS)，以此来对数据抖动进行量化。高速串行数据标准一般要求在特定误码率下（例如10e-12）的总体抖动、确定抖动和随机抖动等指标不能过大。由于时钟***直接决定了数据发送和接收的信号质量，因此通信***重点关注时钟的抖动。

为了测量数字***的抖动容限，就需要模拟产生多种类型的幅度可控的时钟抖动，以对通信***进行针对性的测试，检测***设计的性能是否满足通信协议规定的指标要求。

目前，本领域主要是利用可编程延迟线的原理来进行加抖，在VCO输出的基频或者PLL反馈环路的分频器上进行处理，添加相位抖动等，然后由鉴相器产生相位误差转化为电压控制VCO进行相位变化，但是这种方法存在以下不足：

1）现有技术均是对基准时钟本身进行操作，实现方式直接粗暴，容易引入误差和非目标抖动，从而在抖动容限测试时，造成误差增大。2）利用可编程延迟线加抖的***相对复杂，成本相对较高。3）可编程延迟线的相位精度与相位调整幅度形成矛盾，调整幅度大则精度低，精度高则调整幅度小。

发明内容

发明目的：为了解决现有技术中，时钟抖动信号产生电路结构复杂、精度低、误差大的问题，本发明提供一种基于相位插值的时钟抖动产生装置及其方法。

技术方案：一种基于相位插值的时钟抖动产生装置，包括抖动相位输入单元、可编程时钟产生单元、相位译码器、相位选择器及相位插值器；抖动相位输入单元用于提供抖动相位值，输出端连接相位译码器；可编程时钟产生单元，用于产生四相正交时钟信号，输出端连接相位选择器；所述相位选择器用于根据相位译码器的输出值从四相正交时钟信号中选择两相正交时钟信号；相位译码器与相位选择器的输出端均连接相位插值器输入端；相位插值器，用于根据抖动相位值对所选择的两相正交时钟信号进行插值，输出时钟抖动信号。

进一步地，所述可编程时钟产生单元包括锁相环及四相正交时钟产生电路，锁相环的输入端输入参考时钟信号及基准时钟频率值，锁相环输出端连接四相正交时钟产生电路的输入端，所述四相正交时钟产生电路输出四相正交时钟信号。

进一步地，所述抖动相位输入单元直接输入抖动相位值至相位译码器。

进一步地，所述抖动相位输入单元包括抖动波形产生电路及抖动幅度调制电路，抖动波形产生电路的输入端输入抖动数据，所述抖动数据包括时钟抖动的类型，抖动波形产生电路的输出端连接抖动幅度调制电路，抖动幅度调制电路输出端连接相位译码器。

进一步地，还包括时钟整形电路，时钟整形电路包含依次连接的低通滤波器、触发器、反相器及与逻辑器件；抖动相位输入单元还包括象限切换标志产生器，所述象限切换标志产生器输入端连接抖动幅度调制电路，象限切换标志产生器的输出端连接触发器输入端，象限切换标志产生器用于识别抖动相位由四象限到一象限的切换；相位插值器的输出端经低通滤波器连接触发器及与逻辑器件，触发器输出端连接反相器输入端，反相器输出端连接与逻辑器件，与逻辑器件输出滤波后的时钟抖动信号。

进一步地，所述四相正交时钟信号包括0°、90°、180°、270°正交时钟信号。

进一步地，所述可编程时钟产生单元输出的0°正交时钟信号与时钟整形电路中触发器的复位端连接，所述0°正交时钟信号用于复位触发器。

一种基于相位插值的时钟抖动产生方法，包括以下步骤：

先根据参考时钟信号及基准时钟频率值产生基准时钟，再由基准时钟产生四相正交时钟信号；

提供时钟抖动相位值，根据抖动相位值从四相正交时钟信号中选择两相正交时钟信号，并根据抖动相位值与两相正交时钟信号间的关系，得到两相正交时钟信号的幅值系数；

通过所选的两相正交时钟信号及其幅值系数，由相位插值器得到相位抖动信号并输出。

进一步地，在得到相位抖动信号后，对相位抖动信号进行整形，具体整形方法为：

用低通滤波器对整形前的时钟抖动信号初步去除毛刺；当抖动相位值由第四象限切换到第一象限时，产生一个标志脉冲信号，对标志脉冲信号寄存后取反，将取反后的信号与初步去除毛刺的信号相与，得到整形后的时钟抖动信号。

进一步地，所述抖动相位值可直接提供，也可根据抖动数据由抖动波形产生电路及抖动幅度调制电路生成。

本发明提供的一种基于相位插值的时钟抖动产生装置及其方法，相比较现有技术，存在以下有益效果：

（1）利用相位插值器代替现有技术中对基准时钟直接操作的传统方案，利用四相正交基准时钟合成所需抖动相位的时钟，时钟在抖动的可控范围内，并且任意相位可调，具有极强的灵活性，产生的杂散和抖动较低，误差小，精度高，精度不受相位调整幅度的影响，且与基准时钟源同步。除自身所需抖动无额外引入噪声的特点，且不直接作用于基频，有效保证了基准时钟的纯净度和稳定度，适用于SERDES的抖动容限测试，能有效提高高速串行总线***可靠性测试的精度；

（2）时钟抖动产生装置结构相对简单，成本相对较低；

（3）对相位切换进行预判，通过组合逻辑对相位切换产生的毛刺进行滤除，得到相位确定无杂散的理想抖动信号。

附图说明

图1为实施例一基于相位插值的时钟抖动产生装置的整体框图；

图2为可编程时钟产生单元的示意图；

图3为实施例一抖动相位输入单元的另一种实现方式的整体框图；

图4为相位译码器的示意图；

图5为相位插值原理的示意图；

图6为相位插值器的示意图；

图7为正交时钟及经相位插值后的时钟波形图；

图8为加随机抖动的时序图；

图9为随机抖动的统计结果；

图10为滤波整形电路的示意图；

图11为时钟整形时序图；

图12为实施例二基于相位插值的时钟抖动产生装置的整体框图。

具体实施方式

下面结合附图和具体实施例对本发明做进一步解释说明。

实施例一：

一种基于相位插值的时钟抖动产生装置，如图1所示，包括可编程时钟产生单元M1、抖动相位输入单元M2、相位选择器M3、相位译码器M4及相位插值器M5。可编程时钟产生单元M1包含锁相环和四相正交时钟产生电路。

基于相位插值的时钟抖动产生方法，包括以下步骤：

先根据参考时钟信号及基准时钟频率值产生基准时钟，再由基准时钟产生四相正交时钟信号；

提供时钟抖动相位值，所述抖动相位值可直接提供，也可根据抖动数据由抖动波形产生电路及抖动幅度调制电路生成。根据抖动相位值从四相正交时钟信号中选择两相正交时钟信号，并根据抖动相位值对所选择的两相正交时钟信号进行相位插值。其中相位插值需要根据抖动相位值确定两相正交时钟信号之间的关系，得到两相正交时钟信号的幅值参数，具体可采用查找表获取；

通过所选的两相正交时钟信号及其幅值参数，由相位插值器得到相位抖动信号并输出。

该方法可根据输入的抖动数据即时调整包括确定性抖动和随机性抖动在内的等任意形式的时钟抖动信号，该方法简单高效，可用于高速SERDES的抖动容限仿真和测试。

以下从各单元论述本方法的实现过程：

如图2，可编程时钟产生单元M1，包括锁相环、四相正交时钟产生电路，锁相环的两个输入端分别输入参考时钟信号及基准时钟频率值，锁相环输出端连接四相正交时钟产生电路的输入端，四相正交时钟产生电路的输出端连接相位选择器M3。可编程时钟产生单元M1根据输入的基频时钟频率值，将参考时钟倍频到设定的中频上，由VCO内部通过四相调制电路，产生0°/90°/180°/270°四相正交基准时钟，随后该四路时钟被送入到相位选择器中，为插值做准备。另外，0相位时钟作为驱动时钟被送入抖动相位输入单元M2，驱动抖动相位输入单元M2工作，目标相位则在下一个周期产生。

抖动相位输入单元M2，输出端连接相位译码器M4。抖动相位输入单元M2产生的抖动相位值不限制于某一具体类型，可以是随机性的，也可以是周期性的，根据实际需求进行调整。其形式也可以是多样的，比如可以直接提供一个抖动相位值，也可以通过抖动数据由抖动波形产生电路及抖动幅度调制电路生成，如图3，抖动波形产生电路的输入端输入抖动数据，抖动数据指抖动的类型，比如抖动是随机抖动还是周期性抖动，还是确定性抖动，抖动数据与抖动幅度共同构成抖动波形的两大因素。抖动波形产生电路的输出端连接抖动幅度调制电路，抖动幅度调制电路输出端连接相位译码器M4。例如，抖动波形产生电路具体可采用DDS或者伪随机序列生成器等实现，最终产生的相位值是有符号的二进制补码形式，然后被送入无符号的相位译码器M4进行相位译码。该装置的相位分辨率取决于插值相位的位数，位数可根据实际需要进行调整，比如本实施例选择9位的相位插值器。

所述相位译码器M4的输出端与相位选择器M3连接，相位选择器M3的输出端连接相位插值器M5输入端，相位插值器M5输出时钟抖动信号。

相位译码器M4对接收到的有符号的相位值进行译码截位，然后根据高两位进行相位选择，对剩余的位转换成无符号相位值。图4所示是相位译码器M4的一种实现方法，本样例中四相插值，相位分辨率设定为1/512 UI,因此总计需要9位，如图所示，高两位用来对四相基准时钟进行选择，然后低7位插值数据送入插值模块PI，由插值器在两正交时钟间***所需相位，图7为正交时钟和经正交时钟插值后得到的时钟。

然后相位选择器M3根据抖动相位输入单元M2提供的相位值从四相正交时钟信号中选择两相正交时钟信号，用于后续插值计算。

相位译码器M4对接收到的有符号数的相位值进行截位译码，然后根据高两位进行相位选择，对剩余的位转换成无符号数后，相位插值器M5根据公式（1）进行相位插值。

其中Clk_I和CLK_Q为一组正交时钟，该组正交时钟根据要插值的相位值从四相正交基准时钟中选择。

即为这组正交时钟的幅值系数。

图5所示是本样例中相位插值的原理，例如0°和90°的相位，欲得到相位为θ的时钟信号，则分别在正交基信号上得到

和

两组矢量信号，其幅度分别为 cos(θ)和sin(θ)，根据公式(1)合成相位θ的矢量信号即为插值后输出信号。如图所示，首先由相位选择器M3选择两路正交信号Clk_I和CLK_Q，送入相位插值器M5，本设计中相位插值器M5的分辨率设计为1/512 UI，cos和sin值可实时计算得到，也可根据查找表来实现。本实施例采用查表来实现，相位插值器M5的一种实现方法如图6所示，实际上，具体实现不限于该电路。

以5GHz标准时钟的实验为例，外部参考时钟为40Mhz，则输入时钟参数设置为125，该参数送入分频器，分频器可根据是否需要小数分频设置成Δ-∑分频器或者整数分频器，由实际需要进行调整。由鉴相器对分频器输出的信号进行相位比较，电荷泵将相位误差转换为电流形式，由环路滤波器转化为电压信号控制VCO输出基准频率，VCO通过内部移相器分别产生0°、90°、180°和270°的四相正交基准时钟。加入随机抖动（均值为0，σ=0.0121 UI）的情况下，其时钟波形和统计结果如图8和图9所示。当相位值为5，高两位为0，选择0°、270°两个相位的正交信号，相位插值5，本实施例采用16位查找表得到量化后的

，归一化为0.9981和0.0613，θ=3.6°(δ≈0.01UI)。如图所示，其抖动时钟在当前周期内超前(T≈0.01UI)，其整体分布统计结果显示抖动分布近似为正太分布，符合随机抖动的特性。

实施例二：

在控制抖动相位值的过程中不可避免会出现由于抖动相位切换导致的时钟毛刺，尤其是当抖动相位出现第四象限到第一象限的跳变即由相位滞后变为相位超前的时刻，毛刺比较严重。因此实施例二增加了时钟整形电路M6来对时钟抖动进行整形，通过预判相位切换的跳变沿，由组合逻辑对相位切换产生的毛刺进行消除，如图12。

定义一个相位象限切换的预判标志信号Flag，鉴于发送时钟的相位具有可预测性，即首先由抖动相位输入单元M2提前生成下一周期的相位值，然后对当前周期和下一周期的数据进行判别。测试中统计发现当相位出现延迟时，尤其是当相位出现第四象限到第一象限的跳变即由相位滞后变为相位超前，拉低当前周期的标志信号，当0°的时钟信号拉高时则对该标志信号进行复位。将该标志信号取反后与含毛刺的时钟抖动信号相与，则将毛刺信号滤除，输出的时钟则是无毛刺的时钟抖动信号。

结构上，如图10，时钟整形电路M6包含依次连接的低通滤波器、触发器、反相器及与逻辑器件，抖动相位输入单元M2还包括象限切换标志产生器，所述象限切换标志产生器输入端连接抖动幅度调制电路，象限切换标志产生器的输出端连接触发器输入端，象限切换标志产生器用于识别抖动相位由四象限到一象限的切换；相位插值器M5的输出端经低通滤波器连接触发器及与逻辑器件，触发器输出端连接反相器输入端，反相器输出端连接与逻辑器件，与逻辑器件输出滤波后的时钟抖动信号。其中，低通滤波器采用2倍数据率截止频率的切比雪夫II型滤波器，也可根据需要选择其他合适的低通滤波器。具体的，当信号出现第四象限到第一象限的切换时，Flag拉高，ClkPi为插值后未滤波的原始时钟，经低通滤波器初步滤除毛刺，在其下降沿将Flag标志寄存，取反后与ClkPi相与则可将毛刺滤除，得到纯净信号ClkOut。ClkBase为0相位的基准时钟。此外，还需要将可编程时钟产生单元输出的0°正交时钟信号ClkBase与触发器复位端连接，所述0°正交时钟信号用于复位象限切换标志产生器。在0°正交时钟信号上升沿对寄存器进行复位，保证ClkPi在滤除毛刺后正常输出下一周期信号，滤波的过程和滤波信号如图11所示，时钟上升沿的毛刺得到有效滤除。

综上所述，本实施例提供了一种基于相位插值的时钟抖动产生方法，所阐述的方法相比于现有技术中基于延迟线或者对主时钟本身进行加抖操作的方法，具有更精准的抖动相位和较小的杂散以及更简单的结构，适用于USB3.0、RAPID IO 等协议要求的高速串行设备的抖动容限的测试。

Claims (10)

1.一种基于相位插值的时钟抖动产生装置，其特征在于，包括抖动相位输入单元、可编程时钟产生单元、相位译码器、相位选择器及相位插值器；抖动相位输入单元用于提供抖动相位值，输出端连接相位译码器；可编程时钟产生单元，用于产生四相正交时钟信号，输出端连接相位选择器；所述相位选择器用于根据相位译码器的输出值从四相正交时钟信号中选择两相正交时钟信号；相位译码器与相位选择器的输出端均连接相位插值器输入端；相位插值器，用于根据抖动相位值对所选择的两相正交时钟信号进行插值，输出时钟抖动信号。

2.根据权利要求1所述的基于相位插值的时钟抖动产生装置，其特征在于，所述可编程时钟产生单元包括锁相环及四相正交时钟产生电路，锁相环的输入端输入参考时钟信号及基准时钟频率值，锁相环输出端连接四相正交时钟产生电路的输入端，所述四相正交时钟产生电路输出四相正交时钟信号。

3.根据权利要求1或2所述的基于相位插值的时钟抖动产生装置，其特征在于，所述抖动相位输入单元直接输入抖动相位值至相位译码器。

4.根据权利要求1或2所述的基于相位插值的时钟抖动产生装置，其特征在于，所述抖动相位输入单元包括抖动波形产生电路及抖动幅度调制电路，抖动波形产生电路的输入端输入抖动数据，所述抖动数据包括时钟抖动的类型，抖动波形产生电路的输出端连接抖动幅度调制电路，抖动幅度调制电路输出端连接相位译码器。

5.根据权利要求1或2所述的基于相位插值的时钟抖动产生装置，其特征在于，还包括时钟整形电路，时钟整形电路包含依次连接的低通滤波器、触发器、反相器及与逻辑器件；抖动相位输入单元还包括象限切换标志产生器，所述象限切换标志产生器输入端连接抖动幅度调制电路，象限切换标志产生器的输出端连接触发器输入端，象限切换标志产生器用于识别抖动相位由四象限到一象限的切换；相位插值器的输出端经低通滤波器连接触发器及与逻辑器件，触发器输出端连接反相器输入端，反相器输出端连接与逻辑器件，与逻辑器件输出滤波后的时钟抖动信号。

6.根据权利要求5所述的基于相位插值的时钟抖动产生装置，其特征在于，所述四相正交时钟信号包括0°、90°、180°、270°正交时钟信号。

7.根据权利要求6所述的基于相位插值的时钟抖动产生装置，其特征在于，所述可编程时钟产生单元输出的0°正交时钟信号与时钟整形电路中触发器的复位端连接，所述0°正交时钟信号用于复位触发器。

8.一种基于相位插值的时钟抖动产生方法，其特征在于，包括以下步骤：

先根据参考时钟信号及基准时钟频率值产生基准时钟，再由基准时钟产生四相正交时钟信号；

提供时钟抖动相位值，根据抖动相位值从四相正交时钟信号中选择两相正交时钟信号；

根据抖动相位值对所选择的两相正交时钟信号进行插值，输出时钟抖动信号并输出。

9.根据权利要求8所述的基于相位插值的时钟抖动产生方法，其特征在于，在得到相位抖动信号后，对相位抖动信号进行整形，具体整形方法为：

用低通滤波器对整形前的时钟抖动信号初步去除毛刺；当抖动相位值由第四象限切换到第一象限时，产生一个标志脉冲信号，对标志脉冲信号寄存后取反，将取反后的信号与初步去除毛刺的信号相与，得到整形后的时钟抖动信号。

10.根据权利要求8或9所述的基于相位插值的时钟抖动产生方法，其特征在于，所述抖动相位值可直接提供，也可根据抖动数据由抖动波形产生电路及抖动幅度调制电路生成。

Images