CN114038427B - 显示面板 - Google Patents

Abstract

本发明实施例公开了一种显示面板，包括像素电路，像素电路包括驱动模块、存储模块、数据写入模块、补偿模块、漏电抑制模块和发光模块，漏电抑制模块用于在初始化阶段向驱动模块的控制端以及发光模块写入初始化电压，以及在发光阶段保持驱动模块控制端的电位；漏电抑制模块包括第一子晶体管、第二子晶体管和第三子晶体管，第一子晶体管和第二子晶体管形成第一双栅晶体管连接于初始化信号线和驱动模块的控制端之间，第一子晶体管和第三子晶体管形成第二双栅晶体管连接于初始化信号线和发光模块之间。本发明实施例提供的技术方案通过在驱动模块控制端的漏电路径上设置双栅晶体管来降低驱动模块控制端的漏电，从而保持驱动模块控制端电位的稳定性。

Description

显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种显示面板。

背景技术

有机电致发光二极管(Organic Light Emitting Diode，OLED)显示面板具有低功耗、生产成本低和自发光等特点，成为当前领域研究热点。

现有显示面板中通常包括像素电路，像素电路有包含驱动晶体管和发光二极管，驱动晶体管产生驱动发光二极管发光的驱动电流。目前，像素电路在工作的过程中，驱动晶体管的栅极存在电位不稳定问题，影响显示装置的显示效果。

发明内容

本发明实施例提供一种显示面板，以提高驱动模块控制端电压的稳定性，进而优化了显示装置的显示效果。

第一方面，本发明实施例提供了一种像素电路，包括：驱动模块、存储模块、数据写入模块、补偿模块、漏电抑制模块和发光模块；

所述数据写入模块连接于所述驱动模块与数据线之间，用于在数据写入阶段向所述驱动模块的控制端写入所述数据线输出的数据电压；所述存储模块与所述驱动模块的控制端连接，用于存储所述驱动模块控制端的电压；

所述补偿模块连接于所述驱动模块与所述发光模块连接的一端和所述驱动模块的控制端之间，用于在补偿阶段对所述驱动模块的阈值电压进行补偿；所述驱动模块用于在发光阶段根据所述存储模块存储的电压向所述发光模块提供驱动信号，以驱动所述发光模块发光；

所述漏电抑制模块用于在初始化阶段向所述驱动模块的控制端以及所述发光模块写入初始化电压，以及在发光阶段保持所述驱动模块控制端的电位；其中，所述漏电抑制模块包括第一子晶体管、第二子晶体管和第三子晶体管，所述第一子晶体管和第二子晶体管形成第一双栅晶体管连接于初始化信号线和所述驱动模块的控制端之间，所述第一子晶体管和所述第三子晶体管形成第二双栅晶体管连接于所述初始化信号线和所述发光模块之间。

可选地，所述第一双栅晶体管的栅极和所述第二双栅晶体管的栅极连接同一扫描线。

可选地，所述驱动模块包括驱动晶体管，所述数据写入模块包括数据写入晶体管，所述存储模块包括存储电容，所述发光模块包括发光二极管，所述补偿模块包括补偿晶体管；

所述第一子栅晶体管的栅极、所述第二子栅晶体管的栅极和所述第三子晶体管的栅极均与第一扫描线连接，所述第一子栅晶体管的第一极和与所述初始化信号线连接，所述第一子栅晶体管的第二极分别与所述第二子晶体管的第一极和所述第三子晶体管的第一极连接，所述第二子晶体管的第二极与所述驱动晶体管的栅极连接，所述第三子晶体管的第二极与所述发光二极管的第一极连接，所述发光二极管的第二极与第二电源连接；

所述数据写入晶体管的栅极与第二扫描线连接，所述数据写入晶体管的第一极与所述数据线连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极连接；所述存储电容的第一极与第一电源连接，所述存储电容的第二极与所述驱动晶体管的栅极连接；

所述补偿晶体管的栅极与所述第二扫描线连接，所述补偿晶体管的第一极与所述驱动晶体管的第二极连接，所述补偿晶体管的第二极与所述驱动晶体管的栅极连接；

所述像素电路还包括发光控制模块，所述发光控制模块包括第一发光控制晶体管和第二发光控制晶体管，所述第一发光控制晶体管的栅极和所述第二发光控制晶体管的栅极均与发光控制信号线连接，所述第一发光控制晶体管的第一极与所述第一电源电连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极连接，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极连接，所述第二发光控制晶体管的第二极与所述发光二极管的第一极连接。

第二方面，本发明实施例还提供了一种显示面板，该显示面板包括本发明任意实施例所提供的像素电路。

可选地，所述显示面板还包括基板和沿第一方向延伸的扫描线，所述像素电路、所述扫描线和所述数据线位于所述基板上，所述数据线沿第二方向延伸，所述第一方向和所述第二方向交叉；

所述驱动模块包括驱动晶体管，所述数据写入模块包括数据写入晶体管，所述扫描线包括第一扫描线和第二扫描线，所述第一双栅晶体管的栅极和所述第二双栅晶体管的栅极连接所述第一扫描线，所述数据写入晶体管的栅极连接所述第二扫描线；

所述第一扫描线和所述第二扫描线位于第一金属层，所述初始化信号线位于第二金属层，所述数据线位于第三金属层，所述第一扫描线与所述初始化信号线相邻设置，且所述第二扫描线位于所述第一扫描线远离所述初始化信号线一侧。

可选地，所述显示面板还包括构成晶体管的有源层，所述第一扫描线包括主体部和分支部；

沿第一方向延伸的所述主体部与所述有源层交叠位置形成所述第一子晶体管的栅极；

所述分支部包括沿第二方向延伸的第一子部和沿第一方向延伸的第二子部，所述第一子部与所述有源层交叠位置形成所述第三子晶体管的栅极，所述第二子部与所述有源层交叠位置形成所述第二子晶体管的栅极；其中，所述第一子部与所述第二子部连接；

优选地，所述分支部的图案为L形状。

可选地，所述有源层的图案包括第一延伸部、第二延伸部和第三延伸部，所述第一延伸部沿第一方向延伸，所述第二延伸部沿所述第二方向延伸；

所述第一延伸部的一端通过金属连接线与所述驱动晶体管的栅极连接，并连接所述第三延伸部，所述第一延伸部和所述第二延伸部的连接端形成所述第二双栅晶体管的中间节点；其中，所述金属连接线位于第三金属层。

可选地，所述第一延伸部的宽度大于所述第二延伸部的宽度。

可选地，所述存储模块包括存储电容，所述存储电容的第一极板位于第一金属层，所述存储电容的第二极板位于第二金属层，所述金属连接线通过过孔与所述存储电容的第一极板连接，所述第一极板在所述基板上的垂直投影覆盖所述驱动晶体管的有源层在所述基板上的垂直投影。

可选地，还包括位于第一金属层的发光控制信号线和位于第四金属层的电源线，所述发光控制信号线沿第一方向延伸，所述电源线沿第二方向延伸；

所述驱动晶体管的有源层位于所述发光控制信号线一侧，所述第一子晶体管、第二子晶体管和第三子晶体管的有源层位于所述发光控制信号线的另一侧，所述发光控制信号线位于所述第一扫描线和第二扫描线之间。

本发明实施例提供的像素电路通过优化像素电路结构，能够改善显示面板的低灰阶色偏现象。该像素电路包括驱动模块、存储模块、数据写入模块、补偿模块、漏电抑制模块和发光模块，数据写入模块连接于驱动模块与数据线之间，存储模块与驱动模块的控制端连接，补偿模块连接于驱动模块与发光模块连接的一端和驱动模块的控制端之间，漏电抑制模块用于在初始化阶段向驱动模块的控制端以及发光模块写入初始化电压，以及在发光阶段保持驱动模块控制端的电位；其中，漏电抑制模块包括第一子晶体管、第二子晶体管和第三子晶体管，第一子晶体管和第二子晶体管形成第一双栅晶体管连接于初始化信号线和驱动模块的控制端之间，第一子晶体管和第三子晶体管形成第二双栅晶体管连接于初始化信号线和发光模块之间。相对于现有技术，本发明实施例提供的技术方案通过在驱动模块控制端的漏电路径上设置双栅晶体管来降低驱动模块控制端的漏电情况，从而保持驱动模块控制端电位的稳定性。且通过三个子晶体管形成两个双栅晶体管的形式，减小了晶体管的数量，在版图布局时，有利于节省布局空间，从而能够提高显示面板的分辨率。

附图说明

图1为现有技术中的一种像素电路的结构示意图；

图2为本发明实施例提供的一种像素电路的结构示意图；

图3为本发明实施例提供的另一种像素电路的结构示意图；

图4为本发明实施例提供的另一种像素电路的结构示意图；

图5为本发明实施例提供的一种驱动电路的时序控制波形图；

图6为本发明实施例提供的一种显示面板的俯视图；

图7为本发明实施例提供的一种显示面板的剖面图；

图8为现有技术中的一种显示面板的俯视图；

图9为本发明实施例提供的另一种显示面板的剖面图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术所述，现有技术中的像素电路在工作的过程中，驱动晶体管(驱动模块)的栅极存在电位不稳定问题。由于OLED发光器件是电流型驱动控制器件，流过发光器件的电流由驱动晶体管提供，而驱动晶体管的输出电流受其栅极的电位影响较大，当像素电路中某些开关器件存在关断电流造成驱动晶体管的栅极存在漏电路径时，容易引起驱动晶体管的栅极电位不稳定，导致发光器件的显示亮度发生变化，从而影响显示效果。图1为现有技术中的一种像素电路的结构示意图，以7T1C像素电路为例进行说明。在初始化阶段，初始化电压Vref通过第四晶体管M4和第七晶体管M7分别写入至第一晶体管M1的栅极和发光元件D1的阳极，以完成对发光元件D1和第一晶体管M1的初始化。在数据写入阶段，数据线上的电压Vdata通过第二晶体管M2、第一晶体管M1和第三晶体管M3写入至第一晶体管M1的栅极，存储电容Cst对其栅极电压进行存储。当数据写入结束后，第一扫描信号Scan1和第三扫描信号Scan3由低电平跳变至高电平，第一晶体管M1的栅极会通过第三晶体管M3和第四晶体管M4漏电，从而影响第一晶体管M1的栅极电位的稳定性，造成显示异常。在现有技术中，通常采用将第三晶体管M3和第四晶体管M4设计为双栅晶体管(两个晶体管串联，且栅极输入同一信号)的形式来降低漏电，但是由于器件结构的限制，第一晶体管M1的栅极电位仍然存在漏电情况。或采用将第三晶体管M3和第四晶体管M4设计为铟镓锌氧化物(IGZO)晶体管的形式来降低漏电，但是IGZO晶体管的占用空间较大，且成本较高，不利于高分辨率和高像素密度的显示面板设计。因此，还需进一步降低第一晶体管的栅极漏电，以提高显示效果。

针对上述问题，本发明实施例提供一种像素电路，以改善显示效果。图2为本发明实施例提供的一种像素电路的结构示意图，参考图2，本发明实施例提供的像素电路包括驱动模块110、存储模块120、数据写入模块130、补偿模块160、漏电抑制模块140和发光模块150；

数据写入模块130连接于驱动模块110与数据线Data之间，用于在数据写入阶段向驱动模块110的控制端G写入数据线Data输出的数据电压；存储模块120与驱动模块110的控制端G连接，用于存储驱动模块110控制端G的电压；

补偿模块160连接于驱动模块110与发光模块150连接的一端和驱动模块110的控制端G之间，用于在补偿阶段对驱动模块110的阈值电压进行补偿；驱动模块110用于在发光阶段根据存储模块120存储的电压向发光模块150提供驱动信号，以驱动发光模块150发光；

漏电抑制模块140用于在初始化阶段向驱动模块110的控制端G以及发光模块150写入初始化电压Vref，以及在发光阶段保持驱动模块110控制端G的电位；其中，漏电抑制模块140包括第一子晶体管T11、第二子晶体管T12和第三子晶体管T13，第一子晶体管T11和第二子晶体管T12形成第一双栅晶体管连接于初始化信号线Vref和驱动模块110的控制端G之间，第一子晶体管T11和第三子晶体管T13形成第二双栅晶体管连接于初始化信号线Vref和发光模块150之间。

具体地，漏电抑制模块140分别与驱动模块110的控制端G和发光模块150的第一端连接，用于在初始化阶段将初始化信号线提供的初始化电压Vref传输至驱动模块110的控制端G和发光模块150的第一端，并在发光阶段维持驱动模块110控制端G的电位。在本实施例中，漏电抑制模块140包括第一子晶体管T11、第二子晶体管T12和第三子晶体管T13，第一子晶体管T11与第三子晶体管T13串联形成第二双栅晶体管，第二双栅晶体管连接于初始化信号线和发光模块150的第一端之间，第一子晶体管T11与第三子晶体管T13连接的公共端通过第二子晶体管T12连接至驱动模块110的控制端G，第一子晶体管T11和第二子晶体管T12形成第一双栅晶体管。也即，第二子晶体管T12与第三子晶体管T13通过共用第一子晶体管T11的形式分别形成第一双栅晶体管和第二双栅晶体管，减少了晶体管的数量，有利于线路布局。

该像素电路的工作过程至少包括初始化阶段、数据写入阶段和发光阶段。

在初始化阶段，通过对漏电抑制模块140的控制端施加扫描信号(如，第一扫描信号S1)，分别通过不同路径向驱动模块110的控制端G和发光模块150的第一端传输初始化电压Vref，以完成对110的控制端G和发光模块150的第一端电位的初始化。

在数据写入阶段，数据写入模块130导通，数据线Data上的数据电压通过数据写入模块130写入至驱动模块110的控制端G和存储模块120，同时通过补偿模块160对驱动模块110的阈值电压进行补偿。

在发光阶段，漏电抑制模块140响应于第一扫描信号S1关断，第一电源VDD和第二电源VSS之间形成通路，驱动模块110根据其控制端G的电压生成驱动电流，以驱动发光模块150发光。在发光阶段，驱动模块110的控制端G存在两条漏电路径，一条漏电路径为第一双栅晶体管(第二子晶体管T12和第一子晶体管T11)，另一条漏电路径为补偿模块160和第二双栅晶体管(第三子晶体管T13和第一子晶体管T11)。相比于单栅晶体管，由于双栅晶体管具有更小漏电流，因此，在一显示帧内，当发光模块150发光的过程中，驱动模块110的控制端G通过两条漏电路径的漏电流较小，能够保持控制端G电压稳定，避免出现因驱动模块110控制端G电位下降而影响发光模块150的发光亮度，尤其是在低灰阶显示时，发光亮度受驱动电流变化影响较大，从而有利于改善低灰阶色偏现象。

本发明实施例提供的像素电路通过优化像素电路结构，能够改善显示面板的低灰阶色偏现象。该像素电路包括驱动模块、存储模块、数据写入模块、补偿模块、漏电抑制模块和发光模块，数据写入模块连接于驱动模块与数据线之间，存储模块与驱动模块的控制端连接，补偿模块连接于驱动模块与发光模块连接的一端和驱动模块的控制端之间，漏电抑制模块用于在初始化阶段向驱动模块的控制端以及发光模块写入初始化电压，以及在发光阶段保持驱动模块控制端的电位；其中，漏电抑制模块包括第一子晶体管、第二子晶体管和第三子晶体管，第一子晶体管和第二子晶体管形成第一双栅晶体管连接于初始化信号线和驱动模块的控制端之间，第一子晶体管和第三子晶体管形成第二双栅晶体管连接于初始化信号线和发光模块之间。相对于现有技术，本发明实施例提供的技术方案通过在驱动模块控制端的漏电路径上设置双栅晶体管来降低驱动模块控制端的漏电情况，从而保持驱动模块控制端电位的稳定性。且通过三个子晶体管形成两个双栅晶体管的形式，减小了晶体管的数量，在版图布局时，有利于节省布局空间，从而能够提高显示面板的分辨率。

进一步地，继续参考图2，第一双栅晶体管的栅极和第二双栅晶体管的栅极连接同一扫描线，均由第一扫描线控制其导通或关断。在初始化阶段，第一双栅晶体管和第二双栅晶体管分别响应于第一扫描线输出的第一扫描信号导通，初始化信号线上的初始化电压Vref通过第一双栅晶体管传输至驱动模块110的控制端G，以及通过第二双栅晶体管传输至发光模块150的第一端，实现同时对驱动模块110的控制端G和发光模块150进行初始化。也就是说，采用同一扫描信号同时完成了对驱动模块110的控制端G和发光模块150的初始化操作，从而驱动模块110的控制端G和发光模块150的初始化可以由同一行扫描线进行控制，进而能够节省扫描线和初始化信号线，例如至少节省最后一行像素下方的扫描线和初始化信号线，有利于节省版图空间。

可选地，图3为本发明实施例提供的另一种像素电路的结构示意图，并具体示出了图2所示像素电路的具体结构。参考图3，驱动模块110包括驱动晶体管T3，数据写入模块130包括数据写入晶体管T4，存储模块120包括存储电容Cst，发光模块150包括发光二极管OLED，补偿模块160包括补偿晶体管T5。

在初始化阶段，第一子晶体管T11、第二子晶体管T12和第三子晶体管T13响应第一扫描线输出的第一扫描信号S1导通，初始化信号线上的初始化电压Vref通过第一子晶体管T11和第二子晶体管T12形成的第一双栅晶体管传输至驱动晶体管T3的栅极，以及通过第一子晶体管T11和第三子晶体管T13形成的第二双栅晶体管传输至发光二极管OLED的阳极，分别对驱动晶体管T3的栅极和发光二极管OLED的阳极进行初始化。在数据写入阶段，第一子晶体管T11、第二子晶体管T12和第三子晶体管T13关断，数据写入晶体管T4和补偿晶体管T5响应第二扫描线输出的第二扫描信号S2导通，将数据线Data上的数据电压传输至驱动晶体管T3的栅极和存储电容Cst，并实现对驱动晶体管T3的阈值补偿。在发光阶段，第一电源VDD和第二电源VSS之间形成通路，驱动晶体管T3根据其栅极存储的电压生成驱动电流，驱动发光二极管OLED发光。由于第一双栅晶体管和第二双栅晶体管的存在，驱动晶体管T3的栅极电位能够保持稳定，防止因驱动晶体管T3栅极电位降低，导致发光二极管OLED的电流下降而出现低灰阶色偏的现象。

进一步地，图4为本发明实施例提供的另一种像素电路的结构示意图，上述技术方案的基础上，参考图4，该像素电路还包括发光控制模块170，发光控制模块170包括第一发光控制晶体管T6和第二发光控制晶体管T7，第一发光控制晶体管T6的栅极和第二发光控制晶体管T7的栅极均与发光控制信号线连接，第一发光控制晶体管T6的第一极与第一电源VDD电连接，第一发光控制晶体管T6的第二极与驱动晶体管T3的第一极连接，第二发光控制晶体管T7的第一极与驱动晶体管T3的第二极连接，第二发光控制晶体管T7的第二极与发光二极管OLED的第一极(阳极)连接。

图5为本发明实施例提供的一种驱动电路的时序控制波形图，适用于图4所示的像素电路，其中图4所示像素电路中的晶体管均为P型管。结合图4和图5，本发明实施例提供的像素电路的具体工作可以包括初始化阶段t1、数据写入阶段t2和发光阶段t3。

在初始化阶段t1，第一扫描线输出的第一扫描信号S1为低电平，第二扫描线输出的第二扫描信号S2为高电平，发光控制信号线输出的发光控制信号EM为高电平，因此，第一子晶体管T11、第二子晶体管T12和第三子晶体管T13响应第一扫描线输出的第一扫描信号S1导通，初始化信号线上的初始化电压Vref通过第一子晶体管T11和第二子晶体管T12形成的第一双栅晶体管传输至驱动晶体管T3的栅极，以及通过第一子晶体管T11和第三子晶体管T13形成的双栅晶体管传输至发光二极管OLED的阳极，分别对驱动晶体管T3的栅极和发光二极管OLED的阳极进行初始化。

在数据写入阶段t2，第一扫描线输出的第一扫描信号S1为高电平，第二扫描线输出的第二扫描信号S2为低电平，发光控制信号线输出的发光控制信号EM为高电平，因此，数据写入晶体管T4和补偿晶体管T5分别响应于第二扫描信号S2导通，数据线Data上的数据电压Vdata通过数据写入晶体管T4、驱动晶体管T3和补偿晶体管T5写入至驱动晶体管T3的栅极和存储电容Cst，并实现对驱动晶体管T3的阈值电压进行补偿，此时驱动晶体管T3栅极的电位为Vdata+Vth，其中，Vth为驱动晶体管T3的阈值电压。

在发光阶段t3，第一扫描线输出的第一扫描信号S1为高电平，第二扫描线输出的第二扫描信号为高电平，发光控制信号线输出的发光控制信号EM为低电平，第一发光控制晶体管T6和第二发光控制晶体管T7分别响应于发光控制信号EM导通，第一电源VDD和第二电源VSS之间形成通路，驱动晶体管T3工作在饱和区或亚阈值区，驱动晶体管T3根据存储电容Cst存储的电压产生驱动电流，驱动发光二极管OLED发光。其中，驱动电流可表示为：

其中，μ为驱动晶体管T3的电子迁移率，Cox为驱动晶体管T3单位面积的沟道电容，W/L为驱动晶体管T3的宽长比，▽Vth为补偿前后驱动晶体管T3的阈值电压的差值。

继续参考图4，在发光阶段t3，驱动晶体管T3的栅极漏电路径有两条，一条漏电路径为通过漏电抑制模块140漏电，另一条漏电路径为通过补偿晶体管T5和漏电抑制模块140漏电，由于漏电抑制模块140为双栅晶体管，其漏电流较小，且补偿晶体管T5也为双栅晶体管，因此，驱动晶体管T3栅极的电位能够保持稳定，从而驱动晶体管T3产生的驱动电流不会在较大范围内变化，进而可以改善发光二极管OLED亮度色偏的问题。

可选地，本发明实施例还提供了一种显示面板，该显示面板包括本发明任意实施例所提供的像素电路。图6为本发明实施例提供的一种显示面板的俯视图，图7为本发明实施例提供的一种显示面板的剖面图，具体为图6所示显示面板沿剖切线AA’得到的剖面图，其中，Z方向为显示面板的厚度方向。参考图4、图6和图7，显示面板包括沿第一方向延伸的扫描线，像素电路、扫描线和数据线Data位于基板41上，数据线Data沿第二方向延伸，第一方向和第二方向交叉；

驱动模块110包括驱动晶体管T3，数据写入模块130包括数据写入晶体管T4，扫描线包括第一扫描线S1和第二扫描线S2，第一双栅晶体管的栅极和第二双栅晶体管的栅极连接第一扫描线S1，数据写入晶体管T4的栅极连接第二扫描线S4；

第一扫描线S1和第二扫描线S2位于第一金属层，初始化信号线Vref位于第二金属层，数据线Data位于第三金属层，第一扫描线S1与初始化信号线Vref相邻设置，且第二扫描线S2位于第一扫描线S1远离初始化信号线Vref一侧。

需要说明的是，为了方便描述，在本实施例中，第一扫描线和第一扫描信号均用S1表示，第二扫描线和第二扫描信号均用S2表示，发光控制信号线和发光控制信号均用EM表示，初始化信号线和初始化电压均用Vref表示，各晶体管的附图标记均标在了晶体管的栅极位置。

继续参考图6，第一方向可以为X方向，第二方向可以为Y方向，第一扫描线S1、第二扫描线S2和发光控制信号线EM延X方向延伸排布，数据线Data沿Y方向延伸排布。初始化信号线Vref靠近第一扫描线S1设置，初始化信号线Vref打孔与第一子晶体管T11连接。同样地，第二扫描线S2用于控制数据写入晶体管T4的导通，因此第二扫描线S2的设置位置靠近数据线Data和驱动晶体管T3。这样设置的目的是有利于节省版图空间，方便布线。

进一步地，在本实施例中，显示面板还包括构成晶体管的有源层10，第一扫描线S1包括主体部和分支部，其中，第一扫描线S1的主体部沿第一方向(X方向)延伸，主体部与有源层10交叠位置形成第一子晶体管T11的栅极。第一扫描线S1的分支部包括沿第二方向(Y方向)延伸的第一子部和沿第一方向延伸的第二子部，且第一子部和第二子部相互连接。第一扫描线S1的第一子部与有源层10交叠位置形成第三子晶体管T13的栅极，第一扫描线S1的第二子部与有源层10交叠位置形成第二子晶体管T12的栅极。沿有源层10延伸的方向，第一子晶体管T11的栅极两端分别为第一子晶体管T11的源极区和漏极区，第二子晶体管T12的栅极两端分别为第二子晶体管T12的源极区和漏极区，第三子晶体管T13的栅极两端分别为第三子晶体管T13的源极区和漏极区。在本实施例中，第一扫描线S1的分支部的图案优选为L形状，便于版图布局。

图8为现有技术中的一种显示面板的俯视图，可对应图1所示像素电路的版图(第三晶体管M3和第四晶体管M4为双栅晶体管)，提供初始化电压Vref还原发光二极管OLED阳极，以及还原第一晶体管M1的栅极的扫描线不在同一行，分别由两行扫描线控制，那么在还原最后一行像素时，势必在最后一行像素下方设计出用于还原最后一行像素发光二极管OLED阳极的第三扫描线S3和初始化信号线Vref(在此可以理解为，第三扫描线S3在用于还原本行像素的同时，还作为下一行像素的第一扫描线S1)，由此占用了较多的版图空间，不利于实现低功耗和高分辨率显示。

在本实施例中，由于第一双栅晶体管和第二双栅晶体管的栅极均连接第一扫描线S1，从而实现在第一扫描线S1的控制下，同时对驱动晶体管T3的栅极和发光二极管OLED的阳极进行初始化。也就是说，驱动晶体管T3的栅极和发光二极管OLED的阳极的初始化是通过同一行扫描线进行控制的，则最后一行像素对应的驱动晶体管T3的栅极和发光二极管OLED的阳极的初始化同样通过最后一行扫描线进行控制，进而无需在最后一行像素下方再额外拉出一行扫描线和初始化信号线对最后一行像素进行初始化，有效减小了版图的占用空间。

继续参考图6，有源层10的图案包括第一延伸部1、第二延伸部2和第三延伸部3，第一延伸部1沿第一方向延伸，第二延伸部2沿第二方向延伸；第一延伸部1的一端通过金属连接线31与驱动晶体管T3的栅极连接，并连接第三延伸部3，第一延伸部1和第二延伸部2的连接端形成第一双栅晶体管的中间节点；其中，金属连接线31位于第三金属层。

具体地，第一延伸部1和第二延伸部2的连接端形成第二双栅晶体管的中间节点，该中间节点与第二子晶体管T12的一极连接，第二子晶体管T12的另一极通过金属连接线31连接至驱动晶体管T3的栅极，实现将初始化电压Vref传输至驱动晶体管T3的栅极。第二延伸部2与第一扫描线S1的第一子部交叠位置形成第三子晶体管T13的栅极，第一延伸部1与第一扫描线S1的第二子部交叠位置形成第二子晶体管T12的栅极，第三延伸部3与第二扫描线S2交叠位置形成补偿晶体管T5的栅极(补偿晶体管T5为双栅晶体管)。

在本实施例中，第一延伸部1的宽度大于第二延伸部2的宽度，因此，第一延伸部1的阻抗较小，形成的第一双栅晶体管的阻抗也较小，在对驱动晶体管T3的栅极初始化时，能够提高对驱动晶体管T3栅极的充电速度，能够在短时间内将驱动晶体管T3的栅极电位初始化至初始化电压Vref，保证初始化完全，有利于改善因驱动晶体管T3的栅极电位初始化不完全而导致显示面板的发光亮度不均匀的现象。

结合图7，显示面板还包括位于第一金属层的发光控制信号线EM和位于第四金属层的电源线VDD，发光控制信号线EM沿第一方向延伸，电源线VDD沿第二方向延伸；驱动晶体管T3的有源层10位于发光控制信号线EM一侧，第一子晶体管T11、第二子晶体管T12和第三子晶体管T13的有源层10位于发光信控制号线EM的另一侧，发光控制信号线EM位于第一扫描线S1和第二扫描线S2之间。

显示面板还包括存储电容Cst，存储电容Cst的第一极板11位于第一金属层，存储电容Cst的第二极板12位于第二金属层，第一极板11在基板41上的垂直投影覆盖驱动晶体管T2的有源层10在基板41上的垂直投影；金属连接线31通过过孔与存储电容Cst的第一极板11连接。金属连接线31通过过孔与存储电容Cst的第一极板11连接。其中，存储电容Cst的第一极板11与有源层10交叠的位置形成驱动晶体管T3的栅极，存储电容Cst的第一极板11位于第一金属层。也就是说，驱动晶体管T3的栅极与存储电容Cst的第一极板11共用。第一金属层与有源层10之间通过第一绝缘层42进行隔离。存储电容Cst的第二极板12位于第二金属层，第一极板11和第二极板12交叠的位置形成存储电容Cst，第一极板11与第二极板12之间通过第二绝缘层43进行隔离。数据线Data和金属连接线31位于第三金属层，第三金属层与第二金属层之间通过第三绝缘层44隔离。电源线VDD位于第四金属层，第四金属层与第三金属层之间通过第四绝缘层45进行隔离。其中，第一金属层、第二金属层、第三金属层和第四金属层依次叠层设置，第四金属层位于第三金属层远离基板41一侧。在第四金属层远离基板41一侧还设置有平坦化层46，以便后续膜层的制备。

在本实施例中，由于存储电容Cst的第一极板11在基板41上的垂直投影覆盖驱动晶体管T3的有源层10在基板41上的垂直投影，可以避免因第一极板11的面积过小而导致驱动晶体管T3的有效沟道面积减小的问题。

可选地，图9为本发明实施例提供的另一种显示面板的剖面图，具体为图6所示显示面板沿剖切线BB’得到的剖面图。在图9所示的剖面图中，具体示出了第二子晶体管T12的一端通过过孔与金属连接线31连接，并通过金属连接线31与驱动晶体管T3的栅极(存储电容Cst的第一极板11)连接。

继续参考图9，初始化信号线Vref通过过孔与第一子晶体管T11的一端连接(通过有源层10连接)，且初始化信号线Vref与第一扫描线S1相邻。发光控制信号线EM设置于第一扫描线S1和第二扫描线S2之间。本实施例通过对各晶体管、数据线、扫描线和初始化信号线进行布局优化，减小版图的占用面积，有利于实现低功耗和高分辨率显示。

需要说明的是，本发明实施例提供的显示面板的剖面图仅是示例性地示出各膜层结构，而不是对膜层的位置和尺寸进行限制。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种显示面板，其特征在于，包括基板和位于所述基板上的像素电路，所述像素电路包括：驱动模块、存储模块、数据写入模块、补偿模块、漏电抑制模块和发光模块；所述数据写入模块连接于所述驱动模块与数据线之间，用于在数据写入阶段向所述驱动模块的控制端写入所述数据线输出的数据电压；所述存储模块与所述驱动模块的控制端连接，用于存储所述驱动模块控制端的电压；所述驱动模块包括驱动晶体管；

所述补偿模块连接于所述驱动模块与所述发光模块连接的一端和所述驱动模块的控制端之间，用于在补偿阶段对所述驱动模块的阈值电压进行补偿；所述驱动模块用于在发光阶段根据所述存储模块存储的电压向所述发光模块提供驱动信号，以驱动所述发光模块发光；

所述漏电抑制模块用于在初始化阶段向所述驱动模块的控制端以及所述发光模块写入初始化电压，以及在发光阶段保持所述驱动模块控制端的电位；其中，所述漏电抑制模块包括第一子晶体管、第二子晶体管和第三子晶体管，所述第一子晶体管和第二子晶体管形成第一双栅晶体管连接于初始化信号线和所述驱动模块的控制端之间，所述第一子晶体管和所述第三子晶体管形成第二双栅晶体管连接于所述初始化信号线和所述发光模块之间；

所述显示面板还包括沿第一方向延伸的扫描线，所述扫描线位于所述基板上，所述扫描线包括第一扫描线，所述第一双栅晶体管的栅极和所述第二双栅晶体管的栅极连接所述第一扫描线；

所述显示面板还包括构成晶体管的有源层，所述第一扫描线包括主体部和分支部，沿第一方向延伸的所述主体部与所述有源层交叠位置形成所述第一子晶体管的栅极；所述分支部包括沿第二方向延伸的第一子部和沿第一方向延伸的第二子部，所述第一子部与所述有源层交叠位置形成所述第三子晶体管的栅极，所述第二子部与所述有源层交叠位置形成所述第二子晶体管的栅极；其中，所述第一子部与所述第二子部连接；

所述有源层的图案包括第一延伸部、第二延伸部和第三延伸部，所述第一延伸部沿第一方向延伸，所述第二延伸部沿所述第二方向延伸；所述第一延伸部的一端通过金属连接线与所述驱动晶体管的栅极连接，并连接所述第三延伸部，所述第一延伸部和所述第二延伸部的连接端形成所述第二双栅晶体管的中间节点；所述第一方向和所述第二方向交叉。

2.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括基板和数据线，所述像素电路、所述扫描线和所述数据线位于所述基板上，所述数据线沿第二方向延伸；

所述数据写入模块包括数据写入晶体管，所述扫描线还包括第二扫描线，所述数据写入晶体管的栅极连接所述第二扫描线；

所述第一扫描线和所述第二扫描线位于第一金属层，所述初始化信号线位于第二金属层，所述数据线位于第三金属层，所述第一扫描线与所述初始化信号线相邻设置，且所述第二扫描线位于所述第一扫描线远离所述初始化信号线一侧。

3.根据权利要求2所述的显示面板，其特征在于，所述分支部的图案为L形状。

4.根据权利要求2所述的显示面板，其特征在于，所述金属连接线位于第三金属层。

5.根据权利要求1所述的显示面板，其特征在于，所述第一延伸部的宽度大于所述第二延伸部的宽度。

6.根据权利要求1所述的显示面板，其特征在于，所述数据写入模块包括数据写入晶体管，所述存储模块包括存储电容，所述发光模块包括发光二极管，所述补偿模块包括补偿晶体管；

所述第一子晶体管的栅极、所述第二子晶体管的栅极和所述第三子晶体管的栅极均与第一扫描线连接，所述第一子晶体管的第一极和与所述初始化信号线连接，所述第一子晶体管的第二极分别与所述第二子晶体管的第一极和所述第三子晶体管的第一极连接，所述第二子晶体管的第二极与所述驱动晶体管的栅极连接，所述第三子晶体管的第二极与所述发光二极管的第一极连接，所述发光二极管的第二极与第二电源连接；

所述数据写入晶体管的栅极与第二扫描线连接，所述数据写入晶体管的第一极与所述数据线连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极连接；所述存储电容的第一极与第一电源连接，所述存储电容的第二极与所述驱动晶体管的栅极连接；

所述补偿晶体管的栅极与所述第二扫描线连接，所述补偿晶体管的第一极与所述驱动晶体管的第二极连接，所述补偿晶体管的第二极与所述驱动晶体管的栅极连接；

所述像素电路还包括发光控制模块，所述发光控制模块包括第一发光控制晶体管和第二发光控制晶体管，所述第一发光控制晶体管的栅极和所述第二发光控制晶体管的栅极均与发光控制信号线连接，所述第一发光控制晶体管的第一极与所述第一电源电连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极连接，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极连接，所述第二发光控制晶体管的第二极与所述发光二极管的第一极连接。

7.根据权利要求1所述的显示面板，其特征在于，所述存储模块包括存储电容，所述存储电容的第一极板位于第一金属层，所述存储电容的第二极板位于第二金属层，所述金属连接线通过过孔与所述存储电容的第一极板连接，所述第一极板在所述基板上的垂直投影覆盖所述驱动晶体管的有源层在所述基板上的垂直投影。

8.根据权利要求2所述的显示面板，其特征在于，还包括位于第一金属层的发光控制信号线和位于第四金属层的电源线，所述发光控制信号线沿第一方向延伸，所述电源线沿第二方向延伸；

所述驱动晶体管的有源层位于所述发光控制信号线一侧，所述第一子晶体管、第二子晶体管和第三子晶体管的有源层位于所述发光控制信号线的另一侧，所述发光控制信号线位于所述第一扫描线和第二扫描线之间。