CN113257192B - 像素电路和显示装置 - Google Patents

像素电路和显示装置 Download PDF

Info

Publication number
CN113257192B
CN113257192B CN202110558796.2A CN202110558796A CN113257192B CN 113257192 B CN113257192 B CN 113257192B CN 202110558796 A CN202110558796 A CN 202110558796A CN 113257192 B CN113257192 B CN 113257192B
Authority
CN
China
Prior art keywords
transistor
gate
electrode
module
driving transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110558796.2A
Other languages
English (en)
Other versions
CN113257192A (zh
Inventor
朱正勇
赵欣
田苗苗
何国冰
高琳华
马志丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202110558796.2A priority Critical patent/CN113257192B/zh
Publication of CN113257192A publication Critical patent/CN113257192A/zh
Application granted granted Critical
Publication of CN113257192B publication Critical patent/CN113257192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施例公开了一种像素电路和显示装置，该像素电路包括驱动晶体管、数据写入模块、补偿模块、第一复位模块、存储模块和发光模块；通过数据写入模块向驱动晶体管的栅极写入数据电压，并通过补偿模块实现驱动晶体管的阈值电压补偿，驱动晶体管根据其栅极电压向发光模块提供驱动电流，以驱动发光模块发光。相对于现有技术，补偿模块至少包括一个具备顶栅和底栅双栅晶体管，在发光阶段，顶栅和底栅根据各自对应的扫描信号同时控制双栅晶体管关断，能够有效降低驱动晶体管的漏电情况。此外，第一复位模块连接驱动晶体管的第二极，使得驱动晶体管仅存在一条漏电路径，大大提高了驱动晶体管栅极电位的稳定性，从而有利于改善显示面板的显示效果。

Description

像素电路和显示装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种像素电路和显示装置。
背景技术
有机电致发光二极管(Organic Light Emitting Diode，OLED)显示面板具有低功耗、生产成本低和自发光等特点，成为当前领域研究热点。
现有显示面板中通常包括像素电路，像素电路有包含驱动晶体管和发光二极管，驱动晶体管产生驱动发光二极管发光的驱动电流。目前，像素电路在工作的过程中，驱动晶体管的栅极存在电位不稳定问题，影响显示装置的显示效果。
发明内容
本发明实施例提供一种像素电路和显示装置，以提高驱动晶体管的栅极电压的稳定性，进而优化了显示装置的显示效果。
第一方面，本发明实施例提供了一种像素电路，包括：驱动晶体管、数据写入模块、补偿模块、第一复位模块、存储模块和发光模块；
所述数据写入模块连接于数据线与所述驱动晶体管的第一极之间，用于在数据写入阶段向所述驱动晶体管的栅极写入所述数据线提供的数据电压；
所述存储模块连接于所述驱动晶体管的栅极和第一电源线之间，用于存储所述驱动晶体管栅极的电压；
所述补偿模块连接于所述驱动晶体管的栅极所述驱动晶体管的第二极之间，用于在所述写入阶段抓取所述驱动晶体管的阈值电压至所述驱动晶体管的栅极和所述存储模块，所述补偿模块包括至少一个垂直型双栅晶体管，所述双栅晶体管包括顶栅和底栅，所述顶栅和所述底栅分别连接扫描信号线；
所述驱动晶体管和所述发光模块连接于所述第一电源线和第二电源线之间所述驱动晶体管用于在发光阶段根据所述存储模块存储的电压向所述发光模块提供驱动信号，驱动所述发光模块发光；
所述第一复位模块连接于第一复位信号线和所述驱动晶体管的第二极之间，用于在所述数据写入阶段前向所述驱动晶体管的栅极写入所述第一复位信号线提供的第一复位电压。
可选地，在所述数据写入阶段前，所述顶栅和/或所述底栅接收导通信号，所述第一复位电压通过所述第一复位模块和所述补偿模块写入到所述驱动晶体管的栅极。
可选地，在所述数据写入阶段，所述顶栅和/或所述底栅接收导通信号，所述数据电压通过所述数据写入模块和所述补偿模块写入到所述驱动晶体管的栅极。
可选地，所述补偿模块包括一个所述双栅晶体管；
所述双栅晶体管的第一极与所述驱动晶体管的第二极连接，所述双栅晶体管的第二极与所述驱动晶体管的栅极连接，所述双栅晶体管的顶栅与第一扫描信号线连接，所述双栅晶体管的底栅与第二扫描信号线连接。
可选地，所述补偿模块包括至少两个所述双栅晶体管；
各所述双栅晶体管的顶栅均与第一扫描信号线连接，各所述双栅晶体管的底栅均与第二扫描信号线连接，
第一个所述双栅晶体管的第一极与所述驱动晶体管的第二极连接，后一个所述双栅晶体管的第一极与前一个所述双栅晶体管的第二极连接，最后一个所述双栅晶体管的第二极与所述驱动晶体管的栅极连接。
可选地，所述第一复位模块包括第一晶体管，所述数据写入模块包括第二晶体管，所述存储模块包括存储电容，所述发光模块包括发光二极管；
所述第一晶体管的栅极与第一扫描信号线连接，所述第一晶体管的第一极与所述第一复位信号线连接，所述第一晶体管的第二极与所述驱动晶体管的第二极连接；
所述第二晶体管的第一极连接所述数据线，所述第二晶体管的第二极与所述驱动晶体管的第一极连接，所述第二晶体管的栅极与第二扫描信号线连接；所述存储电容的第一端与所述第一电源线连接，所述存储电容的第二端与所述驱动晶体管的栅极连接；
所述发光二极管的第一端与所述驱动晶体管的第二极连接，所述发光二极管的第二端与所述第二电源线连接。
可选地，所述第一晶体管为单栅晶体管。
可选地，所述像素电路还包括发光控制模块和第二复位模块，所述第二复位模块用于在所述数据写入阶段后且在所述发光阶段前对所述发光二极管的第一端进行复位，所述发光控制模块包括第三晶体管和第四晶体管，所述第二复位模块包括第五晶体管；
所述第三晶体管的第一极与所述第一电源线连接，所述第三晶体管的第二极与所述驱动晶体管的第一极连接，所述第四晶体管的第一极与所述驱动晶体管的第二极连接，所述第四晶体管的第二极与所述发光二极管的第一端连接，所述第三晶体管的栅极和所述第四晶体管的栅极均与发光控制信号线连接；
所述第五晶体管的第一极与所述第二复位信号线连接，所述第五晶体管的第二极与所述发光二极管的第一端连接，所述第五晶体管的栅极与第三扫描信号线连接。
可选地，所述像素电路还包括发光控制模块和第二复位模块，所述第二复位模块用于在所述数据写入阶段或在所述数据写入阶段前对所述发光二极管的第一端进行复位，所述发光控制模块包括第三晶体管和第四晶体管，所述第二复位模块包括第五晶体管；
所述第三晶体管的第一极与所述第一电源线连接，所述第三晶体管的第二极与所述驱动晶体管的第一极连接，所述第四晶体管的第一极与所述驱动晶体管的第二极连接，所述第四晶体管的第二极与所述发光二极管的第一端连接，所述第三晶体管的栅极和所述第四晶体管的栅极均与发光控制信号线连接；
所述第五晶体管的第一极与所述第二复位信号线连接，所述第五晶体管的第二极与所述发光二极管的第一端连接，所述第五晶体管的栅极与所述第一扫描信号线或第二扫描信号线连接。
第二方面，本发明实施例还提供了一种显示装置，该显示装置包括本发明任意实施例所提供的像素电路。
本发明实施例提供的技术方案，通过数据写入模块向驱动晶体管的栅极写入数据电压，并通过补偿模块实现驱动晶体管的阈值电压补偿，驱动晶体管根据其栅极电压向发光模块提供驱动电流，以驱动发光模块发光。其中，补偿模块至少包括一个具备顶栅和底栅双栅晶体管，在发光阶段，顶栅和底栅根据各自对应的扫描信号同时控制双栅晶体管关断，能够有效降低驱动晶体管的漏电情况。此外，将第一复位模块连接至驱动晶体管的第二极，使得驱动晶体管仅存在通过补偿模块这一条漏电路径，因此大大提高了驱动晶体管栅极电位的稳定性，从而有利于改善显示面板的显示效果。
附图说明
图1为现有技术中的一种像素电路的结构示意图；
图2为本发明实施例提供的一种像素电路的结构示意图；
图3为本发明实施例提供的一种双栅晶体管的结构示意图；
图4为本发明实施例提供的另一种像素电路的结构示意图；
图5为本发明实施例提供的另一种像素电路的结构示意图；
图6为本发明实施例提供的另一种像素电路的结构示意图；
图7为本发明实施例提供的一种像素电路的驱动时序图；
图8为本发明实施例提供的一种显示面板中对应像素电路的剖面结构示意图；
图9为本发明实施例提供的另一种像素电路的结构示意图；
图10为本发明实施例提供的另一种像素电路的驱动时序图；
图11为本发明实施例提供的另一种像素电路的结构示意图；
图12为本发明实施例提供的另一种像素电路的驱动时序图；
图13为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术所述，现有技术中的像素电路在工作的过程中，驱动晶体管的栅极存在电位不稳定问题。由于OLED发光器件是电流型驱动控制器件，流过发光器件的电流由驱动晶体管提供，而驱动晶体管的输出电流受其栅极的电位影响较大，当像素电路中某些开关器件存在关断电流造成驱动晶体管的栅极存在漏电路径时，容易引起驱动晶体管的栅极电位不稳定，导致发光器件的显示亮度发生变化，从而影响显示效果。图1为现有技术中的一种像素电路的结构示意图，以7T1C像素电路为例进行说明。在复位阶段，复位电压Vref通过第四晶体管Q4和第七晶体管Q7分别写入至第一晶体管Q1的栅极和发光元件D1的阳极，以完成对发光元件和第一晶体管的初始化。在数据写入阶段，数据线上的电压Vdata通过第二晶体管Q2、第一晶体管Q1和第三晶体管Q3写入至第一晶体管Q1的栅极，电容C对其栅极电压进行存储。当数据写入结束后，第一扫描信号Scan1由低电平跳变至高电平，第一晶体管Q1的栅极会通过第三晶体管Q3和第四晶体管Q4漏电，从而影响第一晶体管Q1的栅极电位的稳定性，造成显示异常。在现有技术中，通常采用将第三晶体管Q3和第四晶体管Q4设计为双栅晶体管(两个晶体管串联，且栅极输入同一信号)的形式来降低漏电，但是由于器件结构的限制，第一晶体管Q1的栅极电位仍然存在漏电情况。或采用将第三晶体管Q3和第四晶体管Q4设计为铟镓锌氧化物(IGZO)晶体管的形式来降低漏电，但是IGZO晶体管的占用空间较大，且成本较高，不利于高分辨率和高像素密度的显示面板设计。因此，还需进一步降低第一晶体管的栅极漏电，以提高显示效果。
基于上述问题，本发明实施例提供一种像素电路，以提高驱动晶体管的栅极电压的稳定性，进而优化了显示面板的显示效果。图2为本发明实施例提供的一种像素电路的结构示意图，图3为本发明实施例提供的一种双栅晶体管的结构示意图，参考图2和图3，本发明实施例提供的像素电路包括驱动晶体管Tdrv、数据写入模块110、补偿模块120、第一复位模块130、存储模块140和发光模块150；数据写入模块110连接于数据线与驱动晶体管Tdrv的第一极之间，用于在数据写入阶段向驱动晶体管Tdrv写入数据线提供的数据电压Vdata。
存储模块140连接于驱动晶体管Tdrv的栅极和第一电源线之间，用于存储驱动晶体管Tdrv栅极的电压。
补偿模块120连接于驱动晶体管Tdrv的栅极和和驱动晶体管Tdrv的第二极之间，用于在数据写入阶段，也即阈值补偿阶段(阈值补偿发生在数据写入阶段，因此数据写入阶段也同时作为阈值补偿阶段)，抓取驱动晶体管Tdrv的阈值电压至驱动晶体管Tdrv的栅极和存储模块140，补偿模块140包括至少一个垂直型双栅晶体管，双栅晶体管包括顶栅Gate1和底栅Gate2，顶栅Gate1和底栅Gate2分别输入不同的扫描信号。
驱动晶体管Tdrv和发光模块150连接于第一电源线和第二电源线之间，驱动晶体管Tdrv用于根据存储模块140存储的电压向发光模块150提供驱动信号，驱动发光模块150发光。第一复位模块130连接于第一复位信号线和驱动晶体管Tdrv的第二极之间，用于在数据写入阶段前，也即第一复位阶段向驱动晶体管Tdrv的栅极写入第一复位电压。
具体地，补偿模块120在阈值补偿阶段抓取驱动晶体管Tdrv的阈值电压至驱动晶体管Tdrv的栅极，并存储在存储模块140中。在数据写入阶段，也即阈值补偿阶段，数据线上的数据电压Vdata写入驱动晶体管Tdrv栅极后，驱动晶体管Tdrv的栅极的电压为Vdata+Vth，也即存储模块上存储的电压为Vdata+Vth，其中Vth为驱动晶体管Tdrv的阈值电压。从而有利于在发光阶段流经发光模块150的驱动电流与驱动晶体管在数据写入阶段的阈值电压Vth无关，能够避免由驱动晶体管Tdrv的阈值电压Vth漂移引起的显示不均的问题。其中，双栅晶体管为垂直型顶栅Gate1+底栅Gate2的结构。如图3所示，双栅晶体管的顶栅Gate1和底栅Gate2共用有源层(有源层包括源极Source、漏极Drain和多晶硅层PSI)，在有源层和顶栅Gate1之间设置有第一绝缘层GI1，在有源层和底栅Gate2之间设置有第二绝缘层GI2。通过向顶栅Gate1或底栅Gate2施加适当信号，均能控制双栅晶体管导通或关断。
图4为本发明实施例提供的另一种像素电路的结构示意图，并具体示出了补偿模块120包括垂直型双栅晶体管121。结合图4所示的像素电路，该像素电路在工作过程，其工作时序至少包括第一复位阶段、数据写入阶段(也即阈值补偿阶段)和发光阶段。在第一复位阶段，第一扫描信号线提供的第一扫描信号Scan1控制第一复位模块130和双栅晶体管121的顶栅Gate1导通，第一复位电压Vref1写入至驱动晶体管Tdrv的栅极，以对驱动晶体管Tdrv的栅极电位进行初始化。在数据写入阶段，数据写入模块110可以响应第二扫描信号线的第二扫描信号Scan2而导通，同时，双栅晶体管121的底栅Gate2导通，数据写入模块110导通后将数据线上的数据电压Vdata写入到驱动晶体管Tdrv的栅极，以及存储模块140的一端，该过程也即对存储模块140进行充电的过程，充电完成后，数据电压Vdata存储在存储模块140上，在数据写入阶段同时进行阈值补偿过程。在发光阶段，第一扫描信号Scan1和第二扫描信号Scan2均不能使双栅晶体管导通，相比于现有技术中的水平双栅结构的晶体管，由于顶栅Gate1和底栅Gate2同时控制双栅晶体管关断，使得顶栅Gate1+底栅Gate2的结构的双栅晶体管的栅控能力更强，因此补偿模块120的漏电流较小。此外，由于第一复位模块130与驱动晶体管Tdrv的第二极连接，因此减少了驱动晶体管Tdrv栅极的漏电路径(仅可通过补偿模块120漏电)，从而能够大大降低驱动晶体管Tdrv的漏电情况，有利于保持驱动晶体管Tdrv的栅极电位稳定，进而减小驱动晶体管Tdrv的栅极电位变化对驱动电流的影响，有利于发光模块150稳定发光。
需要说明的是，在发光阶段之前，可以通过发光控制模块160控制发光模块150与第一电源线之间不导通，避免发光模块150发光。
本发明实施例提供的技术方案，通过数据写入模块向驱动晶体管的栅极写入数据电压，并通过补偿模块实现驱动晶体管的阈值电压补偿，驱动晶体管根据其栅极电压向发光模块提供驱动电流，以驱动发光模块发光。其中，补偿模块至少包括一个具备顶栅和底栅的垂直型双栅晶体管，在发光阶段，顶栅和底栅根据各自对应的扫描信号同时控制双栅晶体管关断，能够有效降低驱动晶体管的漏电情况。此外，将第一复位模块连接至驱动晶体管的第二极，使得驱动晶体管仅存在通过补偿模块这一条漏电路径，因此大大提高了驱动晶体管栅极电位的稳定性，从而有利于改善显示面板的显示效果。
需要说明的是，在其他实施例中，顶栅Gate1和底栅Gate2还可以输入其他扫描信号(不限于第一扫描信号Scan1和第二扫描信号Scan2)，在第一复位阶段和数据写入阶段，也可以是底栅Gate2导通或者是顶栅Gate1和底栅Gate2同时导通，上述实施例仅以顶栅导通为例进行说明。
作为本发明实施例的一种可选实施方式，补偿模块120可以仅包括一个双栅晶体管，如图4所示的像素电路。结合图2和图4，补偿模块120包括一个双栅晶体管121；双栅晶体管121的第一极与驱动晶体管Tdrv的第二极连接，双栅晶体管121的第二极与驱动晶体管Tdrv的栅极连接，双栅晶体管121的顶栅Gate1与第一扫描信号线连接，双栅晶体管的底栅Gate2与第二扫描信号线连接。
其中，在第一复位阶段，顶栅Gate1输入导通信号，第一复位电压Vref1通过第一复位模块130和补偿模块120写入驱动晶体管Tdrv的栅极。在阈值补偿阶段，底栅Gate2输入导通信号，数据线上的数据电压Vdata通过数据写入模块110和补偿模块120写入驱动晶体管Tdrv的栅极。通过向顶栅Gate1和底栅Gate2分别输入不同的扫描信号，能够根据实际需求分时导通顶栅Gate1和底栅Gate2，有利于降低双栅晶体管121的功耗。
当补偿模块120仅包括一个第一双栅晶体管时，该像素电路的具体工作原理可以参见上述对图2所示像素电路的相关描述，在此不再赘述。
图5为本发明实施例提供的另一种像素电路的结构示意图，参考图5，本发明实施例提供的补偿模块120包括至少两个双栅晶体管121；各双栅晶体管121的顶栅Gate1均与第一扫描信号线连接，各双栅晶体管121的底栅Gate2均与第二扫描信号线连接，第一个双栅晶体管121的第一极与驱动晶体管Tdrv的第二极连接，后一个双栅晶体管121的第一极与前一个双栅晶体管121的第二极连接，最后一个双栅晶体管121的第二极与驱动晶体管Tdrv的栅极连接。
具体地，补偿模块120还可以包括多个双栅晶体管121，各个双栅晶体管121之间相互串联，且每个双栅晶体管121的顶栅Gate1均连接第一扫描信号线，底栅Gate2均连接第二扫描信号线。这样设置的好处是，在发光阶段，通过第一扫描信号Scan1和第二扫描信号Scan2同时控制多个双栅晶体管121关断，能够更好地降低补偿模块120的漏电，从而更好地隔断驱动晶体管Tdrv的栅极和第二极之间的漏电流，有利于保证驱动晶体管Tdrv的栅极的电位稳定。
以下均以补偿模块120包括一个双栅晶体管121为例进行说明。图6为本发明实施例提供的另一种像素电路的结构示意图，图7为本发明实施例提供的一种像素电路的驱动时序图，在上述各技术方案的基础上，参考图3、图6和图7，所述第一复位模块130包括第一晶体管T1，数据写入模块110包括第二晶体管T2，存储模块140包括存储电容Cs，发光模块150包括发光二极管OLED；第一晶体管T1的栅极与第一扫描信号线连接，第一晶体管T1的第一极与第一复位信号线连接，第一晶体管T1的第二极与驱动晶体管Tdrv的第二极连接；第二晶体管T2的第一极连接数据线，第二晶体管T2的第二极与驱动晶体管Tdrv的第一极连接，第二晶体管T2的栅极与第二扫描信号线连接；存储电容Cs的第一端与第一电源线连接，存储电容Cs的第二端与驱动晶体管Tdrv的栅极连接；发光二极管OLED的第一端(即阳极)与驱动晶体管Tdrv的第二极连接，发光二极管OLED的第二端(即阴极)与第二电源线连接。
具体地，第一扫描信号线输出第一扫描信号Scan1，第二扫描信号线输出第二扫描信号Scan2，第一电源线输出高电源电压ELVDD，第二电源线输出低电源电压ELVSS。在本实施例中，双栅晶体管121的顶栅Gate1和第一晶体管T1的栅极均与第一扫描信号线连接，双栅晶体管121的底栅Gate2和第二晶体管T2的栅极均与第二扫描信号线连接。因此，在第一复位阶段t11，顶栅Gate1输入导通信号，也即第一扫描信号Scan1为导通信号，第一晶体管T1和双栅晶体管121的顶栅Gate1导通，第一复位电压Vref1通过第一晶体管T1和双栅晶体管121写入驱动晶体管Tdrv的栅极。在阈值补偿阶段t2，第一扫描信号Scan1为关断信号，第二扫描信号Scan2为导通信号，第二晶体管T2和双栅晶体管121的底栅Gate2导通，数据电压Vdata通过第二晶体管T2、驱动晶体管Tdrv和双栅晶体管121写入至驱动晶体管Tdrv的栅极。在发光阶段，通过控制发光模块160导通进而控制发光二极管OLED发光。此时，第一扫描信号Scan1和第二扫描信号Scan2均为关断信号，同时控制双栅晶体管121关断，能够更好地切断驱动晶体管Tdrv的栅极和第二极之间漏电途径。
在本实施例中，第一晶体管T1为单栅晶体管，相对于现有技术中的双栅晶体管，本实施例能够减少像素电路的版图占用空间，因此有利于提高像素电路的像素密度和显示面板的分辨率。
图8为本发明实施例提供的一种显示面板中对应像素电路的剖面结构示意图，在上述各技术方案的基础上，参考图6和图8，顶栅Gate1和底栅Gate2不同层设置。
在本实施例中，像素电路以阵列形式排布在显示面板中，在衬底21一侧设置缓冲层22，缓冲层22能够起到缓冲和隔绝水氧的作用，防止衬底21上的杂质对阵列基板造成影响，其中，缓冲层22的材料可以为硅氧化物。在缓冲层22远离衬底21的一侧依次形成第一金属层、第一栅极绝缘层23、有源层31、第二栅极绝缘层24和第二金属层，其中，第一金属层包括第一栅极321，第二金属层包括第二栅极322和第三栅极323，第一栅极321可以为底栅Gate2，第二栅极322可以为顶栅Gate1，第三栅极323可以为其他单栅晶体管的栅极。有源层31为多晶硅层，有源层31可以包括沟道区、源极区和漏极区，第一栅极绝缘层23和第二栅极绝缘层24分别用于第一栅极321、第二栅极322与有源层31之间的隔离。在第二栅极322远离衬底21的一侧还设置有电容绝缘层25，在电容绝缘层25远离衬底21一侧还包括第三金属层，第三金属层包括存储电容的极板，电容绝缘层25用于第二栅极322与存储电容之间的电气绝缘。在第三金属层远离衬底21一侧还包括层间绝缘层26，在层间绝缘层26远离衬底21的一侧包括第四金属层，其中，第四金属层包括双栅晶体管的第一极33和第二极34，其中，第一极33为源极，第二极34为漏极，第一极33和第二极34分别通过过孔与有源层31连接。在层间绝缘层26远离衬底一侧还包括绝缘层27和第五金属层，第五金属层包括第一电源线。在第五金属层远离衬底20一侧还包括平坦化层28,、发光器件层和像素定义层29，发光器件层包括阳极141、发光层142和阴极143，像素定义层29用于限定多个发光器件。
在本实施例中，薄膜晶体管1101可以为双栅晶体管121，薄膜晶体管1102可以为驱动晶体管Tdrv。通过不同的信号同时控制双栅晶体管121关断，能够更好地切断驱动晶体管Tdrv的栅极和第二极之间漏电途径。
作为本发明实施例的另一种可选实施方式，图9为本发明实施例提供的另一种像素电路的结构示意图，在上述各技术方案的基础上，参考图9，本发明实施例提供的像素电路还包括发光控制模块160和第二复位模块170，第二复位模块170用于在数据写入阶段后且在发光阶段前对发光二极管的第一端进行复位，发光控制模块160包括第三晶体管T3和第四晶体管T4，第二复位模块170包括第五晶体管T5；
第三晶体管T3的第一极与第一电源线连接，第三晶体管T3的第二极与驱动晶体管Tdrv的第一极连接，第四晶体管T4的第一极与驱动晶体管Tdrv的第二极连接，第四晶体管T4的第二极与发光二极管OLED的第一端连接，第三晶体管T3的栅极和第四晶体管T4的栅极均与发光控制信号线连接；
第五晶体管T5的第一极与第二复位信号线连接，第五晶体管T5的第二极与发光二极管OLED的第一端连接，第五晶体管T5的栅极与第三扫描信号线连接。
具体地，在显示面板，通常存在大量的驱动晶体管Tdrv，由于制作工艺的限制，使得每个驱动晶体管Tdrv的阈值电压不尽相同，容易造成驱动晶体管Tdrv输出的驱动电流存在差异。双栅晶体管121用于实现驱动晶体管Tdrv的阈值电压补偿，以减小驱动电流的差异，进而提高显示面板的显示效果。补偿模块120采用顶栅和底栅结构的双栅晶体管121，在发光阶段，由第一扫描信号Scan1和第二扫描信号Scan2同时控制双栅晶体管121关断，使得双栅晶体管121的栅控能力更强，降低了双栅晶体管121的漏电流，从而有利于维持驱动晶体管Tdrv栅极电位的稳定性。
第一晶体管T1和第五晶体管T5分别用于对驱动晶体管Tdrv和发光二极管OLED进行初始化。其中，第五晶体管T5和第一晶体管T1输入的复位电压不同，且二者栅极的扫描信号也不同，当第五晶体管T5和第一晶体管T1分别根据第一扫描信号线和第二扫描信号线上的信号导通时，第一复位电压Vref1和第二复位电压Vref2分别写入驱动晶体管Tdrv的栅极和发光二极管OLED的阳极，对其进行电位初始化。第三晶体管T3和第四晶体管T4用于控制发光二极管OLED发光，在发光阶段，第三晶体管T3和第四晶体管T4响应发光控制信号线输出的发光控制信号EM导通，驱动晶体管Tdrv产生的驱动电流输出至发光二极管OLED的阳极，驱动发光二极管OLED发光。其中，发光二极管OLED的阴极连接的第二电源线输出的电压ELVSS通常为负值。
作为本发明实施例提供的一种可选实施方式，图10为本发明实施例提供的另一种像素电路的驱动时序图，该驱动时序可应用于图9所示的像素电路，以图9所示的像素电路为例，结合图10具体说明本发明实施例提供的像素电路的工作原理。其中，本实施例所提供的像素电路中的晶体管可以同为p型，也可以同为n型。下面本发明实施例以所有晶体管同为p型晶体管为例进行说明。
本发明实施例提供的像素电路的工作过程包括复位阶段t1、数据写入阶段t2和发光阶段t3。
复位阶段t1，包括第一复位阶段t11和第二复位阶段t12。在第一复位阶段t11，发光控制信号EM为高电平，第三晶体管T3和第四晶体管T4关断，第二扫描信号线输出的第二扫描信号Scan2和第三扫描信号线输出的第三扫描信号Scan3均为高电平，第二晶体管T2和第五晶体管T5关断，第一扫描信号线输出的第一扫描信号Scan1为低电平，第一晶体管T1和双栅晶体管121的顶栅Gate1导通，第一复位电压Vref1通过第二晶体管T2、驱动晶体管Tdrv和双栅晶体管121写入至驱动晶体管Tdrv的栅极，驱动晶体管Tdrv的栅极的电位被复位为第一复位电压Vref1的电位。
数据写入阶段t2，发光控制信号EM为高电平，第三晶体管T3和第四晶体管T4关断，第一扫描信号线输出的第一扫描信号Scan1和第三扫描信号线输出的第三扫描信号Scan3均为高电平，第一晶体管T1和第五晶体管T5关断，第二扫描信号线输出的第二扫描信号Scan2为低电平，第二晶体管T2和双栅晶体管121的底栅Gate2导通。数据线上的数据电压Vdata通过第二晶体管T2、驱动晶体管Tdrv和双栅晶体管121写入至驱动晶体管Tdrv和存储电容Cs；同时，在阈值补偿阶段通过双栅晶体管121实现驱动晶体管Tdrv的阈值电压补偿。此时，存储电容Cs将驱动晶体管Tdrv的栅极电位保持在Vdata-|Vth|。
第二复位阶段t12，发光控制信号EM为高电平，第三晶体管T3和第四晶体管T4关断，第二扫描信号线输出的第二扫描信号Scan2和第一扫描信号线输出的第一扫描信号Scan1均为高电平，第一晶体管T1、第二晶体管T2和双栅晶体管121关断，第三扫描信号线输出的第三扫描信号Scan3为低电平，第五晶体管T5导通，第二复位电压Vref2通过第五晶体管T5写入至发光二极管OLED的阳极，发光二极管OLED阳极的电位被复位为第二复位电压Vref2的电位。
发光阶段t3，发光控制信号EM为低电平，第三晶体管T3和第四晶体管T4导通，第二扫描信号线输出的第二扫描信号Scan2和第一扫描信号线输出的第一扫描信号Scan1均为高电平，第一晶体管T1、第二晶体管T2和双栅晶体管121关断，第三扫描信号线输出的第三扫描信号Scan3为高电平，第五晶体管T5关断，发光二极管OLED与第一电源线和第二电源线之间的回路导通，驱动晶体管Tdrv产生的驱动电流流入发光二极管OLED的阳极，发光二极管OLED发光。在发光阶段t3，第一扫描信号Scan1和第二扫描信号Scan2均不能使双栅晶体管导通，相比于现有技术中的水平双栅结构的晶体管，由于顶栅Gate1和底栅Gate2同时控制双栅晶体管关断，使得顶栅Gate1+底栅Gate2的结构的双栅晶体管的栅控能力更强，因此补偿模块120的漏电流较小。此外，由于第一复位模块130与驱动晶体管Tdrv的第二极连接，因此减少了驱动晶体管Tdrv栅极的漏电路径(仅可通过补偿模块120漏电)，从而能够大大降低驱动晶体管Tdrv的漏电情况，有利于保持驱动晶体管Tdrv的栅极电位稳定，进而减小驱动晶体管Tdrv的栅极电位变化对驱动电流的影响，有利于发光模块150稳定发光。
作为本发明实施例的另一种可选实施方式，图11为本发明实施例提供的另一种像素电路的结构示意图，图12为本发明实施例提供的另一种像素电路的驱动时序图，在上述各技术方案的基础上，参考图11和图12，本发明实施例提供的像素电路还包括发光控制模块160和第二复位模块170，第二复位模块170用于在数据写入阶段或在数据写入阶段前对发光二极管的第一端进行复位，发光控制模块160包括第三晶体管T3和第四晶体管T4，第二复位模块170包括第五晶体管T5；第三晶体管T3的第一极与第一电源线连接，第三晶体管T3的第二极与驱动晶体管Tdrv的第一极连接，第四晶体管T4的第一极与驱动晶体管Tdrv的第二极连接，第四晶体管T4的第二极与发光二极管OLED的第一端连接，第三晶体管T3的栅极和第四晶体管T4的栅极均与发光控制信号线连接；第五晶体管T5的第一极与第二复位信号线连接，第五晶体管T5的第二极与发光二极管OLED的第一端连接，第五晶体管T5的栅极与第一扫描信号线或第二扫描信号线连接。
具体地，图11所示像素电路的第五晶体管T5的栅极与第一扫描信号线连接，也就是说，在复位阶段t1，同时进行驱动晶体管Tdrv栅极的初始化和发光二极管OLED阳极的初始化，有利于节省扫描电路的数量，从而有利于实现窄边框，其具体工作原理与上述实施例相同，在此不再赘述。
本发明实施例提供的技术方案，通过数据写入模块向驱动晶体管的栅极写入数据电压，并通过补偿模块实现驱动晶体管的阈值电压补偿，驱动晶体管根据其栅极电压向发光模块提供驱动电流，以驱动发光模块发光。其中，补偿模块至少包括一个具备顶栅和底栅的双栅晶体管，在发光阶段，顶栅和底栅根据各自对应的扫描信号同时控制双栅晶体管关断，能够有效降低驱动晶体管的漏电情况，当显示面板的刷新率较低时，有利于降低功耗。此外，将第一复位模块连接至驱动晶体管的第二极，使得驱动晶体管仅存在通过补偿模块这一条漏电路径，因此大大提高了驱动晶体管栅极电位的稳定性，从而有利于改善显示面板的显示效果。
本发明实施例还提供了一种显示装置，包括本发明实施例提供的像素电路。图13为本发明实施例提供的一种显示装置的结构示意图。参考图13，本发明实施例所提供的显示装置200包括：显示面板100，显示面板100包括本发明实施例所提供的像素电路。显示装置200还包括扫描驱动电路210、显示驱动芯片220，以及多条数据线(D1，D2，D3……)、多条扫描线(S1，S2，S3……)；扫描驱动电路210的端口与扫描线电连接，显示驱动芯片220的端口与数据线电连接。图13示例性地给出了一个像素对应的像素电路的数据电压Vdata输入端、第一扫描信号Scan1输入端和第二扫描信号Scan2输入端。本发明实施例提供的显示装置，包括本发明任意实施例提供的像素电路，因此具备上述有益效果，在此不再赘述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素电路，其特征在于，包括：驱动晶体管、数据写入模块、补偿模块、第一复位模块、存储模块和发光模块；
所述数据写入模块连接于数据线与所述驱动晶体管的第一极之间，用于在数据写入阶段向所述驱动晶体管的栅极写入所述数据线提供的数据电压；
所述存储模块连接于所述驱动晶体管的栅极和第一电源线之间，用于存储所述驱动晶体管栅极的电压；
所述补偿模块连接于所述驱动晶体管的栅极和所述驱动晶体管的第二极之间，用于在所述数据写入阶段抓取所述驱动晶体管的阈值电压至所述驱动晶体管的栅极和所述存储模块，所述补偿模块包括至少一个垂直型双栅晶体管，所述双栅晶体管包括顶栅和底栅，所述顶栅和所述底栅分别连接扫描信号线；
所述驱动晶体管和所述发光模块连接于所述第一电源线和第二电源线之间，所述驱动晶体管用于在发光阶段根据所述存储模块存储的电压向所述发光模块提供驱动信号，驱动所述发光模块发光；
所述第一复位模块连接于第一复位信号线和所述驱动晶体管的第二极之间，用于在所述数据写入阶段前向所述驱动晶体管的栅极写入所述第一复位信号线提供的第一复位电压；
所述双栅晶体管的第一极与所述驱动晶体管的第二极连接，所述双栅晶体管的第二极与所述驱动晶体管的栅极连接，所述双栅晶体管的顶栅与第一扫描信号线连接，所述双栅晶体管的底栅与第二扫描信号线连接；
在发光阶段，由所述第一扫描信号线和所述第二扫描信号线同时控制所述双栅晶体管关断。
2.根据权利要求1所述的像素电路，其特征在于，在所述数据写入阶段前，所述顶栅和/或所述底栅接收导通信号，所述第一复位电压通过所述第一复位模块和所述补偿模块写入到所述驱动晶体管的栅极。
3.根据权利要求1所述的像素电路，其特征在于，在所述数据写入阶段，所述顶栅和/或所述底栅接收导通信号，所述数据电压通过所述数据写入模块和所述补偿模块写入到所述驱动晶体管的栅极。
4.根据权利要求2或3所述的像素电路，其特征在于，所述补偿模块包括一个所述双栅晶体管。
5.根据权利要求2或3所述的像素电路，其特征在于，所述补偿模块包括至少两个所述双栅晶体管；
各所述双栅晶体管的顶栅均与第一扫描信号线连接，各所述双栅晶体管的底栅均与第二扫描信号线连接，
第一个所述双栅晶体管的第一极与所述驱动晶体管的第二极连接，后一个所述双栅晶体管的第一极与前一个所述双栅晶体管的第二极连接，最后一个所述双栅晶体管的第二极与所述驱动晶体管的栅极连接。
6.根据权利要求1所述的像素电路，其特征在于，所述第一复位模块包括第一晶体管，所述数据写入模块包括第二晶体管，所述存储模块包括存储电容，所述发光模块包括发光二极管；
所述第一晶体管的栅极与第一扫描信号线连接，所述第一晶体管的第一极与所述第一复位信号线连接，所述第一晶体管的第二极与所述驱动晶体管的第二极连接；
所述第二晶体管的第一极连接所述数据线，所述第二晶体管的第二极与所述驱动晶体管的第一极连接，所述第二晶体管的栅极与第二扫描信号线连接；所述存储电容的第一端与所述第一电源线连接，所述存储电容的第二端与所述驱动晶体管的栅极连接；
所述发光二极管的第一端与所述驱动晶体管的第二极连接，所述发光二极管的第二端与所述第二电源线连接。
7.根据权利要求6所述的像素电路，其特征在于，所述第一晶体管为单栅晶体管。
8.根据权利要求6所述的像素电路，其特征在于，所述像素电路还包括发光控制模块和第二复位模块，所述第二复位模块用于在所述数据写入阶段后且在所述发光阶段前对所述发光二极管的第一端进行复位，所述发光控制模块包括第三晶体管和第四晶体管，所述第二复位模块包括第五晶体管；
所述第三晶体管的第一极与所述第一电源线连接，所述第三晶体管的第二极与所述驱动晶体管的第一极连接，所述第四晶体管的第一极与所述驱动晶体管的第二极连接，所述第四晶体管的第二极与所述发光二极管的第一端连接，所述第三晶体管的栅极和所述第四晶体管的栅极均与发光控制信号线连接；
所述第五晶体管的第一极与第二复位信号线连接，所述第五晶体管的第二极与所述发光二极管的第一端连接，所述第五晶体管的栅极与第三扫描信号线连接。
9.根据权利要求6所述的像素电路，其特征在于，所述像素电路还包括发光控制模块和第二复位模块，所述第二复位模块用于在所述数据写入阶段或在所述数据写入阶段前对所述发光二极管的第一端进行复位，所述发光控制模块包括第三晶体管和第四晶体管，所述第二复位模块包括第五晶体管；
所述第三晶体管的第一极与所述第一电源线连接，所述第三晶体管的第二极与所述驱动晶体管的第一极连接，所述第四晶体管的第一极与所述驱动晶体管的第二极连接，所述第四晶体管的第二极与所述发光二极管的第一端连接，所述第三晶体管的栅极和所述第四晶体管的栅极均与发光控制信号线连接；
所述第五晶体管的第一极与第二复位信号线连接，所述第五晶体管的第二极与所述发光二极管的第一端连接，所述第五晶体管的栅极与所述第一扫描信号线或第二扫描信号线连接。
10.一种显示装置，其特征在于，包括如权利要求1-9任一项所述的像素电路。
CN202110558796.2A 2021-05-21 2021-05-21 像素电路和显示装置 Active CN113257192B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110558796.2A CN113257192B (zh) 2021-05-21 2021-05-21 像素电路和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110558796.2A CN113257192B (zh) 2021-05-21 2021-05-21 像素电路和显示装置

Publications (2)

Publication Number Publication Date
CN113257192A CN113257192A (zh) 2021-08-13
CN113257192B true CN113257192B (zh) 2022-07-19

Family

ID=77183692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110558796.2A Active CN113257192B (zh) 2021-05-21 2021-05-21 像素电路和显示装置

Country Status (1)

Country Link
CN (1) CN113257192B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240177657A1 (en) * 2021-09-17 2024-05-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display apparatus
CN113870780A (zh) * 2021-09-18 2021-12-31 合肥维信诺科技有限公司 像素电路及显示面板
CN115909970A (zh) * 2021-09-30 2023-04-04 昆山国显光电有限公司 像素电路及其驱动方法和显示面板
CN114664254B (zh) * 2022-03-31 2023-08-01 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
CN114842806B (zh) * 2022-04-29 2023-12-08 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板和显示装置
CN114758604A (zh) * 2022-05-10 2022-07-15 武汉天马微电子有限公司 像素驱动电路及其驱动方法、显示面板和显示装置
CN114822400B (zh) 2022-06-28 2022-10-25 惠科股份有限公司 像素驱动电路、显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106875893A (zh) * 2017-03-07 2017-06-20 京东方科技集团股份有限公司 像素电路和具有该像素电路的显示装置
CN108091303A (zh) * 2016-11-23 2018-05-29 乐金显示有限公司 显示装置和补偿该显示装置的劣化的方法
CN111145696A (zh) * 2018-11-06 2020-05-12 三星显示有限公司 像素电路
CN112397030A (zh) * 2020-11-17 2021-02-23 武汉华星光电半导体显示技术有限公司 像素驱动电路及oled显示面板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102307500B1 (ko) * 2015-03-20 2021-10-01 삼성디스플레이 주식회사 표시 장치의 화소회로 및 이를 포함하는 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091303A (zh) * 2016-11-23 2018-05-29 乐金显示有限公司 显示装置和补偿该显示装置的劣化的方法
CN106875893A (zh) * 2017-03-07 2017-06-20 京东方科技集团股份有限公司 像素电路和具有该像素电路的显示装置
CN111145696A (zh) * 2018-11-06 2020-05-12 三星显示有限公司 像素电路
CN112397030A (zh) * 2020-11-17 2021-02-23 武汉华星光电半导体显示技术有限公司 像素驱动电路及oled显示面板

Also Published As

Publication number Publication date
CN113257192A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
CN113257192B (zh) 像素电路和显示装置
CN108206008B (zh) 像素电路、驱动方法、电致发光显示面板及显示装置
CN110660360B (zh) 像素电路及其驱动方法、显示面板
WO2020233025A1 (zh) 像素电路和显示装置
WO2020233024A1 (zh) 像素电路和显示装置
US11289004B2 (en) Pixel driving circuit, organic light emitting display panel and pixel driving method
US10585514B2 (en) Pixel circuit, display panel and driving method thereof
KR101226648B1 (ko) 전압 구동 화소 유닛 및 그 구동 방법, 유기 발광 표시 장치
CN111883063B (zh) 像素电路、显示面板及显示装置
CN112489599B (zh) Amoled像素驱动电路、驱动方法及显示面板
CN113035133A (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
US11107412B2 (en) Pixel driving circuit, pixel driving method, display panel and display apparatus
CN214671744U (zh) 像素电路及显示面板
WO2022061852A1 (zh) 像素驱动电路及显示面板
CN109147665B (zh) 一种像素电路及其驱动方法、显示面板
CN112365844A (zh) 像素驱动电路及显示面板
CN114550653A (zh) 像素驱动电路以及显示装置
CN112365849A (zh) 一种像素驱动电路及显示面板
WO2021007694A1 (zh) 像素单元、阵列基板与显示终端
WO2023005597A1 (zh) 像素驱动电路及显示面板
CN114023266B (zh) 像素电路、显示面板和显示装置
WO2020177258A1 (zh) 像素驱动电路及显示面板
CN114038427B (zh) 显示面板
WO2020252913A1 (zh) 像素驱动电路及显示面板
CN213277407U (zh) 一种双层的像素补偿电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant