CN114023860B - 发光二极管 - Google Patents

发光二极管 Download PDF

Info

Publication number
CN114023860B
CN114023860B CN202111299166.4A CN202111299166A CN114023860B CN 114023860 B CN114023860 B CN 114023860B CN 202111299166 A CN202111299166 A CN 202111299166A CN 114023860 B CN114023860 B CN 114023860B
Authority
CN
China
Prior art keywords
semiconductor layer
pad
light emitting
emitting diode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111299166.4A
Other languages
English (en)
Other versions
CN114023860A (zh
Inventor
白佳蕙
曾文贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to CN202310554968.8A priority Critical patent/CN116646443A/zh
Publication of CN114023860A publication Critical patent/CN114023860A/zh
Application granted granted Critical
Publication of CN114023860B publication Critical patent/CN114023860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2957—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开一种发光二极管，包括第一半导体层、第二半导体层、第一接垫、第二接垫以及保护凸块。第一半导体层以及第二半导体层彼此重叠。第一半导体层的第一面的面积大于第二半导体层的第二面的面积。第一面朝向第二面。第一接垫电连接至第一半导体层。第二接垫电连接至第二半导体层。保护凸块位于第一接垫与第二接垫之间。

Description

发光二极管
技术领域
本发明涉及一种发光二极管。
背景技术
微型发光二极管显示器(Micro Light Emitting Device Display，micro LEDdisplay)为新一代的显示技术，其关键技术在于如何将大量的微型发光二极管转移至电路基板上。
然而，转移技术为机械式操作，转移技术的成效取决于机台精度以及转移工具本身的精度与良率。在提取微型发光二极管时，会遇到机台作动误差及转移工具精度误差。在放置微型发光二极管时，则会面临另一次机台作动误差以及对位误差。若微型发光二极管没有放置于正确的位置，将使得微型发光二极管不能正常运作。因此，目前亟需一种能够解决前述问题的方法。
发明内容
本发明提供一种发光二极管，能提升激光转移制作工艺的良率。
本发明的至少一实施例提供一种发光二极管。发光二极管包括第一半导体层、第二半导体层、第一接垫、第二接垫以及保护凸块。第一半导体层以及第二半导体层彼此重叠。第一半导体层的第一面的面积大于第二半导体层的第二面的面积。第一面朝向第二面。第一接垫电连接至第一半导体层。第二接垫电连接至第二半导体层。保护凸块位于第一接垫与第二接垫之间。
本发明的至少一实施例提供一种发光二极管。发光二极管包括第一半导体层、第二半导体层、绝缘层、第一接垫、第二接垫、第一导电孔以及第二导电孔。第二半导体层重叠于第一半导体。绝缘层位于第二半导体层上。第一接垫以及第二接垫位于绝缘层上。第一接垫与第二接垫都重叠于第二半导体层。第一导电孔穿过第二半导体层以及绝缘层，且电连接第一接垫至第一半导体层。第二导电孔穿过绝缘层，且电连接第二接垫至第二半导体层。
附图说明
图1A至图1F是本发明的一实施例的一种发光二极管显示装置的制造方法的剖面示意图；
图2A是本发明的一实施例的一种发光二极管显示装置的制造方法的剖面示意图；
图2B是图2A的发光二极管的上视示意图；
图3是本发明的一实施例的一种发光二极管的剖面示意图；
图4是本发明的一实施例的一种发光二极管的剖面示意图；
图5A是本发明的一实施例的一种发光二极管显示装置的制造方法的剖面示意图；
图5B是图5A的发光二极管的上视示意图；
图6是本发明的一实施例的一种发光二极管的剖面示意图；
图7是本发明的一实施例的一种发光二极管的剖面示意图。
符号说明
100:生长基板
110、110A、110B、110C、110a、110b、110c、110d、110e:发光二极管112:半导体堆叠层
114:接垫
200:电路基板
210:接垫
220:封装材料
A-A’:线
AD1、AD2:粘着层
BP:保护凸块
D1:第一方向
D2:第二方向
E1:第一导电材料
E2:第二导电材料
EL:发光层
IL:绝缘层
ILt、P1t、P2t、BPt:顶面
L、L1、L2、L3:长度
LS1、LS2、LS3:激光
OP:开口
OP1:第一开口
P1:第一接垫
P2:第二接垫
PSM:图案化半导体层
S1:第一面
S2:第二面
SB1、SB2:基底
SM1:第一半导体层
SM2:第二半导体层
t1、t2:厚度
TH1:第一开孔
TH2:第二开孔
TS1:第一转置基底
TS2:第二转置基底
V1:第一导电孔
V2:第二导电孔
X1、X2:高度差
Y1、Y2:高度
Z1:第一层
Z2:第二层
具体实施方式
图1A至图1F是依照本发明的一实施例的一种发光二极管显示装置的制造方法的剖面示意图。
请参考图1A，在生长基板100上形成多个发光二极管110A。生长基板100为砷化镓(GaAs)基板、磷化镓(GaP)基板、磷化铟(InP)基板、蓝宝石基板、碳化硅(SiC)基板、氮化镓(GaN)基板或其他适用于外延制作工艺的生长基板。在一些实施例中，生长基板100的表面经由蚀刻制作工艺(例如湿式蚀刻)而图案化，以使生长基板100具有凹凸起伏的表面，例如图案化蓝宝石基板(Patterned Sapphire Substrate,PSS)。
发光二极管110A包括半导体堆叠层112以及位于半导体堆叠层112上的两个接垫114，其中接垫114位于半导体堆叠层112远离生长基板100的一侧。
将生长基板100上的发光二极管110A粘附于第一转置基底TS1上。在本实施例中，第一转置基底TS1包括基底SB1以及粘着层AD1。在一些实施例中，基底SB1的材料例如为玻璃、蓝宝石或其他适合的材料。将生长基板100移动至第一转置基底TS1上，并使生长基板100上的发光二极管110A的接垫114朝向第一转置基底TS1的粘着层AD1。
请参考图1B，以激光剥离(Laser lift off)的方式将一个或多个发光二极管110A自生长基板100转置于第一转置基底TS1的粘着层AD1上，接着移除生长基板100。在本实施例中，从生长基板100背对发光二极管110A的一侧照射激光LS1，由此使发光二极管110A自生长基板100剥离。
请参考图1C，提供第二转置基底TS2。第二转置基底TS2包括基底SB2以及粘着层AD2。在一些实施例中，基底SB2的材料例如为玻璃、蓝宝石或其他适合的材料。
移动第一转置基底TS1及/或第二转置基底TS2以使第一转置基底TS1与第二转置基底TS2对准，接着从基底SB1的一侧以激光LS2照射发光二极管110A，并通过激光转移(Laser Transfer)的方式将选定的一个或多个发光二极管110A自第一转置基底TS1转置于第二转置基底TS2的粘着层AD2上，此时，发光二极管110A的接垫114位于半导体堆叠层112远离第二转置基底TS2的一侧。
在本实施例中，从第一转置基底TS1背对发光二极管110A的一侧照射激光LS2，由此使发光二极管110A自第一转置基底TS1剥离。在一些实施例中，激光LS2使粘着层AD1产生物理及/或化学反应，举例来说，激光LS2聚焦于粘着层AD1中，使粘着层AD1产生气体。发光二极管110A可以通过气体膨胀的力量以离开第一转置基底TS1。
在一些实施例中，激光LS2的波长为266纳米至365纳米，且激光LS2的光束直径(Beam size)为1微米至10微米。在一些实施例中，激光LS2的精度在1微米以内，换句话说，激光LS2实际的聚焦位置因为制作工艺误差(Process deviation)而导致的偏移距离小于1微米。
虽然在图1C中仅绘出以一道激光LC2照射发光二极管110A，但本发明不以此为限。在一些实施例中，以两道激光LC2照射发光二极管110A以执行激光转移制作工艺。
请参考图1D，重复多次图1A至图1C的步骤，由此将发光二极管110B与发光二极管110C转移至第二转置基底TS2。发光二极管110A、发光二极管110B与发光二极管110C例如为不同颜色的发光二极管。需注意的是，图1A至图1F省略了发光二极管110A、110B与110C的部分结构，发光二极管110A、110B与110C可以为后文描述的任何一个实施例所描述的发光二极管。
请参考图1E，将发光二极管110A、发光二极管110B与发光二极管110C自第二转置基底TS2转置于电路基板200。在本实施例中，电路基板200为硬性电路基板或软性电路基板。电路基板200具有多个接垫210。
自第二转置基底TS2的背侧对发光二极管110A、110B与110C照射激光L3，使发光二极管110A、110B与110C的接垫114通过焊料(未绘出)而电连接至电路基板200的接垫210。在其他实施例中，不需要通过激光L3以及焊料来电连接发光二极管110A、110B与110C至接垫210。举例来说，发光二极管110A、110B与110C与接垫210也可以通过各向异性导电胶或其他材料而彼此电连接。
接着请参考图1F，移除第二转置基底TS2，接着以封装材料220将发光二极管110A、110B与110C封装于电路基板200上。
图2A是依照本发明的一实施例的一种发光二极管显示装置的制造方法的剖面示意图。图2B是图2A的发光二极管的上视示意图。图2A的发光二极管对应了图2B中的线A-A’的位置，为了方便说明，图2B省略绘示了发光二极管的部分构件。
图2A对应了图1C的步骤，即将发光二极管110自第一转置基底TS1转移至第二转置基底TS2的激光转移(Laser Transfer)的步骤。
请参考图2A与图2B，在本实施例中，发光二极管110包括第一半导体层SM1、第二半导体层SM2、第一接垫P1、第二接垫P2以及保护凸块BP。在本实施例中，发光二极管110还包括发光层EL、绝缘层IL以及图案化半导体层PSM。
第一半导体层SM1以及第二半导体SM2层彼此重叠。第一半导体层SM1的第一面S1朝向第二半导体层SM2的第二面S2。第二半导体层SM2具有第一开口OP1，使第一半导体层SM1的第一面S1的面积大于第二半导体层SM2的第二面S2的面积。
第一半导体层SM1与第二半导体层SM2中的一者为N型掺杂半导体，且另一者为P型掺杂半导体。举例来说，第一半导体层SM1为N型半导体层，且第二半导体层SM2为P型半导体层。在一些实施例中，第一半导体层SM1与第二半导体层SM2的材料例如包括氮化镓、氮化铟镓(InGaN)、砷化镓、铝镓铟磷化物(AlGaInP)或其他IIIA族和VA族元素组成的材料或其他合适的材料，但本发明不以此为限。
发光层EL位于第一半导体层SM1的第一面S1与第二半导体层SM2的第二面S2之间。发光层EL例如具有量子阱(Quantum Well,QW)，例如：单量子阱(SQW)、多量子阱(MQW)或其他的量子阱，P型掺杂的半导体层提供的空穴与N型掺杂的半导体层提供的电子可以在发光层EL结合，并以光的模式释放出能量。发光层EL具有开口OP，发光层EL的开口OP重叠于第二半导体层SM2的第一开口OP1。
图案化半导体层PSM位于第一半导体层SM1背对第二半导体层SM2的一侧。在一些实施例中，图案化半导体层PSM的材料例如包括氮化镓、氮化铟镓(InGaN)、砷化镓、铝镓铟磷化物(AlGaInP)或其他IIIA族和VA族元素组成的材料或其他合适的材料。在一些实施例中，图案化半导体层PSM包括与第一半导体层SM1相同的材料，但图案化半导体层PSM的掺杂浓度例如小于第一半导体层SM1的掺杂浓度。在一些实施例中，图案化半导体层PSM的是没有经掺杂的半导体层。
绝缘层IL位于第一半导体层SM1的表面、发光层EL的表面以及第二半导体层SM2的表面。绝缘层IL具有第一开孔TH1以及第二开孔TH2。第一开孔TH1重叠于第二半导体层的第一开口OP1以及发光层EL的开口OP。第一半导体层SM1暴露于第一开孔TH1的底部，且第二半导体层SM2暴露于第二开孔TH2的底部。
第一接垫P1与第二接垫P2位于绝缘层IL上，且第一接垫P1与第二接垫P2分别位于第一开孔TH1以及第二开孔TH2中。第一接垫P1电连接至第一半导体层SM1。第二接垫P2电连接至第二半导体层SM2。第一接垫P1与第二接垫P2为单层或多层结构，且其材料例如包括金属、导电氧化物、导电氮化物或其他合适的导电材料。在一些实施例中，第一接垫P1与第二接垫P2的位置因为制作工艺误差而导致偏移的距离小于2微米。
保护凸块BP位于第一接垫P1与第二接垫P2之间。在本实施例中，保护凸块BP形成于第二半导体层SM2上，且保护凸块BP与第二接垫P2直接接触第二半导体层SM2。保护凸块BP不接触第一接垫P1与第二接垫P2。在一些实施例中，保护凸块BP位于绝缘层IL与第二半导体层SM2之间，由此避免第一接垫P1及/或第二接垫P2直接接触保护凸块BP。在本实施例中，保护凸块BP的材料包括金属(例如金、银、铝或其合金或其他金属材料)、无机材料(例如氧化钛、氧化硅或其堆叠层或其他无机材料)或有机材料。在一些实施例中，保护凸块BP包括针对激光LS2的穿透率小于10％的材料。
在本实施例中，在执行激光转移时，激光LS2对准保护凸块BP的位置。相较于以两道激光LS2分别对准第一接垫P1与第二接垫P2，以激光LS2对准保护凸块BP能避免发光二极管110在离开粘着层AD1时出现转动的问题，由此提升激光转移的良率。换句话说，在本实施例中，保护凸块BP的设置能提升激光转移制作工艺的良率。
在一些实施例中，以第一半导体层SM1的第一面S1为基准，绝缘层IL的最顶面ILt的高度低于第一接垫P1的最顶面P1t的高度，且两者具有高度差X1。类似地，以第一半导体层SM1的第一面S1为基准，绝缘层IL的最顶面ILt的高度低于第二接垫P2的最顶面P2t的高度，且两者具有高度差X2。在一些实施例中，高度差X1小于或等于高度差X2。由于绝缘层IL的最顶面ILt的高度低于第一接垫P1的最顶面P1t的高度以及第二接垫P2的最顶面P2t的高度，可以避免绝缘层IL影响第一接垫P1以及第二接垫P2电连接至电路基板的制作工艺(如图1E的制作工艺)。在本实施例中，保护凸块BP的厚度t1为50纳米至5000纳米。在本实施例中，绝缘层IL的厚度t2为20纳米至2000纳米。
请参考图2B，第一接垫P1与第二接垫P2在第一方向D1上排列。发光二极管110在第一方向D1上的长度为L。第一接垫P1在第一方向D1上的长度为L1。第二接垫P2在第一方向D1上的长度为L2。保护凸块BP在第一方向D1上的长度L3介于3微米至(L-L1-L2-4)微米。由此避免保护凸块BP因为制作工艺误差而重叠于第一接垫P1及/或第二接垫P2，同时，可以使激光LS2不会超出保护凸块BP的范围，避免激光LS2伤害发光二极管110的半导体层。
图3是依照本发明的一实施例的一种发光二极管的剖面示意图。在此必须说明的是，图3的实施例沿用图2A和图2B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图3的发光二极管110a与图2A和图2B的发光二极管110的差异在于：在发光二极管110a中，保护凸块BP形成于绝缘层IL上。
请参考图3，保护凸块BP形成于绝缘层IL上，绝缘层IL位于保护凸块BP与第二半导体层SM2之间。
在本实施例中，保护凸块BP不接触第二半导体层SM2、第一接垫P1与第二接垫P2。在本实施例中，保护凸块BP的材料包括金属(例如金、银、铝或其合金或其他金属材料)、无机材料(例如氧化钛、氧化硅或其堆叠层或其他无机材料)或有机材料或前述材料的堆叠层。在一些实施例中，保护凸块BP包括针对激光的穿透率小于10％的材料。
在本实施例中，在执行激光转移时，激光对准保护凸块BP的位置。相较于以两道激光分别对准第一接垫P1与第二接垫P2，以激光对准保护凸块BP能避免发光二极管110在离开粘着层AD1时出现转动的问题，由此提升激光转移的良率。换句话说，在本实施例中，保护凸块BP的设置能提升激光转移制作工艺的良率。
在一些实施例中，以第一半导体层SM1的第一面S1为基准，保护凸块BP的最顶面BPt的高度低于第一接垫P1的最顶面P1t的高度，且两者具有高度差X1。类似地，以第一半导体层SM1的第一面S1为基准，保护凸块BP的最顶面BPt的高度低于第二接垫P2的最顶面P2t的高度，且两者具有高度差X2。在一些实施例中，高度差X1小于或等于高度差X2。由于保护凸块BP的最顶面BPt的高度低于第一接垫P1的最顶面P1t的高度以及第二接垫P2的最顶面P2t的高度，可以避免保护凸块BP影响第一接垫P1以及第二接垫P2电连接至电路基板的制作工艺(如图1E的制作工艺)。在本实施例中，保护凸块BP的厚度t1为50纳米至5000纳米。
图4是依照本发明的一实施例的一种发光二极管的剖面示意图。在此必须说明的是，图4的实施例沿用图3的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图4的发光二极管110b与图3的发光二极管110a的差异在于：在发光二极管110b中，保护凸块BP为多层结构。
请参考图4，保护凸块BP为多层结构，且包括第一层Z1以及第二层Z2。第一层Z1以及第二层Z2例如包括不同材料，举例来说，第一层Z1以及第二层Z2分别为氧化钛与氧化硅。在一些实施例中，保护凸块BP还包括第三层(未绘出)，第二层Z2位于第一层Z1以及第三层之间，且第一层Z1以及第三层包括氧化钛，且第二层Z2包括氧化硅。在一些实施例中，包括氧化钛的第一层Z1以及包括氧化钛的第三层之间具有一层以上的氧化硅层。
在本实施例中，保护凸块BP为双层结构，但本发明不以此为限。在其他实施例中，保护凸块BP为三层以上的结构。
在本实施例中，保护凸块BP的设置能提升激光转移制作工艺的良率。
图5A是依照本发明的一实施例的一种发光二极管显示装置的制造方法的剖面示意图。图5B是图5A的发光二极管的上视示意图。图5A的发光二极管对应了图5B中的线A-A’的位置，为了方便说明，图5B省略绘示了发光二极管的部分构件。
图5A对应了图1C的步骤，即将发光二极管110自第一转置基底TS1转移至第二转置基底TS2的激光转移(Laser Transfer)的步骤。
请参考图5A与图5B，发光二极管110c包括第一半导体层SM1、第二半导体层SM2、绝缘层IL、第一接垫P1、第二接垫P2、第一导电孔V1以及第二导电孔V2。在本实施例中，发光二极管110c还包括发光层EL以及图案化半导体层PSM。
第二半导体层SM2重叠于第一半导体SM1。第一半导体层SM1的第一面S1朝向第二半导体层SM2的第二面S2。第二半导体层SM2具有第一开口OP1，使第一半导体层SM1的第一面S1的面积大于第二半导体层SM2的第二面S2的面积。第一开口OP1的数量以及位置可以依照实际需求而进行调整。
第一半导体层SM1与第二半导体层SM2中之一为N型掺杂半导体，且另一者为P型掺杂半导体。举例来说，第一半导体层SM1为N型半导体层，且第二半导体层SM2为P型半导体层。在一些实施例中，第一半导体层SM1与第二半导体层SM2的材料例如包括氮化镓、氮化铟镓(InGaN)、砷化镓、铝镓铟磷化物(AlGaInP)或其他IIIA族和VA族元素组成的材料或其他合适的材料，但本发明不以此为限。
发光层EL位于第一半导体层SM1的第一面S1与第二半导体层SM2的第二面S2之间。发光层EL例如具有量子阱(Quantum Well,QW)，例如：单量子阱(SQW)、多量子阱(MQW)或其他的量子阱，P型掺杂的半导体层提供的空穴与N型掺杂的半导体层提供的电子可以在发光层EL结合，并以光的模式释放出能量。发光层EL具有开口OP，发光层EL的开口OP重叠于第二半导体层SM2的第一开口OP1。
图案化半导体层PSM位于第一半导体层SM1背对第二半导体层SM2的一侧。在一些实施例中，图案化半导体层PSM的材料例如包括氮化镓、氮化铟镓(InGaN)、砷化镓、铝镓铟磷化物(AlGaInP)或其他IIIA族和VA族元素组成的材料或其他合适的材料。在一些实施例中，图案化半导体层PSM包括与第一半导体层SM1相同的材料，但图案化半导体层PSM的掺杂浓度例如小于第一半导体层SM1的掺杂浓度。在一些实施例中，图案化半导体层PSM是没有经掺杂的半导体层。
绝缘层IL位于第二半导体层SM2上，且位于第二半导体层SM2的第一开口OP1中。绝缘层IL覆盖第一开口OP1的侧壁。
绝缘层IL具有第一开孔TH1以及第二开孔TH2。第一开孔TH1重叠于第二半导体层SM2的第一开口OP1以及发光层EL的开口OP。第一半导体层SM1暴露于第一开孔TH1的底部，且第二半导体层SM2暴露于第二开孔TH2的底部。
在本实施例中，绝缘层IL的第一开孔TH1的侧壁与发光层EL的开口OP的侧壁对齐，但本发明不以此为限。在其他实施例中，绝缘层IL填入发光层EL的开口OP中，且绝缘层IL覆盖开口OP的侧壁。换句话说，第一开孔TH1的尺寸可以大于、等于或小于开口OP的尺寸。
第一导电材料E1填入第一开口OP1、开口OP以及第一开孔TH1中以形成电连接至第一半导体层SM1的第一导电孔V1。第一导电孔V1穿过第二半导体层SM2、发光层EL以及绝缘层IL。
第二导电材料E2填入第二开孔TH2中以形成电连接至第二半导体层SM2的第二导电孔V2。第二导电孔V2穿过绝缘层IL。
在一些实施例中，第一导电材料E1与第二导电材料E2包括铟锡氧化物、铟锌氧化物或其他合适的透明导电材料。在一些实施例中，第一导电材料E1与第二导电材料E2包括导电性佳的金属材料，例如金、银、铜或上述金属的合金或其他金属材料。
第一接垫P1与第二接垫P2位于绝缘层IL上。在本实施例中，第一接垫P1与第二接垫P2分别位于第一导电材料E1以及第二导电材料E2上。第一接垫P1电连接至第一半导体层SM1。第二接垫P2电连接至第二半导体层SM2。第一接垫P1与第二接垫P2为单层或多层结构，且其材料例如包括金属、导电氧化物、导电氮化物或其他合适的导电材料。
第一导电孔V1电连接第一接垫P1至第一半导体层SM1。第一导电材料E1位于第一接垫P1与绝缘层IL之间。第二导电孔V2电连接第二接垫P2至第二半导体层SM2。第二导电材料E2位于第二接垫P2与绝缘层IL之间。
在本实施例中，第一接垫P1横向地位于两个第一导电孔V1之间，但本发明不以此为限。第一导电孔V1的形状、数量以及位置可以依照实际需求而进行调整。在本实施例中，第二接垫P2横向地位于两个第二导电孔V2之间，但本发明不以此为限。第二导电孔V2的形状、数量以及位置可以依照实际需求而进行调整。
在本实施例中，第一接垫P1与第二接垫P2都重叠于第二半导体层SM2，使第一接垫P1的最顶面P1t与第二接垫P2的最顶面P2t的水平高度大约相等。在执行激光转移的步骤时，两道激光LS2分别对准第一接垫P1与第二接垫P2。由于第一接垫P1的最顶面P1t与第二接垫P2的最顶面P2t的水平高度大约相等，发光二极管110c在第一接垫P1与第二接垫P2处所受到的力量较为均匀，由此能避免发光二极管110c在离开粘着层AD1时出现转动的问题，并提升激光转移的良率。换句话说，在本实施例中，第一接垫P1与第二接垫P2都重叠于第二半导体层SM2的设置能提升激光转移制作工艺的良率。
此外，第一接垫P1的最顶面P1t与第二接垫P2的最顶面P2t的水平高度大约相等，有助于使第一接垫P1以及第二接垫P2同时电连接至电路基板的制作工艺(如图1E的制作工艺)，由此增加发光二极管显示装置的生产良率。
在一些实施例中，以第二半导体层SM2的上表面为基准，第一接垫P1的最顶面P1t的高度Y1等于第二接垫P2的最顶面P2t的高度Y2。
图6是依照本发明的一实施例的一种发光二极管的剖面示意图。在此必须说明的是，图6的实施例沿用图5A和图5B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图6的发光二极管110d与图5A和图5B的发光二极管110c的差异在于：发光二极管110d还包括保护凸块BP。
请参考图6，保护凸块BP位于第一接垫P1与第二接垫P2之间。在本实施例中，保护凸块BP形成于第二半导体层SM2上，且保护凸块BP与第二接垫P2直接接触第二半导体层SM2。保护凸块BP不接触第一接垫P1与第二接垫P2。在一些实施例中，保护凸块BP位于绝缘层IL与第二半导体层SM2之间，由此避免第一接垫P1及/或第二接垫P2直接接触保护凸块BP。在本实施例中，保护凸块BP的材料包括金属(例如金、银、铝或其合金或其他金属材料)、无机材料(例如氧化钛、氧化硅或其堆叠层或其他无机材料)或有机材料。在一些实施例中，保护凸块BP包括针对激光的穿透率小于10％的材料。
在本实施例中，在执行激光转移时，可以选择性地以激光对准保护凸块BP的位置而非对准第一接垫P1与第二接垫P2的位置。以激光对准保护凸块BP能避免发光二极管110d在离开粘着层时出现转动的问题，由此提升激光转移的良率。
图7是依照本发明的一实施例的一种发光二极管的剖面示意图。在此必须说明的是，图7的实施例沿用图6的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图7的发光二极管110e与图6的发光二极管110d的差异在于：在发光二极管110e中，保护凸块BP形成于绝缘层IL上。
请参考图7，保护凸块BP形成于绝缘层IL上，绝缘层IL位于保护凸块BP与第二半导体层SM2之间。
在本实施例中，保护凸块BP不接触第二半导体层SM2、第一接垫P1与第二接垫P2。在本实施例中，保护凸块BP的材料包括金属(例如金、银、铝或其合金或其他金属材料)、无机材料(例如氧化钛、氧化硅或其堆叠层或其他无机材料)或有机材料或前述材料的堆叠层。在一些实施例中，保护凸块BP包括针对激光的穿透率小于10％的材料。
在本实施例中，在执行激光转移时，可以选择性地以激光对准保护凸块BP的位置而非对准第一接垫P1与第二接垫P2的位置。以激光对准保护凸块BP能避免发光二极管110e在离开粘着层时出现转动的问题，由此提升激光转移的良率。

Claims (18)

1.一种发光二极管，包括：
第一半导体层以及第二半导体层，彼此重叠，其中该第一半导体层的第一面的面积大于该第二半导体层的第二面的面积，其中该第一面朝向该第二面；
第一接垫，电连接至该第一半导体层；
第二接垫，电连接至该第二半导体层；以及
保护凸块，位于该第一接垫与该第二接垫之间，该保护凸块不接触该第一接垫与该第二接垫。
2.如权利要求1所述的发光二极管，还包括：
绝缘层，位于该第一半导体层的表面以及该第二半导体层的表面，其中该绝缘层具有第一开孔以及第二开孔，该第一接垫与该第二接垫分别位于该第一开孔以及该第二开孔中，且该保护凸块位于该绝缘层与该第二半导体层之间。
3.如权利要求2所述的发光二极管，其中以该第一半导体层的该第一面为基准，该绝缘层的最顶面的高度低于该第一接垫的最顶面的高度以及该第二接垫的最顶面的高度。
4.如权利要求1所述的发光二极管，其中该保护凸块与该第二接垫直接接触该第二半导体层。
5.如权利要求1所述的发光二极管，还包括：
绝缘层，位于该第一半导体层的表面以及该第二半导体层的表面，其中该绝缘层具有第一开孔以及第二开孔，该第一接垫与该第二接垫分别位于该第一开孔以及该第二开孔中，且该绝缘层位于该保护凸块与该第二半导体层之间。
6.如权利要求1所述的发光二极管，其中该保护凸块包括针对激光的穿透率小于10％的材料。
7.如权利要求1所述的发光二极管，其中该保护凸块为多层结构。
8.如权利要求1所述的发光二极管，其中该发光二极管在第一方向上的长度为L，该第一接垫与该第二接垫在该第一方向上排列，该第一接垫在该第一方向上的长度为L1，该第二接垫在该第一方向上的长度为L2，且该保护凸块在该第一方向上的长度L3介于3微米至(L-L1-L2-4)微米。
9.一种发光二极管，包括：
第一半导体层；
第二半导体层，重叠于该第一半导体层；
绝缘层，位于该第二半导体层上；
第一接垫以及第二接垫，位于该绝缘层上，且该第一接垫与该第二接垫都重叠于该第二半导体层；
第一导电孔，穿过该第二半导体层以及该绝缘层，且电连接该第一接垫至该第一半导体层；以及
第二导电孔，穿过该绝缘层，且电连接该第二接垫至该第二半导体层，
保护凸块，位于该第一接垫与该第二接垫之间，该保护凸块不接触该第一接垫与该第二接垫。
10.如权利要求9所述的发光二极管，其中以该第二半导体层为基准，该第一接垫的最顶面的高度等于该第二接垫的最顶面的高度。
11.如权利要求9所述的发光二极管，其中该第二半导体层具有重叠于该第一半导体层的第一开口，该绝缘层覆盖该第一开口的侧壁，且该绝缘层具有重叠于该第一开口的第一开孔，第一导电材料填入该第一开口以及该第一开孔中以形成该第一导电孔。
12.如权利要求11所述的发光二极管，其中该第一导电材料位于该第一接垫与该绝缘层之间。
13.如权利要求9所述的发光二极管，其中该绝缘层具有重叠于该第二半导体层的第二开孔，第二导电材料填入该第二开孔中以形成该第二导电孔。
14.如权利要求13所述的发光二极管，其中该第二导电材料位于该第二接垫与该绝缘层之间。
15.如权利要求9所述的发光二极管，其中该绝缘层位于该保护凸块与该第二半导体层之间。
16.如权利要求9所述的发光二极管，其中该保护凸块位于该绝缘层与该第二半导体层之间。
17.如权利要求9所述的发光二极管，其中该保护凸块不接触该第一接垫与该第二接垫。
18.如权利要求9所述的发光二极管，其中该第一接垫横向地位于两个第一导电孔之间，且该第二接垫横向地位于两个第二导电孔之间。
CN202111299166.4A 2021-05-14 2021-11-04 发光二极管 Active CN114023860B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310554968.8A CN116646443A (zh) 2021-05-14 2021-11-04 发光二极管

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110117541A TWI773322B (zh) 2021-05-14 2021-05-14 發光二極體
TW110117541 2021-05-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310554968.8A Division CN116646443A (zh) 2021-05-14 2021-11-04 发光二极管

Publications (2)

Publication Number Publication Date
CN114023860A CN114023860A (zh) 2022-02-08
CN114023860B true CN114023860B (zh) 2023-06-06

Family

ID=80060922

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310554968.8A Pending CN116646443A (zh) 2021-05-14 2021-11-04 发光二极管
CN202111299166.4A Active CN114023860B (zh) 2021-05-14 2021-11-04 发光二极管

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310554968.8A Pending CN116646443A (zh) 2021-05-14 2021-11-04 发光二极管

Country Status (3)

Country Link
US (1) US20220367758A1 (zh)
CN (2) CN116646443A (zh)
TW (1) TWI773322B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694107A (zh) * 2011-03-22 2012-09-26 首尔Opto仪器股份有限公司 发光二极管封装件
CN109755266A (zh) * 2017-11-02 2019-05-14 錼创显示科技股份有限公司 微型发光二极管显示面板
CN111048643A (zh) * 2019-05-28 2020-04-21 友达光电股份有限公司 自发光元件及发光装置的制造方法
CN112531093A (zh) * 2020-05-26 2021-03-19 友达光电股份有限公司 发光装置及其制造方法
CN112750370A (zh) * 2020-01-14 2021-05-04 友达光电股份有限公司 显示装置及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101258586B1 (ko) * 2009-12-21 2013-05-02 엘지디스플레이 주식회사 발광다이오드 패키지 및 이의 제조방법
US9334158B2 (en) * 2012-05-22 2016-05-10 Xintec Inc. Chip package and method for forming the same
US9318674B2 (en) * 2013-02-05 2016-04-19 Cree, Inc. Submount-free light emitting diode (LED) components and methods of fabricating same
TWI692115B (zh) * 2016-06-28 2020-04-21 晶元光電股份有限公司 發光元件
TWI607548B (zh) * 2016-02-05 2017-12-01 Au Optronics Corp 自發光型顯示器
TWI608591B (zh) * 2016-07-05 2017-12-11 群創光電股份有限公司 顯示裝置與顯示裝置的製造方法
US10134950B2 (en) * 2016-08-18 2018-11-20 Genesis Photonics Inc. Micro light emitting diode and manufacturing method thereof
US10749078B2 (en) * 2016-11-14 2020-08-18 Seoul Viosys Co., Ltd. Light emitting diode having side reflection layer
CN107681032B (zh) * 2017-10-16 2024-05-10 泉州三安半导体科技有限公司 发光二极管及其制作方法
TWI706554B (zh) * 2017-12-13 2020-10-01 友達光電股份有限公司 畫素陣列基板及其製造方法
TWI662334B (zh) * 2018-02-06 2019-06-11 友達光電股份有限公司 顯示模組與顯示裝置
US20230317763A1 (en) * 2020-08-07 2023-10-05 Seoul Viosys Co., Ltd. Light emitting diode having plurality of light emitting cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694107A (zh) * 2011-03-22 2012-09-26 首尔Opto仪器股份有限公司 发光二极管封装件
CN109755266A (zh) * 2017-11-02 2019-05-14 錼创显示科技股份有限公司 微型发光二极管显示面板
CN111048643A (zh) * 2019-05-28 2020-04-21 友达光电股份有限公司 自发光元件及发光装置的制造方法
CN112750370A (zh) * 2020-01-14 2021-05-04 友达光电股份有限公司 显示装置及其制造方法
CN112531093A (zh) * 2020-05-26 2021-03-19 友达光电股份有限公司 发光装置及其制造方法

Also Published As

Publication number Publication date
CN114023860A (zh) 2022-02-08
TW202245306A (zh) 2022-11-16
TWI773322B (zh) 2022-08-01
CN116646443A (zh) 2023-08-25
US20220367758A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
US10892384B2 (en) Etched trenches in bond materials for die singulation, and associated systems and methods
US9224932B2 (en) Wafer level photonic device die structure and method of making the same
TWI565382B (zh) 電子元件的轉移方法、電子模組及光電裝置
TWI482322B (zh) 封裝系統
CN105990506B (zh) 半导体发光装置
KR102465730B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
US20120319297A1 (en) Chip package and method for forming the same
US7635869B2 (en) Support with recessed electrically conductive chip attachment material for flip-chip bonding a light emitting chip
CN114023860B (zh) 发光二极管
CN114050207B (zh) 巨量转移芯片的装置
EP2443670B1 (en) Semiconductor light emitting device with a contact formed on a textured surface
TWI740488B (zh) 用於流體組裝的平面表面貼裝微型led及其製備方法
Eissler et al. LED technology trends
CN216288493U (zh) 发光二极管
TWI847685B (zh) 半導體結構及其形成方法
US12046496B2 (en) Device of mass transferring chips
KR102464597B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
US20160343924A1 (en) LED-Based Light Emitting Devices Having Metal Spacer Layers
KR102357759B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
US20220408563A1 (en) Circuit board and manufacturing method thereof
US10622508B2 (en) Method for manufacturing an optoelectronic component, and optoelectronic component
CN113451147A (zh) 集成半导体装置的制备方法和集成半导体装置
CN111725192A (zh) 接合发光二极管与基板的方法及结构
KR20230156603A (ko) 보호막을 포함하는 반도체 소자 및 전자 장치의 제조 방법
TW202316402A (zh) 顯示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant