CN113851533A - 低功耗垂直功率mos器件 - Google Patents

低功耗垂直功率mos器件 Download PDF

Info

Publication number
CN113851533A
CN113851533A CN202010595993.7A CN202010595993A CN113851533A CN 113851533 A CN113851533 A CN 113851533A CN 202010595993 A CN202010595993 A CN 202010595993A CN 113851533 A CN113851533 A CN 113851533A
Authority
CN
China
Prior art keywords
layer
type
groove
doped
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010595993.7A
Other languages
English (en)
Other versions
CN113851533B (zh
Inventor
陈译
陆佳顺
杨洁雯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Silicon Microelectronics Suzhou Co ltd
Original Assignee
Suzhou Silikron Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Silikron Semiconductor Technology Co ltd filed Critical Suzhou Silikron Semiconductor Technology Co ltd
Priority to CN202010595993.7A priority Critical patent/CN113851533B/zh
Publication of CN113851533A publication Critical patent/CN113851533A/zh
Application granted granted Critical
Publication of CN113851533B publication Critical patent/CN113851533B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种低功耗垂直功率MOS器件，所述MOS器件包括至少2个MOS器件单胞，所述MOS器件单胞进一步包括：位于硅片下部的重掺杂N型漏极层和位于硅片上部的P型掺杂阱层；所述沟槽侧壁和底部具有一第一二氧化硅层，且沟槽内间隔设置有用第一导电多晶硅柱、第二导电多晶硅柱；所述沟槽内下部具有下N型源极部，此下N型源极部位于第一导电多晶硅柱、第二导电多晶硅柱与沟槽底部之间。本发明低功耗垂直功率MOS器件减小了器件工作时候的开关损耗，有效抑制了器件的误开启。

Description

低功耗垂直功率MOS器件
技术领域
本发明涉及MOS器件技术领域，尤其涉及一种沟槽型MOSFET器件。
背景技术
沟槽型功率MOS器件能够在节省器件面积的同时得到较低的通态电阻，因此具有较低的导通损耗，已经在中低压应用领域全面取代平面式功率MOS器件。但是，现有的沟槽型MOS器件的开关损耗仍然较大，有待进一步改善。
发明内容
本发明的目的是提供一种低功耗垂直功率MOS器件，该低功耗垂直功率MOS器件减小了器件工作时候的开关损耗，有效抑制了器件的误开启。
为达到上述目的，本发明采用的技术方案是：一种低功耗垂直功率MOS器件，所述MOS器件包括至少2个MOS器件单胞，所述MOS器件单胞进一步包括：位于硅片下部的重掺杂N型漏极层和位于硅片上部的P型掺杂阱层，所述硅片中部且位于重掺杂N型漏极层和P型掺杂阱层之间具有一N型掺杂外延层；
一位于P型掺杂阱层内的沟槽延伸至N型掺杂外延层内，位于P型掺杂阱层上部内且位于沟槽的周边具有重掺杂N型源极区，一绝缘介质层覆盖于沟槽、重掺杂N型源极区和P型掺杂阱层上表面，位于重掺杂N型源极区上表面的绝缘介质层开有一通孔，一上金属层位于绝缘介质层上表面和通孔内，从而与重掺杂N型源极区电连接，一下金属层覆盖于重掺杂N型漏极层与N型掺杂外延层相背的表面；
所述沟槽侧壁和底部具有一第一二氧化硅层，且沟槽内间隔设置有用第一导电多晶硅柱、第二导电多晶硅柱，此第一导电多晶硅柱、第二导电多晶硅柱之间填充有第二二氧化硅层；
所述沟槽内下部具有下N型源极部，此下N型源极部位于第一导电多晶硅柱、第二导电多晶硅柱与沟槽底部之间，所述下N型源极部与沟槽之间填充有第三氧化硅层，所述下N型源极部与第一导电多晶硅柱、第二导电多晶硅柱之间通过第四氧化硅层隔离；
相邻所述MOS器件单胞之间的P型掺杂阱层内具有一N掺杂深阱部，此N掺杂深阱部的上端延伸至P型掺杂阱层的上表面，所述N掺杂深阱部的下端延伸至N型掺杂外延层的下部区域。
上述技术方案中进一步改进的方案如下：
1. 上述方案中，位于所述沟槽侧壁的第一二氧化硅层的厚度小于位于下N型源极部与沟槽之间的第三氧化硅层的厚度。
2. 上述方案中，所述第一导电多晶硅柱、第二导电多晶硅柱的高度均大于下N型源极部的高度。
由于上述技术方案的运用，本发明与现有技术相比具有下列优点：
1. 本发明低功耗垂直功率MOS器件，其沟槽侧壁和底部具有一第一二氧化硅层，且沟槽内间隔设置有用第一导电多晶硅柱、第二导电多晶硅柱，此第一导电多晶硅柱、第二导电多晶硅柱之间填充有第二二氧化硅层，减小了器件工作时候的开关损耗，有效抑制了器件的误开启；还有，其相邻所述MOS器件单胞之间的P型掺杂阱层内具有一N掺杂深阱部，此N掺杂深阱部的上端延伸至P型掺杂阱层的上表面，所述N掺杂深阱部的下端延伸至N型掺杂外延层的下部区域，在反向偏压时，使电场曲线趋于平缓，改善漏电流的增加程度，进而使崩溃效应不容易产生。
2. 本发明低功耗垂直功率MOS器件，其沟槽内下部具有下N型源极部，此下N型源极部位于第一导电多晶硅柱、第二导电多晶硅柱与沟槽底部之间，所述下N型源极部与沟槽之间填充有第三氧化硅层，所述下N型源极部与第一导电多晶硅柱、第二导电多晶硅柱之间通过第四氧化硅层隔离，增加耐压的情况下，将关断时将导通电阻降低。
附图说明
附图1为本发明低功耗垂直功率MOS器件结构示意图。
以上附图中：1、硅片；2、重掺杂N型漏极层；3、P型掺杂阱层；4、N型掺杂外延层；5、沟槽；6、重掺杂N型源极区；7、绝缘介质层；8、通孔；9、上金属层；10、下金属层；11、第一二氧化硅层；12、第一导电多晶硅柱；13、第二导电多晶硅柱；14、第二二氧化硅层；15、下N型源极部；16、第三氧化硅层；17、第四氧化硅层；18、MOS器件单胞；19、N掺杂深阱部。
具体实施方式
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例1：一种低功耗垂直功率MOS器件，所述MOS器件包括至少2个MOS器件单胞18，所述MOS器件单胞18进一步包括：位于硅片1下部的重掺杂N型漏极层2和位于硅片1上部的P型掺杂阱层3，所述硅片1中部且位于重掺杂N型漏极层2和P型掺杂阱层3之间具有一N型掺杂外延层4；
一位于P型掺杂阱层3内的沟槽5延伸至N型掺杂外延层4内，位于P型掺杂阱层3上部内且位于沟槽5的周边具有重掺杂N型源极区6，一绝缘介质层7覆盖于沟槽5、重掺杂N型源极区6和P型掺杂阱层3上表面，位于重掺杂N型源极区6上表面的绝缘介质层7开有一通孔8，一上金属层9位于绝缘介质层7上表面和通孔8内，从而与重掺杂N型源极区6电连接，一下金属层10覆盖于重掺杂N型漏极层2与N型掺杂外延层4相背的表面；
所述沟槽5侧壁和底部具有一第一二氧化硅层11，且沟槽5内间隔设置有用第一导电多晶硅柱12、第二导电多晶硅柱13，此第一导电多晶硅柱12、第二导电多晶硅柱13之间填充有第二二氧化硅层14；
所述沟槽5内下部具有下N型源极部15，此下N型源极部15位于第一导电多晶硅柱12、第二导电多晶硅柱13与沟槽5底部之间，所述下N型源极部15与沟槽5之间填充有第三氧化硅层16，所述下N型源极部15与第一导电多晶硅柱12、第二导电多晶硅柱13之间通过第四氧化硅层17隔离；
相邻所述MOS器件单胞18之间的P型掺杂阱层3内具有一N掺杂深阱部19，此N掺杂深阱部19的上端延伸至P型掺杂阱层3的上表面，所述N掺杂深阱部19的下端延伸至N型掺杂外延层4的下部区域。
位于所述沟槽5侧壁的第一二氧化硅层11的厚度小于位于下N型源极部15与沟槽5之间的第三氧化硅层16的厚度。
实施例2：一种低功耗垂直功率MOS器件，所述MOS器件包括至少2个MOS器件单胞18，所述MOS器件单胞18进一步包括：位于硅片1下部的重掺杂N型漏极层2和位于硅片1上部的P型掺杂阱层3，所述硅片1中部且位于重掺杂N型漏极层2和P型掺杂阱层3之间具有一N型掺杂外延层4；
一位于P型掺杂阱层3内的沟槽5延伸至N型掺杂外延层4内，位于P型掺杂阱层3上部内且位于沟槽5的周边具有重掺杂N型源极区6，一绝缘介质层7覆盖于沟槽5、重掺杂N型源极区6和P型掺杂阱层3上表面，位于重掺杂N型源极区6上表面的绝缘介质层7开有一通孔8，一上金属层9位于绝缘介质层7上表面和通孔8内，从而与重掺杂N型源极区6电连接，一下金属层10覆盖于重掺杂N型漏极层2与N型掺杂外延层4相背的表面；
所述沟槽5侧壁和底部具有一第一二氧化硅层11，且沟槽5内间隔设置有用第一导电多晶硅柱12、第二导电多晶硅柱13，此第一导电多晶硅柱12、第二导电多晶硅柱13之间填充有第二二氧化硅层14；
所述沟槽5内下部具有下N型源极部15，此下N型源极部15位于第一导电多晶硅柱12、第二导电多晶硅柱13与沟槽5底部之间，所述下N型源极部15与沟槽5之间填充有第三氧化硅层16，所述下N型源极部15与第一导电多晶硅柱12、第二导电多晶硅柱13之间通过第四氧化硅层17隔离；
相邻所述MOS器件单胞18之间的P型掺杂阱层3内具有一N掺杂深阱部19，此N掺杂深阱部19的上端延伸至P型掺杂阱层3的上表面，所述N掺杂深阱部19的下端延伸至N型掺杂外延层4的下部区域。
上述第一导电多晶硅柱12、第二导电多晶硅柱13的高度均大于下N型源极部15的高度。
采用上述低功耗垂直功率MOS器件时，其沟槽侧壁和底部具有一第一二氧化硅层，且沟槽内间隔设置有用第一导电多晶硅柱、第二导电多晶硅柱，此第一导电多晶硅柱、第二导电多晶硅柱之间填充有第二二氧化硅层，减小了器件工作时候的开关损耗，有效抑制了器件的误开启；还有，其沟槽内下部具有下N型源极部，此下N型源极部位于第一导电多晶硅柱、第二导电多晶硅柱与沟槽底部之间，所述下N型源极部与沟槽之间填充有第三氧化硅层，所述下N型源极部与第一导电多晶硅柱、第二导电多晶硅柱之间通过第四氧化硅层隔离，增加耐压的情况下，将关断时将导通电阻降低。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (3)

1.一种低功耗垂直功率MOS器件，其特征在于：所述MOS器件包括至少2个MOS器件单胞（18），所述MOS器件单胞（18）进一步包括：位于硅片（1）下部的重掺杂N型漏极层（2）和位于硅片（1）上部的P型掺杂阱层（3），所述硅片（1）中部且位于重掺杂N型漏极层（2）和P型掺杂阱层（3）之间具有一N型掺杂外延层（4）；
一位于P型掺杂阱层（3）内的沟槽（5）延伸至N型掺杂外延层（4）内，位于P型掺杂阱层（3）上部内且位于沟槽（5）的周边具有重掺杂N型源极区（6），一绝缘介质层（7）覆盖于沟槽（5）、重掺杂N型源极区（6）和P型掺杂阱层（3）上表面，位于重掺杂N型源极区（6）上表面的绝缘介质层（7）开有一通孔（8），一上金属层（9）位于绝缘介质层（7）上表面和通孔（8）内，从而与重掺杂N型源极区（6）电连接，一下金属层（10）覆盖于重掺杂N型漏极层（2）与N型掺杂外延层（4）相背的表面；
所述沟槽（5）侧壁和底部具有一第一二氧化硅层（11），且沟槽（5）内间隔设置有用第一导电多晶硅柱（12）、第二导电多晶硅柱（13），此第一导电多晶硅柱（12）、第二导电多晶硅柱（13）之间填充有第二二氧化硅层（14）；
所述沟槽（5）内下部具有下N型源极部（15），此下N型源极部（15）位于第一导电多晶硅柱（12）、第二导电多晶硅柱（13）与沟槽（5）底部之间，所述下N型源极部（15）与沟槽（5）之间填充有第三氧化硅层（16），所述下N型源极部（15）与第一导电多晶硅柱（12）、第二导电多晶硅柱（13）之间通过第四氧化硅层（17）隔离；
相邻所述MOS器件单胞（18）之间的P型掺杂阱层（3）内具有一N掺杂深阱部（19），此N掺杂深阱部（19）的上端延伸至P型掺杂阱层（3）的上表面，所述N掺杂深阱部（19）的下端延伸至N型掺杂外延层（4）的下部区域。
2.根据权利要求1所述的低功耗垂直功率MOS器件，其特征在于：所述第一导电多晶硅柱（12）、第二导电多晶硅柱（13）的高度均大于下N型源极部（15）的高度。
3.根据权利要求1所述的低功耗垂直功率MOS器件，其特征在于：位于所述沟槽（5）侧壁的第一二氧化硅层（11）的厚度小于位于下N型源极部（15）与沟槽（5）之间的第三氧化硅层（16）的厚度。
CN202010595993.7A 2020-06-28 2020-06-28 低功耗垂直功率mos器件 Active CN113851533B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010595993.7A CN113851533B (zh) 2020-06-28 2020-06-28 低功耗垂直功率mos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010595993.7A CN113851533B (zh) 2020-06-28 2020-06-28 低功耗垂直功率mos器件

Publications (2)

Publication Number Publication Date
CN113851533A true CN113851533A (zh) 2021-12-28
CN113851533B CN113851533B (zh) 2023-08-22

Family

ID=78972407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010595993.7A Active CN113851533B (zh) 2020-06-28 2020-06-28 低功耗垂直功率mos器件

Country Status (1)

Country Link
CN (1) CN113851533B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1109217A1 (en) * 1999-12-13 2001-06-20 STMicroelectronics S.r.l. Method of manufacturing low and high voltage CMOS transistors with EPROM cells
CN104779296A (zh) * 2015-04-24 2015-07-15 无锡同方微电子有限公司 一种非对称超结mosfet结构及其制作方法
CN208045509U (zh) * 2017-12-22 2018-11-02 苏州硅能半导体科技股份有限公司 低漏电流深沟槽功率mos器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1109217A1 (en) * 1999-12-13 2001-06-20 STMicroelectronics S.r.l. Method of manufacturing low and high voltage CMOS transistors with EPROM cells
CN104779296A (zh) * 2015-04-24 2015-07-15 无锡同方微电子有限公司 一种非对称超结mosfet结构及其制作方法
CN208045509U (zh) * 2017-12-22 2018-11-02 苏州硅能半导体科技股份有限公司 低漏电流深沟槽功率mos器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
彭顺刚;: "沟槽式场效应管的构造及应用研究", 企业科技与发展, no. 01 *

Also Published As

Publication number Publication date
CN113851533B (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
CN110534514B (zh) 一种横向高压功率半导体器件的槽型终端结构
JP2013065749A (ja) 半導体装置
CN108091685A (zh) 一种提高耐压的半超结mosfet结构及其制备方法
CN112864250A (zh) 改善栅漏电荷的沟槽型功率半导体器件及其制备方法
CN113690303A (zh) 半导体器件及其制备方法
CN208045509U (zh) 低漏电流深沟槽功率mos器件
CN213988891U (zh) Mos型功率半导体器件
CN113851533B (zh) 低功耗垂直功率mos器件
CN217361594U (zh) 一种新型沟槽结构的功率mosfet器件
CN212810310U (zh) 沟槽型mos晶体管
CN213366605U (zh) 耐击穿mosfet器件
CN213366600U (zh) 沟槽式mos器件
CN213366601U (zh) 金氧半场效晶体管器件
CN213366602U (zh) 沟槽式功率mos半导体器件
CN212725320U (zh) 垂直功率mosfet半导体器件
CN216698364U (zh) 低导通电阻mosfet半导体器件
CN212342639U (zh) 大功率mosfet器件
CN216671637U (zh) 高可靠性mosfet晶体管
CN212342640U (zh) 沟槽mos场效应晶体管
CN217881521U (zh) 耐压性碳化硅mos器件
CN212342638U (zh) 中低压沟槽型mos器件
CN213583801U (zh) 垂直功率mos半导体器件
CN213546299U (zh) 垂直型高压功率mos器件
CN109755304B (zh) 一种分栅igbt功率器件
CN213366604U (zh) 垂直结构mos半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240207

Address after: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong

Patentee after: Shenzhen Hemeiyuan Technology Co.,Ltd.

Country or region after: China

Address before: Room 501, building nw20, Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, 215000, Jiangsu Province

Patentee before: SUZHOU SILIKRON SEMICONDUCTOR TECHNOLOGY CO.,LTD.

Country or region before: China

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240318

Address after: Room 306, Building 2, No.1 Qingshan Road, High tech Zone, Suzhou City, Jiangsu Province, 215100

Patentee after: New Silicon Microelectronics (Suzhou) Co.,Ltd.

Country or region after: China

Address before: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong

Patentee before: Shenzhen Hemeiyuan Technology Co.,Ltd.

Country or region before: China

TR01 Transfer of patent right