CN113849419B - 芯片的测试向量生成方法、***、设备及存储介质 - Google Patents
芯片的测试向量生成方法、***、设备及存储介质 Download PDFInfo
- Publication number
- CN113849419B CN113849419B CN202111455056.2A CN202111455056A CN113849419B CN 113849419 B CN113849419 B CN 113849419B CN 202111455056 A CN202111455056 A CN 202111455056A CN 113849419 B CN113849419 B CN 113849419B
- Authority
- CN
- China
- Prior art keywords
- chip
- operation information
- interface
- tested
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 269
- 239000013598 vector Substances 0.000 title claims abstract description 146
- 238000000034 method Methods 0.000 title claims abstract description 85
- 230000008569 process Effects 0.000 claims abstract description 48
- 230000015654 memory Effects 0.000 claims description 69
- 238000012544 monitoring process Methods 0.000 claims description 20
- 238000004590 computer program Methods 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 description 19
- 230000006870 function Effects 0.000 description 10
- 238000004088 simulation Methods 0.000 description 9
- 230000010365 information processing Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 238000013515 script Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3684—Test management for test design, e.g. generating new test cases
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3688—Test management for test execution, e.g. scheduling of test suites
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明实施例公开了一种芯片的测试向量生成方法、装置、设备及存储介质。其中，方法包括：实时获取测试用例运行于待测芯片的过程中生成的关联操作信息；根据关联操作信息生成待测芯片的目标测试向量。本发明实施例可以优化芯片的测试向量生成的灵活性，提升测试向量的生成效率和测试覆盖范围。
Description
技术领域
本发明实施例涉及芯片技术领域，尤其涉及一种芯片的测试向量生成方法、***、设备及存储介质。
背景技术
随着人工智能的算力需求越来越高，对应人工智能芯片内部集成的IP核（Intellectual Property Core，知识产权核）模块呈现出数量越来越多、功能越来越复杂的趋势，芯片的总线结构、数据通路和功能也将变得更加复杂。因此，在ATE（AutomaticTest Equipment，集成电路自动测试机）阶段是否能够全面高效的对人工智能芯片进行***功能层面的测试，将对芯片产品的后续研发进度、产品顺利量产及商业落地产生重大影响。
目前，在ATE测试阶段进行芯片测试，需要预先提供相应的测试向量。现有的测试向量生成技术主要有以下几种：现有技术一应用于芯片硬件仿真环境，在芯片仿真时通过建立一个HDL（Hardware Description Language，硬件描述语言）文件和一个文件变量，用于记录测试向量，即监测待测芯片模块的输入输出信号，同时需要在设置一个与ATE测试设备相同的JTAG（Joint Test Action Group，联合测试工作组）时钟信号的条件下，当测试用例运行时，在每个JTAG时钟的上升沿，对待测芯片模块的输入输出信号对应每次翻转的信号进行采样并记录到测试向量文件中。现有技术二同样应用于芯片硬件仿真环境，在测试用例仿真前，需要在每一个测试用例中所有需要记录的位置，手动添加相应的日志记录语句，当测试用例仿真完成后，会生成一个日志记录文件，里面包含所有该测试用例运行过程中的打印记录信息，然后再通过手动或者脚本对该日志记录文件进行解析和提取，将测试向量需要的信息记录到一个测试向量文件中。
然而，上述现有技术存在以下几个方面的问题：首先，针对测试向量实现方式及灵活性，现有技术一需要预先设定与目标ATE机台相同的JTAG时钟频率，当测试工程师需要更改ATE机台的JTAG频率后，原有的测试向量会出现无法测试成功的情况，需要手动在相关测试向量的各个位置手动增减对应的延迟时间，经过反复调试才有可能测试通过，灵活性较差。现有技术二需要在每一个测试用例中所有需要监测的位置添加额外的记录语句，操作复杂度很高；在测试用例仿真完成后，还需要再经过手动或者脚本对前期生成的日志记录文件进行再次解析和提取，才能生成对应的测试向量，灵活性和效率较差。其次，上述两种现有技术仅能应用于芯片仿真环境中，仿真测试的花费时间较长，且当发现测试用例问题，经过修改后需要再次重新仿真生成，效率较低，不利于测试向量的快速开发及收敛。此外，当芯片内部的计算处理单元数量较多时，要求对应的测试用例的测试内容以及覆盖范围也会随之增加，由于现有技术仅适用于芯片仿真环境，当需要在测试用例中添加更多更复杂的测试内容时，会导致单个测试用例的仿真测试时间进一步增加，导致现有技术无法高效的完成针对复杂的芯片功能测试用例完成测试向量的生成，很多芯片模块重要的功能无法得到有效的测试，对应ATE测试覆盖范围很难进一步得到提高。
发明内容
本发明实施例提供一种芯片的测试向量生成方法、***、设备及存储介质，以优化芯片的测试向量生成的灵活性，提升测试向量的生成效率和测试覆盖范围。
第一方面，本发明实施例提供了一种芯片的测试向量生成方法，包括：
实时获取测试用例运行于待测芯片的过程中生成的关联操作信息；
根据所述关联操作信息生成所述待测芯片的目标测试向量。
第二方面，本发明实施例还提供了一种芯片的测试向量生成***，包括：信号监测模块和向量生成模块；所述信号监测模块与所述向量生成模块通信连接；其中：
所述信号监测模块，用于实时获取测试用例运行于待测芯片的过程中生成的关联操作信息，并将所述关联操作信息发送至所述向量生成模块；
所述向量生成模块，用于接收所述关联操作信息，并根据所述关联操作信息生成所述待测芯片的目标测试向量。
第三方面，本发明实施例还提供了一种计算机设备，所述计算机设备包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现本发明任意实施例所提供的芯片的测试向量生成方法。
第四方面，本发明实施例还提供了一种计算机存储介质，其上存储有计算机程序，该程序被处理器执行时实现本发明任意实施例所提供的芯片的测试向量生成方法。
本发明实施例通过实时获取测试用例运行于待测芯片的过程中生成的关联操作信息，可以根据关联操作信息生成待测芯片的目标测试向量，实现在测试用例运行的任意过程中对关联操作信息进行实时获取并生成目标测试向量，不需要专门设置时钟频率信号，不需要在每个测试用例中单独添加复杂的日志记录模块等特殊处理操作，也不需要通过手动或者脚本对测试向量进行二次转换和特殊处理，且生成测试向量花费时间远远低于现有方法，可以容纳更加复杂的测试内容，解决了现有技术中测试向量生成的灵活性低、生成效率低和测试覆盖范围受限的问题，优化芯片的测试向量生成的灵活性，提升测试向量的生成效率和测试覆盖范围。
附图说明
图1为本发明实施例一提供的一种芯片的测试向量生成方法的流程图。
图2为本发明实施例二提供的一种芯片的测试向量生成方法的流程图。
图3为本发明实施例二提供的一种芯片的测试向量生成的流程示意图。
图4为本发明实施例二提供的又一种芯片的测试向量生成的流程示意图。
图5为本发明实施例三提供的一种芯片的测试向量生成***的结构示意图。
图6为本发明实施例四提供的一种计算机设备的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。
另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作（或步骤）描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
实施例一
图1是本发明实施例一提供的一种芯片的测试向量生成方法的流程图，本实施例可适用于生成芯片的测试向量的情况，该方法可以由本发明实施例提供的芯片的测试向量生成装置来执行，该装置可以由软件和/或硬件的方式来实现，并且一般可集成在计算机设备中。相应的，如图1所示，该方法包括如下操作：
S110、实时获取测试用例运行于待测芯片的过程中生成的关联操作信息。
其中，测试用例可以是包括测试输入和执行条件的数据，可以用于运行于待测芯片中以得到待测芯片的输出，以对待测芯片的特定功能进行测试。待测芯片可以是任意需要对其功能是否满足需求进行测试的芯片，可选的，可以是待测的现场可编程逻辑阵列或实际芯片平台，可以使用多种软件编程语言和脚本语言实现。关联操作信息可以是测试用例运行于待测芯片的过程中，对待测芯片中的操作所生成的信息。
相应的，在测试用例运行于待测芯片的过程中，可以对待测芯片进行操作，例如可以是对待测芯片的控制操作和/或对待测芯片中的数据的读写访问操作等，从而产生关联操作信息。在测试用例运行于待测芯片的过程中，可以实时获取生成的关联操作信息，例如可以包括对待测芯片的读写访问信息和/或控制操作信息等。
可选的，可以通过任意具有匹配接口的测试框架或调试工具连接至待测芯片，从而当测试用例在待测芯片中运行时可以实时获取当前运行的测试用例对待测芯片的操作所生成的关联操作信息。
S120、根据所述关联操作信息生成所述待测芯片的目标测试向量。
其中，目标测试向量可以是用于记录测试用例运行于待测芯片的过程中，待测芯片的输入输出信号的向量格式数据。
相应的，关联操作信息可以反映出测试用例运行于待测芯片中所进行的操作，因此可以根据关联操作信息生成待测芯片的目标测试向量，例如可以是将关联操作信息按照生成时间顺序存储为目标测试向量格式的文件，从而生成目标测试向量，以使目标测试向量可以记录待测芯片在测试过程中对应的输入输出信号。
本发明实施例提供了一种芯片的测试向量生成方法，通过实时获取测试用例运行于待测芯片的过程中生成的关联操作信息，可以根据关联操作信息生成待测芯片的目标测试向量，实现在测试用例运行的任意过程中对关联操作信息进行实时获取并生成目标测试向量，不需要专门设置时钟频率信号，不需要在每个测试用例中单独添加复杂的日志记录模块等特殊处理操作，也不需要通过手动或者脚本对测试向量进行二次转换和特殊处理，且生成测试向量花费时间远远低于现有方法，可以容纳更加复杂的测试内容，解决了现有技术中测试向量生成的灵活性低、生成效率低和测试覆盖范围受限的问题，优化芯片的测试向量生成的灵活性，提升测试向量的生成效率和测试覆盖范围。
实施例二
图2为本发明实施例二提供的一种芯片的测试向量生成方法的流程图。本发明实施例以上述实施例为基础进行具体化，在本发明实施例中，给出了实时获取测试用例运行于待测芯片的过程中生成的关联操作信息的具体可选的实现方式。
如图2所示，本发明实施例的方法具体包括：
S210、实时获取测试用例运行于待测芯片的过程中生成的关联操作信息。
在本发明的一个可选实施例中，S210具体可以包括：
S211、调用目标调试接口。
其中，所述目标调试接口包括第一接口和第二接口。
具体的，目标调试接口可以是用于与待测芯片连接的接口。第一接口和第二接口可以是用于与待测芯片连接的两种不同类型的接口。
相应的，目标调试接口可以是根据本发明任意实施例提供的芯片的测试向量生成***预先部署的接口，也可以是与待测芯片的测试框架和/或调试工具所共用的接口。第一接口和第二接口的具体类型可以根据待测芯片所采用的接口类型确定，在此不做限定。通过调用目标调试接口，可以与待测芯片建立连接并实时监控通过目标调试接口的信息。
可选的，第一接口可以是JTAG（Joint Test Action Group，联合测试工作组）接口，第二接口可以是非JTAG接口，例如可以是PCIE（Peripheral Component InterconnectExpress，***部件互连扩展总线）接口等。
S212、通过所述目标调试接口实时获取测试用例运行于待测芯片的过程中生成的关联操作信息。
相应的，测试用例可以通过目标调试接口对待测芯片进行操作，例如可以将JTAG接口调试工具通过JTAG接口与待测芯片平台进行连接，测试用例可以通过上述调试工具经过JTAG接口访问芯片内部资源，完成待测芯片功能的测试；还可以将基于PCIE接口的芯片调试工具部署到连接待测芯片的主机上，测试用例可以利用上述调试工具，通过PCIE接口对连接的待测芯片进行内部资源的访问操作。因此，通过实时监控目标调试接口中的操作信息，可以实时获取测试用例对待测芯片的操作所生成的关联操作信息。
示例性的，图3为本发明实施例提供的一种芯片的测试向量生成的流程示意图。在一个具体的例子中，如图3所示，测试用例通过调试工具接口与待测芯片连接，待测芯片可以是现场可编辑逻辑阵列或芯片***平台，支持JTAG接口和PCIE接口。通过调用对应接口的调试工具可以对关联操作信息进行监测和记录，并根据记录的关联操作信息生成特定向量格式的测试向量，最终得到用于ATE测试的测试向量。
上述实施方式可以嵌入到支持JTAG接口或PCIE等接口对应的测试框架或调试工具中，当测试用例在搭建好的芯片平台上开始运行时，可以实时记录当前运行的测试用例对于芯片寄存器和存储器等资源的所有访问操作信息，通用性和灵活性大幅提升。
在本发明的一个可选实施例中，所述实时获取测试用例运行于待测芯片的过程中生成的关联操作信息，可以包括：在第一测试模式下，实时获取测试用例运行于待测芯片的过程中生成的第一接口读写操作信息和第一接口控制操作信息，并将所述第一接口读写操作信息和所述第一接口控制操作信息确定为所述关联操作信息。
其中，第一测试模式可以是通过第一接口获取关联操作信息时可以采用的模式。第一接口读写操作信息可以是测试用例通过第一接口对待测芯片进行读写操作生成的信息。第一接口控制操作信息可以是测试用例通过第一接口对待测芯片进行控制操作生成的信息。
相应的，测试用例可以通过第一接口对待测芯片中的数据进行读写操作，从而生成第一接口读写操作信息。示例性的，在第一接口为JTAG接口的情况下，测试用例可以通过第一接口对待测芯片的寄存器和/或存储器进行读写访问，从而第一接口读写操作信息可以包括访问的地址信息、数据信息和访问方式信息等。
进一步的，测试用例还可以通过第一接口对待测芯片进行控制操作，从而生成第一接口控制操作信息。示例性的，在第一接口为JTAG接口的情况下，测试用例可以对待测芯片的JTAG TAP（Test Access Port，测试访问端口）控制和/或JTAG RESET（重启）等，从而第一接口控制操作信息可以包括相应的操作命令。
在本发明的一个可选实施例中，所述实时获取测试用例运行于待测芯片的过程中生成的关联操作信息，可以包括：在第二测试模式下，实时获取测试用例运行于待测芯片的过程中生成的第二接口读写操作信息，并将所述第二接口读写操作信息确定为所述关联操作信息。
其中，第二测试模式可以是通过第二接口获取关联操作信息时可以采用的模式。第二接口读写操作信息可以是测试用例通过第二接口对待测芯片进行读写操作生成的信息。
相应的，测试用例可以通过第二接口对待测芯片中的数据进行读写操作，从而生成第二接口读写操作信息。示例性的，在第一接口为PCIE接口的情况下，测试用例可以通过第二接口对待测芯片的寄存器和/或存储器进行读写访问，从而第二接口读写操作信息可以包括访问的地址信息、数据信息和访问方式信息等。
可选的，根据用户的预先设定采用第一测试模式或第二测试模式，也可以根据获取到的关联操作信息中携带的接口类型标识信息确定采用第一测试模式或第二测试模式，或可以根据需要设定第一测试模式与第二测试模式的切换规则，在此不做限定。
S220、根据所述关联操作信息生成所述待测芯片的目标测试向量。
在本发明的一个可选实施例中，所述根据所述关联操作信息生成所述待测芯片的目标测试向量，可以包括：根据所述第一接口读写操作信息和所述第一接口控制操作信息，生成目标信号值序列；根据所述目标信号值序列生成所述待测芯片的所述目标测试向量。
其中，目标信号值序列可以是用于记录待测芯片的输入和输出信号的时域序列。
相应的，根据实时获取到第一接口读写操作信息和第一接口控制操作信息的时间顺序，即第一接口读写操作信息和第一接口控制操作信息的生成时间顺序，可以将其转化成目标信号值序列，从而目标信号值序列可以用于记录在测试用例运行的过程中待测芯片的输入输出信号。可选的，目标信号值序列可以是JTAG IR/DR（Instruction Register/Data Register，指令寄存器/数据寄存器）的输入输出信号序列。
进一步的，可以根据目标信号值序列自动生成可以用于待测芯片的ATE测试的目标测试向量。可选的，可以根据ATE测试支持的向量格式生成测试向量文件，并将目标信号值序列存储至该测试向量文件中，生成目标测试向量。示例性的，可以根据ATE测试支持的向量格式生成目标测试向量“SIR 8 TDI(21); SDR 16 TDI(68) TDO(2321) MASK(ffff);”，以记录待测芯片的IR/DR输入输出信号。
在本发明的一个可选实施例中，所述根据所述关联操作信息生成所述待测芯片的目标测试向量，可以包括：根据所述第二接口读写操作信息生成目标信号值序列；根据所述目标信号值序列生成所述目标测试向量。
其中，目标信号值序列可以是用于记录待测芯片的输入和输出信号的时域序列。
相应的，根据实时获取到第二接口读写操作信息的时间顺序，可以将其转化成目标信号值序列，从而目标信号值序列可以用于记录在测试用例运行的过程中待测芯片的输入输出信号。进一步的，可以根据ATE测试支持的向量格式，根据目标信号值序列自动生成可以用于待测芯片的ATE测试的目标测试向量。
在本发明的一个可选实施例中，所述第二接口读写操作信息可以包括：第二接口寄存器读信息、第二接口寄存器写信息、第二接口存储器读信息和第二接口存储器写信息；所述根据所述第二接口读写操作信息生成目标信号值序列，可以包括：根据所述第二接口寄存器读信息生成寄存器读信号子序列；根据所述第二接口寄存器写信息生成寄存器写信号子序列；根据所述第二接口存储器读信息生成存储器读信号子序列；根据所述第二接口存储器写信息生成存储器写信号子序列；根据所述寄存器读信号子序列、所述寄存器写信号子序列、所述存储器读信号子序列和所述存储器写信号子序列，生成所述目标信号值序列。
其中，第二接口寄存器读信息可以是测试用例通过第二接口对待测芯片的寄存器进行读操作生成的信息。第二接口寄存器写信息可以是测试用例通过第二接口对待测芯片的寄存器进行写操作生成的信息。第二接口存储器读信息可以是测试用例通过第二接口对待测芯片的存储器进行读操作生成的信息。第二接口存储器写信息可以是测试用例通过第二接口对待测芯片的存储器进行写操作生成的信息。寄存器读信号子序列可以是用于记录对待测芯片的寄存器进行读操作的输入输出信号的时域序列。寄存器写信号子序列可以是用于记录对待测芯片的寄存器进行写操作的输入输出信号的时域序列。存储器读信号子序列可以是用于记录对待测芯片的存储器进行读操作的输入输出信号的时域序列。存储器写信号子序列可以是用于记录对待测芯片的存储器进行写操作的输入输出信号的时域序列。
相应的，根据实时获取到第二接口寄存器读信息的时间顺序，可以将其转化成寄存器读信号子序列。根据实时获取到第二接口寄存器写信息的时间顺序，可以将其转化成寄存器写信号子序列。根据实时获取到第二接口存储器读信息的时间顺序，可以将其转化成存储器读信号子序列。根据实时获取到第二接口存储器写信息的时间顺序，可以将其转化成存储器写信号子序列。
进一步的，可以按照时间顺序，根据寄存器读信号子序列、寄存器写信号子序列、存储器读信号子序列和存储器写信号子序列，生成目标信号值序列。
示例性的，可以分别将第二接口寄存器读信息、第二接口寄存器写信息、第二接口存储器读信息和第二接口存储器写信息按照时间顺序生成对应的JTAG IR/DR序列，分别得到寄存器读信号子序列、寄存器写信号子序列、存储器读信号子序列和存储器写信号子序列，再将寄存器读信号子序列、寄存器写信号子序列、存储器读信号子序列和存储器写信号子序列按照时间顺序生成目标信号值序列，从而可以将其按照时间顺序存储至ATE测试支持的向量格式的测试向量文件中，生成目标测试向量。
示例性的，图4为本发明实施例提供的一种芯片的测试向量生成的流程示意图。在一个具体的例子中，如图4所示，通过将寄存器和存储器的读写访问操作分别建立对应的单独子模块，包括寄存器读模块、寄存器写模块、存储器读模块和存储器写模块，其中每个子模块都是一个独立的JTAG信号组合序列模板，格式类型是ATE测试支持的向量格式。可以将信号监测记录的信息，如访问的地址、数据和访问方式等信息，作为输入参数，按照操作类别分别传递给用于测试向量生成的各个子模块，子模块按照各自的模板将参数填入，并输出各自的JTAG IR/DR信号值序列块，测试向量生成模块按照时间顺序依次将各个子模块的输出信号序列保存到一个测试向量文件中，从而完成一个测试向量的生成任务。
上述实施方式可以自动生成芯片的测试向量文件，该测试向量文件包括一组完整的JTAG IR/DR输入输出信号值组合，与芯片测试用例运行测试过程中涉及的所有寄存器和存储器等资源的读写访问和JTAG控制操作行为一一对应。
本发明实施例提供了一种芯片的测试向量生成方法，通过实时获取测试用例运行于待测芯片的过程中生成的关联操作信息，可以根据关联操作信息生成待测芯片的目标测试向量，实现在测试用例运行的任意过程中对关联操作信息进行实时获取并生成目标测试向量，不需要专门设置时钟频率信号，不需要在每个测试用例中单独添加复杂的日志记录模块等特殊处理操作，也不需要通过手动或者脚本对测试向量进行二次转换和特殊处理，且生成测试向量花费时间远远低于现有方法，可以容纳更加复杂的测试内容，解决了现有技术中测试向量生成的灵活性低、生成效率低和测试覆盖范围受限的问题，优化芯片的测试向量生成的灵活性，提升测试向量的生成效率和测试覆盖范围。
实施例三
图5为本发明实施例三提供的一种芯片的测试向量生成***的结构示意图，如图5所示，所述装置包括：信号监测模块310和向量生成模块320。
其中，信号监测模块310与向量生成模块320通信连接。信号监测模块310用于实时获取测试用例运行于待测芯片的过程中生成的关联操作信息，并将所述关联操作信息发送至向量生成模块320。向量生成模块320用于接收所述关联操作信息，并根据所述关联操作信息生成所述待测芯片的目标测试向量。
在本发明实施例的一个可选实施方式中，信号监测模块310，具体可以用于：调用目标调试接口；通过所述目标调试接口实时获取测试用例运行于待测芯片的过程中生成的关联操作信息；其中，所述目标调试接口包括第一接口和第二接口。
在本发明实施例的一个可选实施方式中，信号监测模块310，可以包括：第一接口监测子模块；所述第一接口监测子模块，用于在第一测试模式下，实时获取测试用例运行于待测芯片的过程中生成的第一接口读写操作信息和第一接口控制操作信息，并将所述第一接口读写操作信息和所述第一接口控制操作信息确定为所述关联操作信息，并将所述关联操作信息发送至向量生成模块320。
在本发明实施例的一个可选实施方式中，向量生成模块320，可以包括：第一接口信息处理子模块和序列处理子模块；所述第一接口信息处理子模块与所述序列处理子模块通信连接；其中：所述第一接口信息处理子模块，用于接收所述第一接口监测子模块发送的第一接口读写操作信息和所述第一接口控制操作信息，根据所述第一接口读写操作信息和所述第一接口控制操作信息，生成目标信号值序列，并将所述目标信号值序列发送至所述序列处理子模块；所述序列处理子模块，用于接收所述目标信号值序列并根据所述目标信号值序列生成所述待测芯片的所述目标测试向量。
在本发明实施例的一个可选实施方式中，信号监测模块310，可以包括：第二接口监测子模块，用于在第二测试模式下，实时获取测试用例运行于待测芯片的过程中生成的第二接口读写操作信息，将所述第二接口读写操作信息确定为所述关联操作信息，并将所述关联操作信息发送至向量生成模块320。
在本发明实施例的一个可选实施方式中，向量生成模块320，可以包括：第二接口信息处理子模块和序列处理子模块；所述第二接口信息处理子模块与所述序列处理子模块通信连接；其中：所述第二接口信息处理子模块，用于接收所述第二接口监测子模块发送的所述第二接口读写操作信息，根据所述第二接口读写操作信息生成目标信号值序列，并将目标信号值序列发送至所述序列处理子模块；所述序列处理子模块，用于接收所述目标信号值序列并根据所述目标信号值序列生成所述目标测试向量。
在本发明实施例的一个可选实施方式中，所述第二接口读写操作信息包括：第二接口寄存器读信息、第二接口寄存器写信息、第二接口存储器读信息和第二接口存储器写信息；第二接口信息处理子模块，可以包括：寄存器读单元，寄存器写单元，存储器读单元、存储器写单元和目标信号值序列输出单元；其中：所述寄存器读单元，用于根据所述第二接口寄存器读信息生成寄存器读信号子序列；所述寄存器写单元，用于根据所述第二接口寄存器写信息生成寄存器写信号子序列；所述存储器读单元，用于根据所述第二接口存储器读信息生成存储器读信号子序列；所述存储器写单元，用于根据所述第二接口存储器写信息生成存储器写信号子序列；目标信号值序列输出单元根据所述寄存器读信号子序列、所述寄存器写信号子序列、所述存储器读信号子序列和所述存储器写信号子序列，生成所述目标信号值序列。
上述装置可执行本发明任意实施例所提供的芯片的测试向量生成方法，具备执行该方法相应的功能模块和有益效果。
本发明实施例提供了一种芯片的测试向量生成***，通过实时获取测试用例运行于待测芯片的过程中生成的关联操作信息，可以根据关联操作信息生成待测芯片的目标测试向量，实现在测试用例运行的任意过程中对关联操作信息进行实时获取并生成目标测试向量，不需要专门设置时钟频率信号，不需要在每个测试用例中单独添加复杂的日志记录模块等特殊处理操作，也不需要通过手动或者脚本对测试向量进行二次转换和特殊处理，且生成测试向量花费时间远远低于现有方法，可以容纳更加复杂的测试内容，解决了现有技术中测试向量生成的灵活性低、生成效率低和测试覆盖范围受限的问题，优化芯片的测试向量生成的灵活性，提升测试向量的生成效率和测试覆盖范围。
实施例四
图6为本发明实施例四提供的一种计算机设备的结构示意图。图6示出了适于用来实现本发明实施方式的示例性计算机设备12的框图。图6显示的计算机设备12仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
如图6所示，计算机设备12以通用计算设备的形式表现。计算机设备12的组件可以包括但不限于：一个或者多个处理器16，存储器28，连接不同***组件（包括存储器28和处理器16）的总线18。
总线18表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器，***总线，图形加速端口，处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说，这些体系结构包括但不限于工业标准体系结构（ISA）总线，微通道体系结构（MAC）总线，增强型ISA总线、视频电子标准协会（VESA）局域总线以及***组件互连（PCI）总线。
计算机设备12典型地包括多种计算机***可读介质。这些介质可以是任何能够被计算机设备12访问的可用介质，包括易失性和非易失性介质，可移动的和不可移动的介质。
存储器28可以包括易失性存储器形式的计算机***可读介质，例如随机存取存储器（RAM）30和/或高速缓存存储器32。计算机设备12可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机***存储介质。仅作为举例，存储***34可以用于读写不可移动的、非易失性磁介质（图6未显示，通常称为“硬盘驱动器”）。尽管图6中未示出，可以提供用于对可移动非易失性磁盘（例如“软盘”）读写的磁盘驱动器，以及对可移动非易失性光盘（例如CD-ROM，DVD-ROM或者其它光介质）读写的光盘驱动器。在这些情况下，每个驱动器可以通过一个或者多个数据介质接口与总线18相连。存储器28可以包括至少一个程序产品，该程序产品具有一组（例如至少一个）程序模块，这些程序模块被配置以执行本发明各实施例的功能。
具有一组（至少一个）程序模块42的程序/实用工具40，可以存储在例如存储器28中，这样的程序模块42包括但不限于操作***、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块42通常执行本发明所描述的实施例中的功能和/或方法。
计算机设备12也可以与一个或多个外部设备14（例如键盘、指向设备、显示器24等）通信，还可与一个或者多个使得用户能与该计算机设备12交互的设备通信，和/或与使得该计算机设备12能与一个或多个其它计算设备进行通信的任何设备（例如网卡，调制解调器等等）通信。这种通信可以通过输入/输出（I/O）接口22进行。并且，计算机设备12还可以通过网络适配器20与一个或者多个网络（例如局域网（LAN），广域网（WAN）和/或公共网络，例如因特网）通信。如图所示，网络适配器20通过总线18与计算机设备12的其它模块通信。应当明白，尽管图6中未示出，可以结合计算机设备12使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID***、磁带驱动器以及数据备份存储***等。
处理器16通过运行存储在存储器28中的程序，从而执行各种功能应用以及数据处理，实现本发明实施例所提供的芯片的测试向量生成方法：实时获取测试用例运行于待测芯片的过程中生成的关联操作信息；根据所述关联操作信息生成所述待测芯片的目标测试向量。
实施例五
本发明实施例五提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时，实现本发明实施例所提供的芯片的测试向量生成方法：实时获取测试用例运行于待测芯片的过程中生成的关联操作信息；根据所述关联操作信息生成所述待测芯片的目标测试向量。
可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的***、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子（非穷举的列表）包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器（RAM）、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行***、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行***、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、电线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言，诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或计算机设备上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算机，或者，可以连接到外部计算机（例如利用因特网服务提供商来通过因特网连接）。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种芯片的测试向量生成方法，其特征在于，包括：
实时获取测试用例运行于待测芯片的过程中生成的关联操作信息；其中，所述关联操作信息包括对所述待测芯片的读写访问信息和/或控制操作信息；所述待测芯片为待测的现场可编程逻辑阵列或实际芯片平台；
根据所述关联操作信息生成所述待测芯片的目标测试向量，所述目标测试向量用于在ATE阶段进行芯片测试；其中，所述根据所述关联操作信息生成所述待测芯片的目标测试向量，包括：
将所述关联操作信息按照生成时间顺序存储为目标测试向量格式的文件。
2.根据权利要求1所述的方法，其特征在于，所述实时获取测试用例运行于待测芯片的过程中生成的关联操作信息，包括：
调用目标调试接口；
通过所述目标调试接口实时获取测试用例运行于待测芯片的过程中生成的关联操作信息；
其中，所述目标调试接口包括第一接口和第二接口。
3.根据权利要求1所述的方法，其特征在于，所述实时获取测试用例运行于待测芯片的过程中生成的关联操作信息，包括：
在第一测试模式下，实时获取测试用例运行于待测芯片的过程中生成的第一接口读写操作信息和第一接口控制操作信息，并将所述第一接口读写操作信息和所述第一接口控制操作信息确定为所述关联操作信息。
4.根据权利要求3所述的方法，其特征在于，所述根据所述关联操作信息生成所述待测芯片的目标测试向量，包括：
根据所述第一接口读写操作信息和所述第一接口控制操作信息，生成目标信号值序列；
根据所述目标信号值序列生成所述待测芯片的所述目标测试向量。
5.根据权利要求1所述的方法，其特征在于，所述实时获取测试用例运行于待测芯片的过程中生成的关联操作信息，包括：
在第二测试模式下，实时获取测试用例运行于待测芯片的过程中生成的第二接口读写操作信息，并将所述第二接口读写操作信息确定为所述关联操作信息。
6.根据权利要求5所述的方法，其特征在于，所述根据所述关联操作信息生成所述待测芯片的目标测试向量，包括：
根据所述第二接口读写操作信息生成目标信号值序列；
根据所述目标信号值序列生成所述目标测试向量。
7.根据权利要求6所述的方法，其特征在于，所述第二接口读写操作信息包括：第二接口寄存器读信息、第二接口寄存器写信息、第二接口存储器读信息和第二接口存储器写信息；
所述根据所述第二接口读写操作信息生成目标信号值序列，包括：
根据所述第二接口寄存器读信息生成寄存器读信号子序列；
根据所述第二接口寄存器写信息生成寄存器写信号子序列；
根据所述第二接口存储器读信息生成存储器读信号子序列；
根据所述第二接口存储器写信息生成存储器写信号子序列；
根据所述寄存器读信号子序列、所述寄存器写信号子序列、所述存储器读信号子序列和所述存储器写信号子序列，生成所述目标信号值序列。
8.一种芯片的测试向量生成***，其特征在于，包括：信号监测模块和向量生成模块；所述信号监测模块与所述向量生成模块通信连接；其中：
所述信号监测模块，用于实时获取测试用例运行于待测芯片的过程中生成的关联操作信息，并将所述关联操作信息发送至所述向量生成模块；其中，所述关联操作信息包括对所述待测芯片的读写访问信息和/或控制操作信息；所述待测芯片为待测的现场可编程逻辑阵列或实际芯片平台；
所述向量生成模块，用于接收所述关联操作信息，并根据所述关联操作信息生成所述待测芯片的目标测试向量，所述目标测试向量用于在ATE阶段进行芯片测试；
其中，所述向量生成模块具体用于：将所述关联操作信息按照生成时间顺序存储为目标测试向量格式的文件。
9.一种计算机设备，其特征在于，所述计算机设备包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-7中任一所述的芯片的测试向量生成方法。
10.一种计算机存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-7中任一所述的芯片的测试向量生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111455056.2A CN113849419B (zh) | 2021-12-02 | 2021-12-02 | 芯片的测试向量生成方法、***、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111455056.2A CN113849419B (zh) | 2021-12-02 | 2021-12-02 | 芯片的测试向量生成方法、***、设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113849419A CN113849419A (zh) | 2021-12-28 |
| CN113849419B true CN113849419B (zh) | 2022-04-05 |
Family
ID=78982631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111455056.2A Active CN113849419B (zh) | 2021-12-02 | 2021-12-02 | 芯片的测试向量生成方法、***、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113849419B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117007950A (zh) * | 2022-04-29 | 2023-11-07 | 华为技术有限公司 | 用于配置ijtag电路的方法、装置、设备、介质以及程序产品 |
| CN115202947B (zh) * | 2022-08-02 | 2023-05-23 | 无锡众星微***技术有限公司 | 基于调试接口的芯片测试向量生成方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104636254A (zh) * | 2015-01-16 | 2015-05-20 | 北京创毅视讯科技有限公司 | 生成测试用例的方法和装置、测试方法和设备 |
| CN106294144A (zh) * | 2016-08-04 | 2017-01-04 | 芯原微电子(上海)有限公司 | 串行通信协议的测试向量的生成方法、***及服务器 |
| CN108304324A (zh) * | 2018-01-22 | 2018-07-20 | 百度在线网络技术（北京）有限公司 | 测试用例生成方法、装置、设备及存储介质 |
| CN110082666A (zh) * | 2019-04-10 | 2019-08-02 | 浙江省北大信息技术高等研究院 | 芯片测试分析方法、装置、设备及存储介质 |
| WO2020038549A1 (en) * | 2018-08-20 | 2020-02-27 | Siemens Aktiengesellschaft | Test vector generation method for software-based control of a technical system |
| CN111965530A (zh) * | 2020-04-30 | 2020-11-20 | 京微齐力(北京)科技有限公司 | 一种基于jtag的fpga芯片自动化测试方法 |
| CN112181836A (zh) * | 2020-09-30 | 2021-01-05 | 中国平安财产保险股份有限公司 | 测试用例生成方法、***、设备及存储介质 |
| CN112597002A (zh) * | 2020-12-08 | 2021-04-02 | 北京中电华大电子设计有限责任公司 | 一种基于Python脚本生成测试向量的方法 |
| CN112631929A (zh) * | 2020-12-30 | 2021-04-09 | 平安证券股份有限公司 | 测试用例生成方法、装置、存储介质及电子设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101526582A (zh) * | 2008-03-07 | 2009-09-09 | 佛山市顺德区顺达电脑厂有限公司 | 边界扫描测试向量生成方法 |
-
2021
- 2021-12-02 CN CN202111455056.2A patent/CN113849419B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104636254A (zh) * | 2015-01-16 | 2015-05-20 | 北京创毅视讯科技有限公司 | 生成测试用例的方法和装置、测试方法和设备 |
| CN106294144A (zh) * | 2016-08-04 | 2017-01-04 | 芯原微电子(上海)有限公司 | 串行通信协议的测试向量的生成方法、***及服务器 |
| CN108304324A (zh) * | 2018-01-22 | 2018-07-20 | 百度在线网络技术（北京）有限公司 | 测试用例生成方法、装置、设备及存储介质 |
| WO2020038549A1 (en) * | 2018-08-20 | 2020-02-27 | Siemens Aktiengesellschaft | Test vector generation method for software-based control of a technical system |
| CN110082666A (zh) * | 2019-04-10 | 2019-08-02 | 浙江省北大信息技术高等研究院 | 芯片测试分析方法、装置、设备及存储介质 |
| CN111965530A (zh) * | 2020-04-30 | 2020-11-20 | 京微齐力(北京)科技有限公司 | 一种基于jtag的fpga芯片自动化测试方法 |
| CN112181836A (zh) * | 2020-09-30 | 2021-01-05 | 中国平安财产保险股份有限公司 | 测试用例生成方法、***、设备及存储介质 |
| CN112597002A (zh) * | 2020-12-08 | 2021-04-02 | 北京中电华大电子设计有限责任公司 | 一种基于Python脚本生成测试向量的方法 |
| CN112631929A (zh) * | 2020-12-30 | 2021-04-09 | 平安证券股份有限公司 | 测试用例生成方法、装置、存储介质及电子设备 |
Non-Patent Citations (2)
| Title |
|---|
| Deterministic test vector generation based on Berlekamp-Massey algorithm;Zhang, CW;《1st International Symposium on Test Automation and Instrumentation》;20060916;全文 * |
| 基于ATPG的无线接入芯片的可测试性设计;郭慧晶 等;《现代电子技术》;20061215(第239期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113849419A (zh) | 2021-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113312879B (zh) | 芯片电路功能验证***、方法、设备及存储介质 | |
| US11321122B2 (en) | Method, apparatus, device and medium for processing topological relation of tasks | |
| CN113849419B (zh) | 芯片的测试向量生成方法、***、设备及存储介质 | |
| KR20210116604A (ko) | 온-칩-시스템 테스트 제어기를 사용하는 자동 테스트 장비 | |
| US10209306B2 (en) | Methods and systems for generating functional test patterns for manufacture test | |
| US10422828B2 (en) | Method and system for utilizing stand-alone controller in multiplexed handler test cell for indexless tandem semiconductor test | |
| CN111965530A (zh) | 一种基于jtag的fpga芯片自动化测试方法 | |
| CN111814354A (zh) | 仪器性能的模拟测试方法、***、介质及电子设备 | |
| US20150177316A1 (en) | Method and apparatus for an efficient framework for testcell development | |
| CN117787155A (zh) | 一种芯片可测性代码动态仿真测试***及测试方法 | |
| CN112860587B (zh) | Ui自动测试方法和装置 | |
| KR100758850B1 (ko) | 이동통신 시스템에서 테스트 스크립트를 이용한 테스트를위한 장치 및 방법 | |
| CN115684895B (zh) | 芯片可测性设计测试方法、测试平台及其生成方法及装置 | |
| CN115993937A (zh) | 一种多进程固态硬盘仿真环境实现方法和装置 | |
| CN116225813A (zh) | 模拟芯片的调试接口的***、方法及应用 | |
| CN115684894A (zh) | 芯片可测性设计的测试方法及测试平台 | |
| CN115268862A (zh) | 一种基于python实现用于验证芯片调试功能的SVF文件的方法 | |
| CN114610549A (zh) | 一种串口闪存芯片测试***和测试方法 | |
| US10922249B2 (en) | Input/output control code filter | |
| CN114756463A (zh) | 一种测试环境开发方法、***、设备以及介质 | |
| Melikov et al. | System of designing test programs and modeling of the memory microcircuits | |
| CN115808612B (zh) | 一种芯片物理ip测试***、方法及电子设备 | |
| CN110806981A (zh) | 一种应用程序测试方法、装置、设备和存储介质 | |
| CN115484200B (zh) | 一种埋点测试方法、装置、服务器、存储介质和*** | |
| CN117112447B (zh) | 一种数据传输方法、装置、电子设备及可读存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room a-522, 188 Yesheng Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201306 Patentee after: Shanghai Suiyuan Technology Co.,Ltd. Country or region after: China Address before: Room a-522, 188 Yesheng Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201306 Patentee before: SHANGHAI ENFLAME TECHNOLOGY Co.,Ltd. Country or region before: China |