CN113782604A - 高压半导体装置 - Google Patents

高压半导体装置 Download PDF

Info

Publication number
CN113782604A
CN113782604A CN202010525855.1A CN202010525855A CN113782604A CN 113782604 A CN113782604 A CN 113782604A CN 202010525855 A CN202010525855 A CN 202010525855A CN 113782604 A CN113782604 A CN 113782604A
Authority
CN
China
Prior art keywords
region
semiconductor device
high voltage
voltage semiconductor
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010525855.1A
Other languages
English (en)
Inventor
谭鸿志
刘兴潮
杨晓莹
廖志成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Vanguard International Semiconductor America
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN202010525855.1A priority Critical patent/CN113782604A/zh
Publication of CN113782604A publication Critical patent/CN113782604A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种高压半导体装置，包含基底、埋层、汲极区域、源极区域、闸极以及至少一浓度调变区。该基底具有第一导电类型，该埋层设置于该基底内并具有第二导电类型。该汲极区域与源极区域设置于该基底内并位于该埋层上方，而该闸极则设置在该基底上，位于该源极区域与该汲极区域之间。该至少一浓度调变区设置在局部的埋层内，并位于该汲极区域下方，其中，该至少一浓度调变区具有该第二导电类型，且该至少一浓度调变区的掺杂浓度小于该埋层的掺杂浓度。

Description

高压半导体装置
技术领域
本发明涉及一种半导体装置，尤其涉及一种高压半导体装置。
背景技术
随着半导体技术的提升，业界已能将控制电路、存储器、低压操作电路、以及高压操作电路及相关元件同时整合制作于单一芯片上，以降低成本并提高操作效能。而常用于放大电路中电流或电压讯号、作为电路振荡器(oscillator)、或作为控制电路开关动作的开关元件的晶体管元件，更随着半导体制程技术的进步而被应用作为高功率元件或高压元件。举例来说，作为高压元件的晶体管元件设置于芯片内部电路(internal circuit)与输入/输出(I/O)接脚之间，以避免大量电荷在极短时间内经由I/O接脚进入内部电路而造成破坏。
在目前作为高压元件的晶体管元件中，主要是以降低侧向电场的方式来达到提升崩溃电压(breakdown voltage)的效果，而在结构上大致包括有双扩散汲极金氧半导体(double diffused drain MOS,DDDMOS)、横向扩散汲极金氧半导体(laterally diffusedMOS,LDMOS)等元件。然而，如何进一步地提升高压半导体装置的崩溃电压以符合实务上的需求为目前业界所面临的课题。
发明内容
本发明的目的在于提供一种高压半导体装置，其是在汲极区域下方的绝缘埋层内局部性地增设至少一浓度调变区，该至少一浓度调变区具有与该绝缘埋层相同的导电型态、相同的掺质以及较低的掺杂浓度，因而可降低该汲极区域下方的电场强度，进而提升该高压半导体装置的崩溃电压。
为达上述目的，本发明的一较佳实施例提供一种高压半导体装置，其包括一基底、一埋层、一汲极区域、一源极区域、一闸极以及至少一浓度调变区。该基底具有一第一导电类型，该埋层设置于该基底内，并且具有一第二导电类型，该第二导电类型与该第一导电类型互补。该汲极区域设置于该基底内并位于该埋层上方，该汲极区域具有该第一导电类型。该源极区域设置于该基底内并位于该埋层上方，该源极区域具有该第一导电类型。该闸极设置在该基底上，位于该源极区域与该汲极区域之间。该至少一浓度调变区设置在局部的埋层内。该至少一浓度调变区位于该汲极区域下方并具有该第二导电类型，且该些浓度调变区的掺杂浓度小于该埋层的掺杂浓度。
附图说明
图1绘示本发明第一实施例中高压半导体装置的俯视示意图。
图2为图1沿着切线A-A’的剖面示意图。
图3绘示本发明第一实施例中高压半导体装置的模拟测试结果示意图。
图4绘示本发明第二实施例中高压半导体装置的示意图。
图5绘示本发明第三实施例中高压半导体装置的示意图。
图6绘示本发明第四实施例中高压半导体装置的示意图。
图7绘示本发明第五实施例中高压半导体装置的示意图。
其中，附图标记说明如下：
100、300、400、500、600：高压半导体装置
110：基底
120、320、420、520、620：埋层
121：浓度调变区
130：第一井区
140：第二井区
150：汲极区域
160：源极区域
170：基体区域
190、191、193、195：绝缘结构
210：闸极
211：闸极介电层
213：闸极电极层
321：浓度调变区
323：方型掺杂区
421：浓度调变区
521、523：浓度调变区
621、623：浓度调变区
D1：第一方向
D2：第二方向
E1、E2：曲线
具体实施方式
为使熟悉本发明所属技术领域的普通技术人员能更进一步了解本发明，下文特列举本发明的数个较佳实施例，并配合附图，详细说明本发明的构成内容及所欲达成的功效。并且，熟悉本发明所属技术领域的普通技术人员也能在不脱离本发明的精神下，参考以下所举实施例，而将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。
本发明中针对「第一部件形成在第二部件上或上方」的叙述，其可以是指「第一部件与第二部件直接接触」，也可以是指「第一部件与第二部件之间另存在有其他部件」，致使第一部件与第二部件并不直接接触。此外，本发明中的各种实施例可能使用重复的元件符号和/或文字注记。使用这些重复的元件符号与文字注记是为了使叙述更简洁和明确，而非用以指示不同的实施例及/或配置之间的关联性。另外，针对本发明中所提及的空间相关的叙述词汇，例如：「在...之下」、「在...之上」、「低」、「高」、「下方」、「上方」、「之下」、「之上」、「底」、「顶」和类似词汇时，为便于叙述，其用法均在于描述图式中一个部件或特征与另一个(或多个)部件或特征的相对关系。除了图式中所显示的摆向外，这些空间相关词汇也用来描述半导体装置在制作过程中、使用中以及操作时的可能摆向。举例而言，当半导体装置被旋转180度时，原先设置于其他部件「上方」的某部件便会变成设置于其他部件「下方」。因此，随着半导体装置的摆向的改变(旋转90度或其它角度)，用以描述其摆向的空间相关叙述也应通过对应的方式予以解释。
虽然本发明使用第一、第二、第三等用词，以叙述种种元件、部件、区域、层、及/或区块(section)，但应了解此等元件、部件、区域、层、及/或区块不应被此等用词所限制。此等用词仅是用以区分某一元件、部件、区域、层、及/或区块与另一个元件、部件、区域、层、及/或区块，其本身并不代表该元件有任何之前的序数，也不代表某一元件与另一元件的排列顺序、或是制造方法上的顺序。因此，在不背离本发明的具体实施例的范畴下，下列所讨论的第一元件、部件、区域、层、或区块也可以用第二元件、部件、区域、层、或区块等词称之。
本发明中所提及的「约」或「实质上」的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，也即在没有特定说明「约」或「实质上」的情况下，仍可隐含「约」或「实质上」的含义。
请参照图1及图2所示，其绘示本发明第一实施例中高压半导体装置100的示意图，其中，图1为高压半导体装置100的一俯视示意图，图2则为高压半导体装置100的一剖面示意图。本发明的高压半导体装置是指操作电压约高于90伏特(V)的半导体装置，其例如是一横向扩散金氧半导体晶体管(laterally diffused metal oxide semiconductortransistor,LDMOS transistor)，可为横向扩散N型金氧半导体晶体管或是横向扩散P型金氧半导体晶体管，在本实施例中，高压半导体装置100是以横向扩散P型金氧半导体晶体管为实施样态进行说明，但并不以此为限。
首先，如图1及图2所示，高压半导体装置100包括一基底110，例如是硅基底、磊晶硅基底、硅锗基底、碳化硅基底或硅覆绝缘(silicon-on-insulator,SOI)基底等，以及设置在基底110上的至少一绝缘结构190。在本实施例中，绝缘结构190例如是通过局部硅氧化(local oxidation of silicon,LOCOS)方法而形成的一场氧化层(field oxide,FOX)，如图2所示，但不以此为限。在另一实施例中，该绝缘结构也可以是通过一沉积制程而形成的浅沟渠隔离(shallow trench isolation,STI)或是通过其他适合制程而制得的绝缘单元等。需注意的是，为了清楚表现高压半导体装置100中某些特定掺杂区域的相对关系，图1中将绝缘结构190省略，但本领域的普通技术人员应可根据图2轻易了解绝缘结构190的设置位置。此外，关于本发明绝缘结构190的具体设置位置与数量等特征将会在后续段落中描述。
基底110具有一第一导电类型(例如是P型)，其内分别设置有一第一井区130以及一第二井区140。具体来说，第一井区130具有该第一导电类型(如P型)，并且，第一井区130内还形成有一汲极(drain)区域150。汲极区域150同样具有该第一导电类型(如P型)，其掺杂浓度较佳为大于第一井区130的掺杂浓度。第二井区140是环设在第一井区130外侧并且具有一第二导电类型(例如是N型)，该第二导电类型(如N型)与该第一导电类型(如P型)互补。在本实施例中，第二井区140在基底110内的深度例如是大于第一井区130，如图2所示，但不以此为限。第二井区140内形成有一源极(source)区域160，源极区域160具有该第一导电类型(如P型)。
此外，第二井区140内还形成有一基体(body)区域170，基体区域170具有该第二导电类型(如N型)且其掺杂浓度较佳为大于第二井区140的掺杂浓度。在一实施例中，基体区域170较佳为不直接接触设置在第一井区130内的汲极区域150。举例来说，基体区域170的两相对侧可分别设置绝缘结构191和绝缘结构193，而汲极区域150的两相对侧则分别设置绝缘结构193和绝缘结构195，如此，绝缘结构193即可夹设在汲极区域150和基体区域170之间，使得汲极区域150和基体区域170彼此电性隔离，如图2所示。并且，在一实施例中，基体区域170可以呈现环状，例如是如图1所示的矩框状，而可环绕于汲极区域150以及源极区域160的***。然而本领域普通技术人员应可理解，在另一实施例中，该基体区域也可能具有其他形状，例如方形、圆环状、赛道形(racetrack-shaped)或其他适合的形状等，而不以图1所示者为限。另外，基底110上还设置一闸极210，闸极210可包括依序堆栈于基底110上的一闸极介电层211以及一闸极电极层213，其中，闸极电极层213例如为一多晶硅闸极层或金属闸极层，但不以此为限。闸极210位于源极区域160和汲极区域150之间。在本实施例中，闸极210的一侧部分覆盖基底110内的第二井区140，并且邻接源极区域160，而闸极210的另一侧则部分覆盖在第一井区130以及绝缘结构195上，而不直接接触汲极区域150。
另一方面，基底110内还设有一埋层(buried layer)120，位于第一井区130以及第二井区140下方。埋层120可具有该第二导电类型(如N型)且其掺杂浓度高于第一井区130以及第二井区140的掺杂浓度。在本实施例中，基底110内的埋层120以及第二井区140共同作为高压半导体装置100的一绝缘(isolation)层，以避免电流直接自第一井区130贯穿(punch through)基底110的底部或内部，而影响高压半导体装置100的元件效能。需注意的是，本实施例的高压半导体装置100还包含局部开设于埋层120内的至少一浓度调变区(concentration modulated region)121。其中，浓度调变区121的数量可以是单一个，也可以是复数个，本实施例的高压半导体装置100是选择在局部的埋层120内设置相互分隔的两个浓度调变区121作为实施样态进行说明，但不以此为限。本领域的普通技术人员应可轻易理解，该浓度调变区的数量还可依据实际元件需求而进一步调整，例如是仅在局部的埋层120内设置单一个该浓度调变区或是设置两个以上的该浓度调变区。
需注意的是，浓度调变区121较佳是设置在高压半导体装置100中电场较强的部位，如设置在邻近于第一井区130和第二井区140PN接面(PN junction)或是第一井区130和埋层120之间的PN接面处，但不以此为限。举例来说，浓度调变区121可设置在汲极区域150以及第一井区130下方的埋层120内，并延伸于埋层120的顶面与底面之间，而直接接触第一井区130，如图2所示。其中，各浓度调变区121在如图1所示的一俯视图上例如是一条状掺杂区，并且，浓度调变区121整体的涵盖面积较佳为小于第一井区130的涵盖面积，如图1及图2所示。在一较佳实施例中，浓度调变区121在垂直于基底110的一方向(未绘示)上的投影范围并未超出第一井区130在该垂直方向上的投影范围。在一实施例中，浓度调变区121的制作例如是在进行埋层120的离子布植制程时额外设置一屏蔽(未绘示)，并通过该屏蔽阻挡基底110的局部区域，使得该局部区域无法在该离子布植制程中被植入掺质，而仅能在后续的热驱入(drive-in)制程中获得自埋层120所扩散出的少量掺质。因此，浓度调变区121可具有与埋层120相同的导电类型(如N型)、相同的掺质以及相对较低的掺杂浓度。举例来说，浓度调变区121的掺杂浓度相较于埋层120的掺杂浓度例如是约减少10％至20％左右，较佳为约减少15％，但不以此为限。在另一实施例中，浓度调变区121的制作还可选择在形成埋层120之前或之后进行，例如可先通过另一离子布植制程在局部的基底110内直接形成掺杂浓度相对较低的一掺杂区作为该浓度调变区，再形成埋层120，或者是，在基底110内形成埋层120时先局部预留空间，之后再通过另一离子布植制程于该预留空间内直接形成掺杂浓度相对较低的一掺杂区作为该浓度调变区，但不以此为限。
换言之，浓度调变区121即是局部设置(汲极区域150以及第一井区130下方的部位)在埋层120内的至少一开口(slot)，而后通过热驱入制程获得自埋层120所扩散出的少量掺质，而可具有相对较低的掺杂浓度。因此，浓度调变区121可降低该部位的电场强度，进而改善高压半导体装置100在电场强度较强的部位(即靠近PN接面的部位或汲极区域150附近)崩溃电压较低的问题。在此设置下，高压半导体装置100的崩溃电压例如约可提升5伏特左右，但不以此为限。请参照图3所示，本实施例的高压半导体装置100(如曲线E1所示)在模拟测试下，确实可降低局部的电场强度，而可相较于现有高压半导体装置(如曲线E2所示)获得较高的崩溃电压，但不以此为限。由此，本实施例的高压半导体装置100即可获得较佳的元件效能。
本领域的普通技术人员应可轻易了解，为能满足实际产品需求的前提下，本发明的高压半导体装置也可能有其它态样，而不限于前述。举例来说，在前述实施例中，虽是以横向扩散P型金氧半导体晶体管为实施样态进行说明，而使该第一导电类型为P型、该第二导电类型为N型，但并不以此为限。在另一实施例中，也可选择使该第一导电类型为N型，该第二导电类型为P型而形成不同型态的高压半导体装置。下文将进一步针对高压半导体装置的其他实施例或变化型进行说明。且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同的元件以相同的标号进行标示，以利于各实施例间互相对照。
根据本发明的另一实施例，提供一种高压半导体装置，其可在局部调整该埋层的掺杂浓度以降低局部的电场强度时，同时避免该部位的掺杂浓度过低而影响该埋层作为绝缘层的效果。请参照图4所示，其绘示本发明第二实施例中高压半导体装置300的俯视示意图。本实施例中的高压半导体装置300的结构大体上与前述第一实施例所述高压半导体装置100相同，同样包括基底110、第一井区130、第二井区140、汲极区域150、源极区域160、基体区域170以及绝缘结构190等，相同之处不再赘述。本实施例与前述实施例的主要差异在于浓度调变区321在埋层320内的具体设置条件，如设置区域、图案设计、数量以及大小等。
详细来说，本实施例的埋层320内局部设置复数个浓度调变区321，浓度调变区321位于汲极区域150以及第一井区130的下方。并且，浓度调变区321可具有与埋层320相同的导电类型(如N型)、相同的掺质以及较低的掺杂浓度。需注意的是，本实施例的浓度调变区321例如是一方型掺杂区，且各该方型掺杂区在如图4所示的一俯视图上相互间隔且错位排列，而可整体呈现一棋盘状(checkerboard arrangement)，但不以此为限。换言之，本实施例的局部埋层320(即埋层320位于第一井区130下方的部分)也可形成复数个方型掺杂区323，并且，各方型掺杂区323与浓度调变区321相互间隔且错位排列，如图4所示。
由此，本实施例的浓度调变区321可更为均匀地分布在高压半导体装置300中电场较强的部位，使得该部位下方的埋层320的掺杂浓度可更为均匀地降低，例如相较于其他部位的埋层320的掺杂浓度约减少10％至20％左右，较佳为约减少15％，但不以此为限。在此设置下，本实施例的高压半导体装置300同样可改善元件在电场强度较强的部位(即靠近PN接面的部分或汲极区域150附近)的崩溃电压较低的问题，并有效提升该部位的崩溃电压，例如约可提升5伏特左右，而获得较佳的元件效能。
此外，本领域的普通技术人员应可轻易理解，前述实施例中各浓度调变区321、121的设置数量、图案(如方形或长条状)以及大小仅为例示，并不以此为限。在其他实施例中，该浓度调变区也可依据实际元件需求而可具有其他的设置态样，以便能更为均匀地局部降低该埋层的掺杂浓度，来达到降低电场强度的效果。并且，该浓度调变区在该埋层内所占的整体面积也可依据实际元件需求调整，较佳为在不影响该埋层作为绝缘层效果的前提下，尽可能地提高元件的崩溃电压。
请参照图5至图7所示，其分别绘示本发明第三实施例、第四实施例以及第五实施例中高压半导体装置400/500/600的俯视示意图，其中，高压半导体装置400/500/600的结构大体上与前述第二实施例所述高压半导体装置300相同，不再赘述。该些实施例与前述第二实施例的主要差异在于该些浓度调变区可具有多种不同的设置态样。
详细来说，在第三实施例中，高压半导体装置400包含复数个浓度调变区421，并且，各浓度调变区421同样为一方型掺杂区(掺杂浓度较低)，且各该方型掺杂区在如图5所示的一俯视图上相互间隔地顺列(in-line arrangement)排列于第一井区130或汲极区域150下方的埋层420中。而在第四实施例中，高压半导体装置500则可同时包含浓度调变区521以及浓度调变区523。浓度调变区521以及浓度调变区523在如图6所示的一俯视图上可分别为一矩框状掺杂区(掺杂浓度较低)，其中，浓度调变区523与浓度调变区521相互分离地位于第一井区130或汲极区域150下方的埋层520中，并且，浓度调变区523环绕在浓度调变区521之外。此外，浓度调变区523和浓度调变区521的几何中心(geometric center)彼此可以互相重叠，但不限定于此。而在第五实施例中，高压半导体装置600则可同时包含复数个浓度调变区621以及复数个浓度调变区623。浓度调变区621例如是相互平行且沿着一第一方向D1延伸的条状掺杂区(掺杂浓度较低)，浓度调变区623则例如是相互平行且沿着一第二方向D2延伸的条状掺杂区(掺杂浓度较低)，第二方向D2不同于第一方向D1。由此，各浓度调变区623在如图7所示的一俯视图上可横跨浓度调变区621，而在第一井区130或汲极区域150下方的埋层620中呈现一网格状(grid-shaped)结构，但不以此为限。在该第五实施例中，第一方向D1例如是垂直于第二方向D2，如图7所示，但不以此为限，在另一实施例中，该第一方向以及该第二方向还可选择为彼此相交但相互不垂直，仍可形成整体呈现一网格状结构的浓度调变区。
在前述的各种设置态样下，该些浓度调变区(包含图5所示的浓度调变区421；图6所示的浓度调变区521、523；以及图7所示的浓度调变区621、623)同样可更为均匀地分布在高压半导体装置400/500/600中电场较强的部位，使得该部位下方的该埋层(包含图5所示的埋层420；图6所示的埋层520；以及图7所示的埋层620)的掺杂浓度可更为均匀地降低，例如相较于其他部位的该埋层的掺杂浓度约减少10％至20％左右，较佳为约减少15％，但不以此为限。在前述各种设置态样下，高压半导体装置400/500/600同样可改善元件在电场强度较强的部位(即靠近PN接面的部分或汲极区域150附近)的崩溃电压较低的问题，提升该部位的崩溃电压，例如约可提升5伏特左右，而获得较佳的元件效能。
此外，另需注意的是，在本发明前述的各实施例中，虽皆是将各种态样的该些浓度调变区设置在一埋层进行说明，但本领域的普通技术人员应可轻易理解，本发明前述的该些浓度调变区也可选择设置在一高压半导体装置的其他电绝缘层中，例如是形成在一深井区(deep well)或是一高压井区(HV well)内等。借此，同样可通过该些浓度调变区设置达到局部降低该电绝缘层的掺杂浓度的效果，进而局部性地降低该高压半导体装置的电场强度。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的同等变化与修饰，皆应属于本发明的保护范围。

Claims (18)

1.一种高压半导体装置，包含：
一基底，具有一第一导电类型；
一埋层，设置于所述基底内，所述埋层具有一第二导电类型，且所述第二导电类型与所述第一导电类型互补；
一汲极区域，设置于所述基底内并位于所述埋层上方，所述汲极区域具有所述第一导电类型；
一源极区域，设置于所述基底内并位于所述埋层上方，所述源极区域具有所述第一导电类型；
一闸极，设置在所述基底上，位于所述源极区域与所述汲极区域之间；以及
至少一浓度调变区，设置在局部的所述埋层内，所述至少一浓度调变区位于所述汲极区域的下方并具有所述第二导电类型，且所述至少一浓度调变区的掺杂浓度小于所述埋层的掺杂浓度。
2.如权利要求1所述的高压半导体装置，其中，所述至少一浓度调变区的掺杂浓度相较于所述埋层的掺杂浓度减少10％至20％。
3.如权利要求1所述的高压半导体装置，其中，所述至少一浓度调变区包含至少一条状掺杂区。
4.如权利要求1所述的高压半导体装置，其中，所述至少一浓度调变区包含复数个方型掺杂区，所述复数个方型掺杂区相互间隔且错位排列。
5.如权利要求1所述的高压半导体装置，其中，所述至少一浓度调变区包含复数个方型掺杂区，所述复数个方型掺杂区相互间隔排列。
6.如权利要求1所述的高压半导体装置，其中，所述至少一浓度调变区包含至少一矩框状掺杂区。
7.如权利要求1所述的高压半导体装置，其中，所述至少一浓度调变区为复数个，所述复数个浓度调变区包含沿着一第一方向延伸的第一浓度调变区，以及沿着一第二方向延伸的第二浓度调变区，所述第二浓度调变区横跨所述第一浓度调变区，且所述第一方向不同于所述第二方向。
8.如权利要求1所述的高压半导体装置，还包含：
一第一井区，设置于所述基底内，所述第一井区具有所述第一导电类型，并且所述汲极区域设置在所述第一井区内。
9.如权利要求8所述的高压半导体装置，其中，所述至少一浓度调变区的涵盖面积小于所述第一井区的涵盖面积。
10.如权利要求8所述的高压半导体装置，其中，所述至少一浓度调变区的投影范围未超出所述第一井区的投影范围。
11.如权利要求8所述的高压半导体装置，其中，所述至少一浓度调变区直接接触所述第一井区。
12.如权利要求8所述的高压半导体装置，其中，所述埋层和所述第一井区之间具有PN接面。
13.如权利要求8所述的种高压半导体装置，还包含：
一第二井区，设置于所述基底内，所述第二井区具有所述第二导电类型，其中，所述第二井区环绕所述第一井区，且所述源极区域设置在所述第二井区内。
14.如权利要求13所述的高压半导体装置，其中所述埋层的掺杂浓度大于所述第二井区的掺杂浓度。
15.如权利要求13所述的高压半导体装置，其中，所述闸极的一侧部分覆盖所述第二井区，且所述闸极的该侧邻接所述源极区域。
16.如权利要求13所述的高压半导体装置，还包括一基体区域，位于所述第二井区内，所述基体区域具有所述第二导电类型。
17.如权利要求16所述的高压半导体装置，所述基体区域环绕所述汲极区域以及所述源极区域。
18.如权利要求16所述的高压半导体装置，还包括：
一第一绝缘结构，设置在所述基底上，位于所述基体区域与所述汲极区域之间；以及
一第二绝缘结构，设置在所述基底上，位于所述汲极区域与所述闸极之间，所述闸极不直接接触所述汲极区域。
CN202010525855.1A 2020-06-10 2020-06-10 高压半导体装置 Pending CN113782604A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010525855.1A CN113782604A (zh) 2020-06-10 2020-06-10 高压半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010525855.1A CN113782604A (zh) 2020-06-10 2020-06-10 高压半导体装置

Publications (1)

Publication Number Publication Date
CN113782604A true CN113782604A (zh) 2021-12-10

Family

ID=78834909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010525855.1A Pending CN113782604A (zh) 2020-06-10 2020-06-10 高压半导体装置

Country Status (1)

Country Link
CN (1) CN113782604A (zh)

Similar Documents

Publication Publication Date Title
US7125777B2 (en) Asymmetric hetero-doped high-voltage MOSFET (AH2MOS)
US10879387B2 (en) Drain centered LDMOS transistor with integrated dummy patterns
TWI609486B (zh) 高壓半導體裝置
US20070284659A1 (en) Method of forming high voltage n-ldmos transistors having shallow trench isolation region with drain extensions
US11374124B2 (en) Protection of drain extended transistor field oxide
KR101699585B1 (ko) 고전압 반도체 소자 및 그 제조 방법
US11355580B2 (en) Lateral DMOS device with step-profiled RESURF and drift structures
US10510881B2 (en) Method of producing a symmetric LDMOS transistor
CN115547838A (zh) 金属氧化物半导体器件的制备方法及器件
JP5543253B2 (ja) 半導体装置及びその製造方法
US10615079B2 (en) Semiconductor device and method for manufacturing the same
CN107871782B (zh) 双扩散金属氧化物半导体元件及其制造方法
KR20170114703A (ko) 게이트 전극 구조물 및 이를 포함하는 고전압 반도체 소자
CN113782604A (zh) 高压半导体装置
US11393921B2 (en) High-voltage semiconductor device
TWI740531B (zh) 高壓半導體裝置
US11398552B2 (en) High-voltage semiconductor device and method of forming the same
KR20170111102A (ko) 고전압 반도체 소자
US20240222501A1 (en) Semiconductor Device and Fabricating Method Thereof
EP4184589A1 (en) Semiconductor device and preparation method therefor
CN110838512B (zh) 高压元件及其制造方法
CN113948573A (zh) 高压半导体器件及其形成方法
KR100457907B1 (ko) 파워 트랜지스터 및 그의 제조 방법
KR20240117301A (ko) 고전압 반도체 소자 및 제조방법
CN114765222A (zh) 高压元件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination