CN113782432A - 带有沟槽型屏蔽结构的半导体器件及其制造方法 - Google Patents

带有沟槽型屏蔽结构的半导体器件及其制造方法 Download PDF

Info

Publication number
CN113782432A
CN113782432A CN202110897248.2A CN202110897248A CN113782432A CN 113782432 A CN113782432 A CN 113782432A CN 202110897248 A CN202110897248 A CN 202110897248A CN 113782432 A CN113782432 A CN 113782432A
Authority
CN
China
Prior art keywords
shielding
polysilicon
gate
polycrystalline silicon
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110897248.2A
Other languages
English (en)
Inventor
颜树范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110897248.2A priority Critical patent/CN113782432A/zh
Publication of CN113782432A publication Critical patent/CN113782432A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请涉及半导体集成电路制造技术领域，具体涉及带有沟槽型屏蔽结构的半导体器件及其制造方法。器件包括：有源区和终端保护区，终端保护区位于有源区的外周；终端保护区中形成沟槽型屏蔽栅结构；沟槽型屏蔽栅结构，包括：屏蔽栅沟槽，屏蔽栅沟槽从终端保护区位置处的基底层上表面向下延伸；屏蔽栅氧化层，屏蔽栅氧化层依照带有屏蔽栅沟槽的终端保护区表面形貌，覆盖在终端保护区位置处的基底层表面，在屏蔽栅沟槽位置处形成屏蔽栅多晶硅容置空间；屏蔽栅多晶硅结构，屏蔽栅多晶硅结构包括填充在屏蔽栅多晶硅容置空间中的第一屏蔽栅多晶硅部，和覆盖在屏蔽栅氧化层上的第二屏蔽栅多晶硅部，第二屏蔽栅多晶硅部与第一屏蔽栅多晶硅部连为一体。

Description

带有沟槽型屏蔽结构的半导体器件及其制造方法
技术领域
本申请涉及半导体集成电路制造技术领域，具体涉及一种带有沟槽型屏蔽结构的半导体器件及其制造方法。
背景技术
功率半导体器件是电能/功率处理的核心器件，主要用于大功率电力设备的电能变换和电路控制方面，其电流可达数十至数千安培，电压可达数百伏以上，对设备的 正常运行起到关键作用。
在相关技术中，功率半导体器件包括有源区和终端保护环区，该终端保护环区环形包围在该有源区外，用于保护有源区中的有源器件。对应地，该半导体器件的耐压 能力包括两部分：一是有源区耐压，二是终端耐压，其中任何一方耐压不够，就无法 满足功率器件的耐压要求。通常该终端保护环区中形成多条环形沟槽屏蔽栅结构，以 起到隔离保护作用。
图1示出了一相关技术提供的带有沟槽型屏蔽结构的半导体器件的剖视结构示意图，从图1中可以看出该器件包括有源区101和终端保护环区102，该终端保护环区 102位于有源区101的外周。该有源区101中形成有源器件的栅极结构11，该终端保 护环区102中形成有沟槽屏蔽栅结构12，该沟槽屏蔽栅结构12包括屏蔽栅多晶硅121 和包围在该屏蔽栅多晶硅121外周的氧化层122。在使用时，需要将该屏蔽栅多晶硅 121连接电位以使得其周围的衬底耗尽从而起到隔离保护作用。因此对应屏蔽栅多晶 硅121位置处的隔离介质层13中开设有屏蔽栅接触孔131，该屏蔽栅接触孔131与屏 蔽栅多晶硅12连通，从而使得后续步骤，在该隔离介质层13上形成的能够提供特定 电位的保护区金属层填充满该屏蔽栅接触孔131与屏蔽栅多晶硅121接触。
但是随着器件的特征尺寸逐渐降低，当用于形成该沟槽屏蔽栅结构12的沟槽最大尺寸与屏蔽栅接触孔131的最小尺寸接近时，在刻蚀屏蔽栅接触孔131时，轻微的 光刻套准偏移都容易使得氧化层122被刻蚀损伤形成图1中的A部分所示结构。沟槽 屏蔽栅结构氧化层的损伤，会使得该沟槽屏蔽栅结构的隔离屏蔽作用失效。
发明内容
本申请提供了一种带有沟槽型屏蔽结构的半导体器件及其制造方法，可以解决相关技术中屏蔽栅结构氧化层容易在接触孔刻蚀过程中受到损伤的问题。
为了解决背景技术中所述的技术问题，本申请的第一方面，提供一种带有沟槽型屏蔽结构的半导体器件，所述带有沟槽型屏蔽结构的半导体器件包括：有源区和终端 保护区，所述终端保护区位于所述有源区的外周；
所述有源区中形成有源器件的栅极结构和源漏极；
所述终端保护区中形成沟槽型屏蔽栅结构；
所述沟槽型屏蔽栅结构，包括：
屏蔽栅沟槽，所述屏蔽栅沟槽从所述终端保护区位置处的基底层上表面向下延伸；
屏蔽栅氧化层，所述屏蔽栅氧化层依照带有所述屏蔽栅沟槽的终端保护区表面形貌，覆盖在所述终端保护区位置处的基底层表面，在所述屏蔽栅沟槽位置处形成屏蔽 栅多晶硅容置空间；
屏蔽栅多晶硅结构，所述屏蔽栅多晶硅结构包括填充在所述屏蔽栅多晶硅容置空间中的第一屏蔽栅多晶硅部，和覆盖在所述屏蔽栅氧化层上的第二屏蔽栅多晶硅部， 所述第二屏蔽栅多晶硅部与所述第一屏蔽栅多晶硅部连为一体。
可选地，所述第一屏蔽栅多晶硅部的延伸方向与所述屏蔽栅沟槽的延伸方向一致。
可选地，所述第二屏蔽栅多晶硅部的延伸方向与所述基底层上表面的延伸方向一致。
可选地，所述带有沟槽型屏蔽结构的半导体器件还包括：
接触孔介质层，所述接触孔介质层覆盖在所述有源区上，和所述终端保护区上；
对应所述沟槽型屏蔽栅结构的接触孔介质层位置处，开设屏蔽栅接触孔；
所述屏蔽栅接触孔的孔底端位于所述第二屏蔽栅多晶硅部的上表面。
本申请的第二方面，提供一种带有沟槽型屏蔽结构的半导体器件的制造方法，其所述带有沟槽型屏蔽结构的半导体器件的制造方法，包括依次进行的以下步骤：
提供形成有多个沟槽的基底层，所述基底层包括有源区和终端保护区，所述终端保护区位于所述有源区的外周，位于所述终端保护区位置处的沟槽为屏蔽栅沟槽；
依照带有所述沟槽的基底层表面形貌，在带有所述沟槽的基底层上表面形成第一介质层，使得所述沟槽位置处形成第一多晶硅容置空间；所述屏蔽栅沟槽位置处的第 一多晶硅容置空间为屏蔽栅多晶硅容置空间；
生长多晶硅，使得所述多晶硅填充满所述第一多晶硅容置空间形成第一多晶硅部后，继续成长覆盖在所述第一介质层上形成第二多晶硅部；
进行第一光刻，刻蚀去除位于所述有源区位置处的第二多晶硅部和所述第一多晶硅部的上部，保留所述终端保护区中的第二多晶硅部和第一多晶硅部；
制作位于所述有源区中有源器件的栅极结构和源漏极。
可选地，所述进行第一光刻，刻蚀去除位于所述有源区位置处的第二多晶硅部和所述第一多晶硅部的上部，保留所述终端保护区中的第二多晶硅部和第一多晶硅部的 步骤，完成后，剩余在所述终端保护区中的第一多晶硅部为第一屏蔽栅多晶硅部，剩 余在所述终端保护区中的第二多晶硅部为第二屏蔽栅多晶硅部；
所述第一屏蔽栅多晶硅部的延伸方向与所述屏蔽栅沟槽的延伸方向一致。
可选地，所述第二屏蔽栅多晶硅部的延伸方向与所述基底层上表面的延伸方向一致。
可选地，所述方法还包括依次进行的以下步骤：
制作接触孔介质层，使得所述接触孔介质层至少覆盖在所述有源区上，和所述终端保护区的第二多晶硅部上；
在所述接触孔介质层制作形成接触孔，使得位于所述终端保护区的接触孔的孔底端位于所述第二屏蔽栅多晶硅部的上表面。
可选地，所述制作位于所述有源区中有源器件的栅极结构和源漏极的步骤，包括：
淀积第二介质层，使得所述第二介质层填充满所述有源区位置处的沟槽上部；
进行第二光刻，刻蚀去除位于所述有源区的沟槽中第二介质层的上部，使得所述有源区的沟槽中形成控制栅容置空间；
使得所述控制栅容置空间的表面形成控制栅氧化层；
填充多晶硅，使得所述多晶硅填充满所述控制栅容置空间，形成控制栅多晶硅层；
进行回刻蚀，使得所述有源区的上表面齐平；
进行离子注入形成源漏极。
可选地，所述淀积第二介质层，使得所述第二介质层填充满所述有源区位置处的沟槽上部的步骤，包括：
淀积第二介质层，使得所述第二介质层填充满所述有源区位置处的沟槽上部；
继续淀积第二介质层，使得所述第二介质层覆盖在所述有源区中的第一介质层上；
平坦化所述第二介质层的上表面，使得所述终端保护区中的第二多晶硅部上表面外露。
本申请技术方案，至少包括如下优点：本申请通过沟槽型屏蔽栅结构包括依照终端保护区表面形貌覆盖在基底层表面的屏蔽栅氧化层，和具有第一屏蔽栅多晶硅部和 第二屏蔽栅多晶硅部的屏蔽栅多晶硅结构，该屏蔽栅多晶硅结构填充满终端保护区中 的屏蔽栅沟槽、且覆盖住了屏蔽栅氧化层，避免该屏蔽栅氧化层外露，从而避免在后 续接触孔刻蚀过程中刻蚀破坏屏蔽栅氧化层的问题出现。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述 中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性 劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了一相关技术提供的带有沟槽型屏蔽结构的半导体器件的剖视结构示意图；
图2示出了本申请一实施例提供的带有沟槽型屏蔽结构的半导体器件剖视结构示意图；
图3示出了本申请一实施例提供的带有沟槽型屏蔽结构的半导体器件的制造方法；
图3a示出了所提供形成有多个沟槽的基底层剖视结构示意图；
图3b示出了步骤S32完成后的器件剖视结构示意图；
图3c示出了步骤S33完成后的器件剖视结构示意图；
图3d示出了步骤S34完成后的器件剖视结构示意图；
图3e示出了步骤S35完成后的器件剖视结构示意图；
图3f示出了步骤S36完成后的器件剖视结构示意图；
图4a示出了步骤S351完成后的器件剖视结构示意图；
图4b示出了步骤S353完成后的器件剖视结构示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述 的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例， 本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于 本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、 “右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图 所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所 指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对 本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能 理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接， 或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过 中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线 连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具 体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
图2示出了本申请一实施例提供的带有沟槽型屏蔽结构的半导体器件剖视结构示意图，从图2中可以看出，该带有沟槽型屏蔽结构的半导体器件包括：有源区201和 终端保护区202，该终端保护区202位于有源区201的外周。
该有源区中形成有源器件的栅极结构211和源漏极212。
该终端保护区中形成沟槽型屏蔽栅结构220。该沟槽型屏蔽栅结构220可以为多条。
其中，该沟槽型屏蔽栅结构220，包括：屏蔽栅沟槽221、屏蔽栅氧化层222和 屏蔽栅多晶硅结构230。
该屏蔽栅沟槽221，从所述终端保护区202位置处的基底层200上表面203向下 延伸。
该屏蔽栅氧化层222，依照带有所述屏蔽栅沟槽221的终端保护区202表面形貌，覆盖在所述终端保护区202位置处的基底层202表面。带有屏蔽栅氧化层222的基底 层202，在屏蔽栅沟槽221位置处形成屏蔽栅多晶硅容置空间223。
该屏蔽栅多晶硅结构230包括填充在该屏蔽栅多晶硅容置空间223中的第一屏蔽栅多晶硅部231，和覆盖在所述屏蔽栅氧化层222上的第二屏蔽栅多晶硅部232，该 第二屏蔽栅多晶硅部232与所述第一屏蔽栅多晶硅部231连为一体。
从图2中可以看出，该屏蔽栅多晶硅结构230位T形，第一屏蔽栅多晶硅部231 沿纵向延伸，该第二屏蔽栅多晶硅部232沿横向延伸。在其他实施例中，沟槽型屏蔽 栅结构220有多个，各个沟槽型屏蔽栅结构220的第二屏蔽栅多晶硅部232相连。
本实施例提供的带有沟槽型屏蔽结构的半导体器件，该器件的沟槽型屏蔽栅结构包括依照终端保护区表面形貌覆盖在基底层表面的屏蔽栅氧化层，和具有第一屏蔽栅 多晶硅部和第二屏蔽栅多晶硅部的屏蔽栅多晶硅结构，该屏蔽栅多晶硅结构填充满终 端保护区中的屏蔽栅沟槽、且覆盖住了屏蔽栅氧化层，避免该屏蔽栅氧化层外露，从 而避免在后续接触孔刻蚀过程中刻蚀破坏屏蔽栅氧化层的问题出现。
本实施例中，该第一屏蔽栅多晶硅部231的延伸方向与屏蔽栅沟槽221的延伸方向一致。该第二屏蔽栅多晶硅部232的延伸方向与所述基底层200上表面203的延伸 方向一致。
继续参照图2，该带有沟槽型屏蔽结构的半导体器件还包括接触孔介质层240。
该接触孔介质层240覆盖在所述有源区201上，和所述终端保护区202上。覆盖 在该终端保护区202上的接触孔介质层240，至少覆盖屏蔽栅多晶硅结构230的第二 屏蔽栅多晶硅部232。
该接触孔介质层240中开设有接触孔，其中，位于终端保护区202中的接触孔为 屏蔽栅接触孔251，位于有源区201中的接触孔为有源接触孔252。
该屏蔽栅接触孔251的位置与所述沟槽型屏蔽栅结构230的位置对应，且屏蔽栅接触孔251的孔底端位于所述第二屏蔽栅多晶硅部232的上表面。
该有源接触孔252的孔底端与有源区201中栅极结构211的多晶硅接触，或者与 有源区间的源漏极212接触。图2所示的器件结构，其有源接触孔252的孔底端与有 源区间的源漏极212接触。
图3示出了本申请一实施例提供的带有沟槽型屏蔽结构的半导体器件的制造方法，该方法能够制造出图2所示的带有沟槽型屏蔽结构的半导体器件。从图3中可以 看出，该方法包括依次执行的以下步骤S31至步骤S35，其中：
S31：提供形成有多个沟槽的基底层。
参照图3a，其示出了所提供形成有多个沟槽的基底层剖视结构示意图。从图3a 中可以看出，基底层300中形成有多个沟槽，该沟槽从该基底层300的上表面303向 下延伸。基底层包括有源区301和终端保护区302，该终端保护区302位于有源区301 的外周。位于基底层300终端保护区302中的沟槽为屏蔽栅沟槽321，位于基底层300 有源区301中的沟槽为有源器件栅沟槽312。
S32：依照带有所述沟槽的基底层表面形貌，在带有所述沟槽的基底层上表面形成第一介质层，使得所述沟槽位置处形成第一多晶硅容置空间；所述屏蔽栅沟槽位置 处的第一多晶硅容置空间为屏蔽栅多晶硅容置空间。
参照图3b，其示出了步骤S32完成后的器件剖视结构示意图，从图3b中可以看 出，在图3a所示的基底层300的基础上淀积形成第一介质层322，该第一介质层322 依照带有沟槽的基底层300表面形貌，覆盖在该图3a所示基底层的表面，从而在沟 槽位置处形成第一多晶硅容置空间。
其中，位于屏蔽栅沟槽321中的第一多晶硅容置空间为屏蔽栅多晶硅容置空间323。
S33：生长多晶硅，使得所述多晶硅填充满所述第一多晶硅容置空间形成第一多晶硅部后，继续成长覆盖在所述第一介质层上形成第二多晶硅部。
参照图3c，其示出了步骤S33完成后的器件剖视结构示意图，从图3c中可以看 出，步骤S33完成后形成的多晶硅结构330包括第一多晶硅部331和第二多晶硅部 332。
该第一多晶硅部331填充满图3b所示的第一多晶硅容置空间，从而使得图3b所 示的第一介质层322的上表面齐平，然后继续生长的多晶硅所形成的第二多晶硅部 332覆盖在图3b所示的第一介质层322上，形成图3c所示结构。
步骤S34：进行第一光刻，刻蚀去除位于所述有源区位置处的第二多晶硅部和所述第一多晶硅部的上部，保留所述终端保护区中的第二多晶硅部和第一多晶硅部。
参照图3d，其示出了步骤S34完成后的器件剖视结构示意图，从图3d中可以看 出，第一光刻刻蚀后，有源区301中，图3c所示的多晶硅结构上部被刻蚀去除，有 源区301中保留第一多晶硅部331的下部，形成有源器件栅极结构的屏蔽栅部。从而， 有源区301中的第一多晶硅容置空间上部，被第一光刻刻蚀去除。
第一光刻刻蚀后，终端保护区302中的多晶硅结构保留，形成图3d中T形的屏 蔽栅多晶硅结构230。
其中，填充在屏蔽栅多晶硅容置空间323中的第一多晶硅部331，为该屏蔽栅多 晶硅结构230的第一屏蔽栅多晶硅部；位于终端保护区302中第一介质层322上的第 二多晶硅部332，为该屏蔽栅多晶硅结构230的第二屏蔽栅多晶硅部。
步骤S35：制作位于所述有源区中有源器件的栅极结构和源漏极。
参照图3e，其示出了步骤S35完成后的器件剖视结构示意图，从图3e中可以看 出。有源区301中形成有源器件的栅极结构211和源漏极212。
本实施例提供的半导体器件的制造方法，该方法的所形成的沟槽型屏蔽栅结构包括依照终端保护区表面形貌覆盖在基底层表面的屏蔽栅氧化层，和具有第一屏蔽栅多 晶硅部和第二屏蔽栅多晶硅部的屏蔽栅多晶硅结构，该屏蔽栅多晶硅结构填充满终端 保护区中的屏蔽栅沟槽、且覆盖住了屏蔽栅氧化层，避免该屏蔽栅氧化层外露，从而 避免在后续接触孔刻蚀过程中刻蚀破坏屏蔽栅氧化层的问题出现。
本实施例中，所述第一多晶硅部的延伸方向与所述沟槽的延伸方向一致，在所述第二多晶硅部的延伸方向与所述基底层初始上表面的延伸方向一致。从而在进行第一 光刻，刻蚀去除位于所述有源区位置处的第二多晶硅部和所述第一多晶硅部的上部， 保留所述终端保护区中的第二多晶硅部和第一多晶硅部的步骤，完成后，剩余在所述 终端保护区中的第一多晶硅部为第一屏蔽栅多晶硅部，剩余在所述终端保护区中的第 二多晶硅部为第二屏蔽栅多晶硅部；所述第一屏蔽栅多晶硅部的延伸方向与所述屏蔽 栅沟槽的延伸方向一致，所述第二屏蔽栅多晶硅部的延伸方向与所述基底层上表面的 延伸方向一致。
该带有沟槽型屏蔽结构的半导体器件的制造方法还包括在步骤S35完成后进行步骤S36和步骤S37，其中：
步骤S36：制作接触孔介质层，使得所述接触孔介质层至少覆盖在所述有源区上，和所述终端保护区的第二多晶硅部。
参照图3f，其示出了步骤S36完成后的器件剖视结构示意图，从图3f中可以看 出，所形成的接触孔介质层340覆盖在器件的有源区301和终端保护区302上，位于 终端保护区302上的接触孔介质层340与终端保护区302的第二多晶硅部接触(即与 屏蔽栅多晶硅结构230的第二屏蔽栅多晶硅部接触)。
步骤S37：在所述接触孔介质层制作形成接触孔，使得位于所述终端保护区的接触孔的孔底端位于所述第二屏蔽栅多晶硅部的上表面。
该步骤S37完成后形成的图2所示的带有沟槽型屏蔽结构的半导体器件。
本实施例中，由图3d所示的器件结构，经过步骤S35形成图3e所示器件结构的 过程还进行以下步骤，即步骤S35还包括依次进行的：
步骤S351：淀积第二介质层，使得所述第二介质层填充满所述有源区位置处的沟槽上部。
参照图4a，其示出了步骤S351完成后的器件剖视结构示意图。
本实施例中在进行步骤S351时，可以先对图3d所示的器件结构淀积第二介质层，使得所述第二介质层填充满所述有源区位置处的沟槽上部(即图3d所示的有源器件 栅沟槽312中空缺部分)，然后继续淀积第二介质层，使得所述第二介质层覆盖在有 源区301中第一介质层上，再平坦化所述第二介质层的上表面，使得所述终端保护区 302中的第二多晶硅部332上表面外露，即第二介质层410的上表面与终端保护区302 中的第二多晶硅部332上表面齐平，形成图4a所示的器件结构。
进行步骤S351后得到图4a所示器件结构。从图4a中可以看出，该第二介质层 410填充满图3d中的有源区位置处的沟槽上部。
步骤S352：进行第二光刻，刻蚀去除位于所述有源区的沟槽中第二介质层的上部，使得所述有源区的沟槽中形成控制栅容置空间。
参照图4b，其示出了步骤S353完成后的器件剖视结构示意图，从图4b中可以看出，图4a中所示的第二介质层410的上部被刻蚀去除，有源器件栅沟槽312上部形 成控制栅容置空间420。
步骤S353：使得所述控制栅容置空间的表面形成控制栅氧化层。
该栅氧化层覆盖在该栅容置空间的表面。
步骤S354：填充多晶硅，使得所述多晶硅填充满所述控制栅容置空间，形成控制栅多晶硅层。
步骤S355：进行回刻蚀，使得所述有源区的上表面齐平。
在步骤S355完成后形成图3e所示器件结构。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的 变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易 见的变化或变动仍处于本申请创造的保护范围之中。

Claims (10)

1.一种带有沟槽型屏蔽结构的半导体器件，其特征在于，所述带有沟槽型屏蔽结构的半导体器件包括：有源区和终端保护区，所述终端保护区位于所述有源区的外周；
所述有源区中形成有源器件的栅极结构和源漏极；
所述终端保护区中形成沟槽型屏蔽栅结构；
所述沟槽型屏蔽栅结构，包括：
屏蔽栅沟槽，所述屏蔽栅沟槽从所述终端保护区位置处的基底层上表面向下延伸；
屏蔽栅氧化层，所述屏蔽栅氧化层依照带有所述屏蔽栅沟槽的终端保护区表面形貌，覆盖在所述终端保护区位置处的基底层表面，在所述屏蔽栅沟槽位置处形成屏蔽栅多晶硅容置空间；
屏蔽栅多晶硅结构，所述屏蔽栅多晶硅结构包括填充在所述屏蔽栅多晶硅容置空间中的第一屏蔽栅多晶硅部，和覆盖在所述屏蔽栅氧化层上的第二屏蔽栅多晶硅部，所述第二屏蔽栅多晶硅部与所述第一屏蔽栅多晶硅部连为一体。
2.如权利要求1所述的带有沟槽型屏蔽结构的半导体器件，其特征在于，所述第一屏蔽栅多晶硅部的延伸方向与所述屏蔽栅沟槽的延伸方向一致。
3.如权利要求1所述的带有沟槽型屏蔽结构的半导体器件，其特征在于，所述第二屏蔽栅多晶硅部的延伸方向与所述基底层上表面的延伸方向一致。
4.如权利要求1所述的带有沟槽型屏蔽结构的半导体器件，其特征在于，所述带有沟槽型屏蔽结构的半导体器件还包括：
接触孔介质层，所述接触孔介质层覆盖在所述有源区上，和所述终端保护区上；
对应所述沟槽型屏蔽栅结构的接触孔介质层位置处，开设屏蔽栅接触孔；
所述屏蔽栅接触孔的孔底端位于所述第二屏蔽栅多晶硅部的上表面。
5.一种带有沟槽型屏蔽结构的半导体器件的制造方法，其特征在于，所述带有沟槽型屏蔽结构的半导体器件的制造方法，包括依次进行的以下步骤：
提供形成有多个沟槽的基底层，所述基底层包括有源区和终端保护区，所述终端保护区位于所述有源区的外周，位于所述终端保护区位置处的沟槽为屏蔽栅沟槽；
依照带有所述沟槽的基底层表面形貌，在带有所述沟槽的基底层上表面形成第一介质层，使得所述沟槽位置处形成第一多晶硅容置空间；所述屏蔽栅沟槽位置处的第一多晶硅容置空间为屏蔽栅多晶硅容置空间；
生长多晶硅，使得所述多晶硅填充满所述第一多晶硅容置空间形成第一多晶硅部后，继续成长覆盖在所述第一介质层上形成第二多晶硅部；
进行第一光刻，刻蚀去除位于所述有源区位置处的第二多晶硅部和所述第一多晶硅部的上部，保留所述终端保护区中的第二多晶硅部和第一多晶硅部；
制作位于所述有源区中有源器件的栅极结构和源漏极。
6.如权利要求5所述的带有沟槽型屏蔽结构的半导体器件的制造方法，其特征在于，所述进行第一光刻，刻蚀去除位于所述有源区位置处的第二多晶硅部和所述第一多晶硅部的上部，保留所述终端保护区中的第二多晶硅部和第一多晶硅部的步骤，完成后，剩余在所述终端保护区中的第一多晶硅部为第一屏蔽栅多晶硅部，剩余在所述终端保护区中的第二多晶硅部为第二屏蔽栅多晶硅部；
所述第一屏蔽栅多晶硅部的延伸方向与所述屏蔽栅沟槽的延伸方向一致。
7.如权利要求6所述的带有沟槽型屏蔽结构的半导体器件的制造方法，其特征在于，所述第二屏蔽栅多晶硅部的延伸方向与所述基底层上表面的延伸方向一致。
8.如权利要求5所述的带有沟槽型屏蔽结构的半导体器件的制造方法，其特征在于，所述方法还包括依次进行的以下步骤：
制作接触孔介质层，使得所述接触孔介质层至少覆盖在所述有源区上，和所述终端保护区的第二多晶硅部上；
在所述接触孔介质层制作形成接触孔，使得位于所述终端保护区的接触孔的孔底端位于所述第二屏蔽栅多晶硅部的上表面。
9.如权利要求5所述的带有沟槽型屏蔽结构的半导体器件的制造方法，其特征在于，所述制作位于所述有源区中有源器件的栅极结构和源漏极的步骤，包括：
淀积第二介质层，使得所述第二介质层填充满所述有源区位置处的沟槽上部；
进行第二光刻，刻蚀去除位于所述有源区的沟槽中第二介质层的上部，使得所述有源区的沟槽中形成控制栅容置空间；
使得所述控制栅容置空间的表面形成控制栅氧化层；
填充多晶硅，使得所述多晶硅填充满所述控制栅容置空间，形成控制栅多晶硅层；
进行回刻蚀，使得所述有源区的上表面齐平；
进行离子注入形成源漏极。
10.如权利要求9所述的带有沟槽型屏蔽结构的半导体器件的制造方法，其特征在于，所述淀积第二介质层，使得所述第二介质层填充满所述有源区位置处的沟槽上部的步骤，包括：
淀积第二介质层，使得所述第二介质层填充满所述有源区位置处的沟槽上部；
继续淀积第二介质层，使得所述第二介质层覆盖在所述有源区中的第一介质层上；
平坦化所述第二介质层的上表面，使得所述终端保护区中的第二多晶硅部上表面外露。
CN202110897248.2A 2021-08-05 2021-08-05 带有沟槽型屏蔽结构的半导体器件及其制造方法 Pending CN113782432A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110897248.2A CN113782432A (zh) 2021-08-05 2021-08-05 带有沟槽型屏蔽结构的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110897248.2A CN113782432A (zh) 2021-08-05 2021-08-05 带有沟槽型屏蔽结构的半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN113782432A true CN113782432A (zh) 2021-12-10

Family

ID=78836750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110897248.2A Pending CN113782432A (zh) 2021-08-05 2021-08-05 带有沟槽型屏蔽结构的半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN113782432A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117352555A (zh) * 2023-12-06 2024-01-05 无锡锡产微芯半导体有限公司 一种集成式屏蔽栅沟槽mosfet及其制备工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716192A (zh) * 2015-03-31 2015-06-17 无锡新洁能股份有限公司 利用电荷耦合实现耐压的功率mos器件及其制备方法
CN106920848A (zh) * 2017-04-19 2017-07-04 无锡新洁能股份有限公司 电荷耦合功率mosfet器件及其制造方法
CN107799602A (zh) * 2017-10-24 2018-03-13 贵州芯长征科技有限公司 能节省终端面积的屏蔽栅mosfet器件及其制备方法
US20190348510A1 (en) * 2018-05-08 2019-11-14 Ipower Semiconductor Shielded trench devices
CN111403292A (zh) * 2020-04-27 2020-07-10 上海华虹宏力半导体制造有限公司 自对准接触孔屏蔽栅功率mosfet器件的制造方法及形成的器件
WO2020199706A1 (zh) * 2019-04-03 2020-10-08 杭州士兰微电子股份有限公司 双向功率器件及其制造方法
CN111883592A (zh) * 2020-08-06 2020-11-03 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽功率器件及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716192A (zh) * 2015-03-31 2015-06-17 无锡新洁能股份有限公司 利用电荷耦合实现耐压的功率mos器件及其制备方法
CN106920848A (zh) * 2017-04-19 2017-07-04 无锡新洁能股份有限公司 电荷耦合功率mosfet器件及其制造方法
CN107799602A (zh) * 2017-10-24 2018-03-13 贵州芯长征科技有限公司 能节省终端面积的屏蔽栅mosfet器件及其制备方法
US20190348510A1 (en) * 2018-05-08 2019-11-14 Ipower Semiconductor Shielded trench devices
WO2020199706A1 (zh) * 2019-04-03 2020-10-08 杭州士兰微电子股份有限公司 双向功率器件及其制造方法
CN111403292A (zh) * 2020-04-27 2020-07-10 上海华虹宏力半导体制造有限公司 自对准接触孔屏蔽栅功率mosfet器件的制造方法及形成的器件
CN111883592A (zh) * 2020-08-06 2020-11-03 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽功率器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117352555A (zh) * 2023-12-06 2024-01-05 无锡锡产微芯半导体有限公司 一种集成式屏蔽栅沟槽mosfet及其制备工艺
CN117352555B (zh) * 2023-12-06 2024-04-09 无锡锡产微芯半导体有限公司 一种集成式屏蔽栅沟槽mosfet及其制备工艺

Similar Documents

Publication Publication Date Title
CN101529570B (zh) 横向沟槽金属氧化物半导体场效应晶体管及其形成方法
US9356132B2 (en) Integrating Schottky diode into power MOSFET
CN107342263B (zh) 存储器及其形成方法、半导体器件
CN102339829B (zh) 半导体器件及其制造方法
CN100536142C (zh) 形成凹进式通路装置的方法
CN110970351B (zh) 半导体存储器电容接点结构及制备方法
KR20110078021A (ko) 수직셀을 구비한 반도체장치 및 그 제조 방법
JP2004526325A (ja) 窓枠状のｇｃおよびｃｂを改良するために加工した縦型ゲート上部の処理
CN112466880B (zh) 三维存储器及其制备方法
CN110767743A (zh) 半导体器件的制作方法、超结器件及其制作方法
CN113130649A (zh) Ldmos器件及其制备方法
CN113782432A (zh) 带有沟槽型屏蔽结构的半导体器件及其制造方法
CN105489649B (zh) 在沟槽式功率器件中改善终端区低击穿电压的方法
US7691706B2 (en) Method of fabricating a semiconductor device
CN113889407A (zh) 沟槽型igbt器件的制作方法、沟槽型igbt器件
TWI732426B (zh) 瞬態電壓抑制二極體結構及其製造方法
CN100474633C (zh) 半导体器件中的电容器及其制造方法
CN111180340A (zh) 沟槽栅mosfet功率半导体器件及其多晶硅填充方法和制造方法
CN114023811B (zh) 屏蔽栅沟槽型mosfet器件及其制作方法
CN212810271U (zh) 半导体结构
CN113506822A (zh) Sgt结构及其制造方法
CN113782585B (zh) 带有屏蔽栅结构mosfet器件及其制造方法
KR20000004879A (ko) 반도체 장치의 제조 방법
CN114023812B (zh) 屏蔽栅沟槽型mosfet器件及其制作方法
US20240178054A1 (en) High voltage semiconductor device having a deep trench insulation and manufacturing process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination