CN113748510B - 电子模块 - Google Patents

电子模块 Download PDF

Info

Publication number
CN113748510B
CN113748510B CN202080031810.7A CN202080031810A CN113748510B CN 113748510 B CN113748510 B CN 113748510B CN 202080031810 A CN202080031810 A CN 202080031810A CN 113748510 B CN113748510 B CN 113748510B
Authority
CN
China
Prior art keywords
lead
distal end
electrode pad
tip
electronic module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080031810.7A
Other languages
English (en)
Other versions
CN113748510A (zh
Inventor
安永尚司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN113748510A publication Critical patent/CN113748510A/zh
Application granted granted Critical
Publication of CN113748510B publication Critical patent/CN113748510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开提供一种能够抑制引线相对于布线基板的接合强度的下降的电子模块。电子模块(1)具备：布线基板(2)，在下表面(2b)设置有具有接合面(12a)的第2电极焊盘(12)；引线(4)，相对于第2电极焊盘(12)经由焊料(24)电连接；以及密封体(5)，对引线(4)进行密封。引线(4)具有：露出部(21)，露出在密封体(5)的外部；以及主体部(22)，从露出部(21)朝向布线基板(2)延伸，且在布线基板(2)侧具备顶端部(23)，顶端部(23)经由焊料(24)与第2电极焊盘(12)连接。顶端部(23)的顶端面(23a)形成为该顶端面(23a)与第2电极焊盘(12)的接合面(12a)之间的焊料(24)的与该接合面(12a)正交的方向上的厚度变得不均匀。

Description

电子模块
技术领域
本公开涉及电子模块。
背景技术
以往，作为在布线基板安装电子部件以及引线并通过树脂等密封体进行了密封的电子模块，例如在专利文献1有所公开。该文献的电子模块具备：布线基板，在下表面设置有多个电极焊盘；引线，与电极焊盘电连接；以及密封体，对引线进行密封。引线具有：第1部分，通过将导电性的金属板弯折而构成，与布线基板的下表面平行地延伸；第2部分，从第1部分的端部起在与布线基板的下表面交叉的方向上延伸；以及第3部分，从第2部分的端部起与第1部分平行地延伸。第1部分经由焊料等具有导电性的接合材料与电极焊盘连接。第3部分的上表面以及侧面分别从密封体的主面以及侧面露出。由此，引线作为用于将电子模块与设置在其外部的其它电子模块等进行连接的外部连接端子而发挥功能。
此外，在制造该电子模块时，通过回流焊将引线连接到布线基板。在该工序中，在电极焊盘涂敷了焊糊之后，将在给定位置形成了多个引线的集合基板载置在布线基板的下表面上，并通过热处理使焊糊熔融，然后使其固化，由此，将引线连接到电极焊盘。
在先技术文献
专利文献
专利文献1：日本特开2011-40602号公报
发明内容
发明要解决的课题
可是，在通过回流焊来连接引线时若焊糊熔融，则由于引线的集合基板的重量，电极焊盘与第1部分之间的熔融了的焊料会被挤出。此时，在上述以往的结构中，因为与电极焊盘连接的第1部分与布线基板的下表面平行地延伸，所以电极焊盘与第1部分之间的焊料整体容易变薄，存在引线的接合强度下降这样的问题。
另外，这样的问题并不限于通过回流焊并使用集合基板将引线连接到布线基板的情况，在通过其它方法将各引线连接到布线基板的情况下也同样有可能发生。
本公开的目的在于，提供一种能够抑制引线相对于布线基板的接合强度的下降的电子模块。
用于解决课题的技术方案
作为本公开的一个方式的电子模块具备：布线基板，具有主面，在所述主面设置有具有接合面的电极焊盘；引线，相对于所述电极焊盘经由具有导电性的接合材料电连接；以及密封体，对所述引线进行密封。所述引线具有：露出部，露出在所述密封体的外部；以及主体部，从所述露出部朝向所述布线基板延伸且在所述布线基板侧具备顶端部。所述顶端部经由所述接合材料与所述电极焊盘连接。所述顶端部的顶端面形成为所述顶端面与所述电极焊盘的接合面之间的所述接合材料的与所述接合面正交的方向上的厚度变得不均匀。
根据上述结构，顶端面形成为接合材料的厚度变得不均匀，所以在连接引线时，例如，即使由于引线的重量，电极焊盘与主体部的顶端部之间的熔融了的接合材料被挤出，也与焊料从平行的两个面之间被挤出的情况不同，能够抑制电极焊盘的接合面与顶端面之间的接合材料整体变薄。由此，能够抑制引线相对于布线基板的接合强度的下降。
发明效果
根据本公开的一个方式，能够抑制引线相对于布线基板的接合强度的下降。
附图说明
图1是从布线基板的上表面侧观察了一个实施方式的电子模块的立体图。
图2是从布线基板的下表面侧观察了一个实施方式的电子模块的立体图。
图3是一个实施方式的电子模块的剖视图，是图1的III-III线剖视图。
图4是一个实施方式的电子模块中的引线附近的放大剖视图。
图5的(a)、(b)是示出顶端面的定义的示意图。
图6是一个实施方式的电子模块中的与引线的板厚方向正交的剖视图，是图4的VI-VI线剖视图。
图7是一个实施方式的对引线进行成型之前的集合基板的俯视图。
图8是一个实施方式的载置于模具的对引线进行成型之前的集合基板的剖视图。
图9是一个实施方式的载置于模具的对引线进行成型之后的集合基板的剖视图。
图10是一个实施方式的在基板母体载置了引线的集合基板的立体图。
图11是变形例的电子模块中的与引线的板厚方向正交的剖视图。
图12是变形例的电子模块中的引线附近的放大剖视图。
图13是变形例的电子模块中的引线附近的放大剖视图。
具体实施方式
以下，按照附图对电子模块的一个实施方式进行说明。
如图1～图3所示，电子模块1具备布线基板2、安装在布线基板2的多个电子部件3以及多个引线4、对这些电子部件3以及引线4进行密封的密封体5、以及埋设于密封体5的散热器6。
布线基板2形成为四边形板状。在布线基板2的上表面2a设置有多个第1电极焊盘11，在作为布线基板2的主面的下表面2b设置有多个第1电极焊盘11以及多个第2电极焊盘12。第1电极焊盘11是对电子部件3进行电连接的连接部位，设置在上表面2a以及下表面2b中的预先设定的给定位置。第2电极焊盘12是对引线4进行电连接的连接部位，设置在下表面2b中的预先设定的给定位置。
本实施方式的第2电极焊盘12形成为长方形，第2电极焊盘12在下表面2b排列设置，使得其长边方向沿着布线基板2的外周缘。第2电极焊盘12的接合面12a形成为没有凹凸的平面状。
在布线基板2设置有未图示的过孔电极、布线，对安装在第1电极焊盘11以及第2电极焊盘12的给定的电子部件3以及引线4之间进行电连接。本实施方式的布线基板2能够采用包含多氯联苯等树脂材料的树脂基板、包含低温共烧陶瓷等陶瓷材料的陶瓷基板，此外，布线基板2可以是单层基板，也可以是多层基板。另外，在上表面2a以及下表面2b中的除第1电极焊盘11以及第2电极焊盘12以外的部位，设置有未图示的阻挡层。
多个电子部件3包含电容器、电感器以及电阻等芯片状的部件、半导体装置等。各电子部件3经由作为具有导电性的接合材料的焊料13连接于与电子部件3的种类相应的给定的第1电极焊盘11。
多个引线4分别形成为将铜等的金属板弯折的板状。引线4具有：露出部21，露出在密封体5的外部；以及主体部22，从露出部21朝向布线基板2所位于的一侧延伸，且在布线基板2侧具备顶端部23。而且，引线4的顶端部23经由作为具有导电性的接合材料的焊料24与第2电极焊盘12连接。另外，引线4以如下姿势与第2电极焊盘12连接，即，与引线4的板厚正交的方向沿着布线基板2中的外周缘，即，沿着第2电极焊盘12的长边方向。此外，引线4形成为从布线基板2的下表面2b起的高度比安装在该下表面2b的电子部件3的高度高。
如图4所示，露出部21形成为如下的平板状，即，与主体部22中的与下表面2b相反侧的基端部25连续，并且朝向布线基板2所位于的一侧弯折，使得相对于主体部22构成钝角。具体地，露出部21形成为相对于主体部22弯折的平板状，使得与布线基板2大致平行。露出部21的上表面21a以及侧面21b从密封体5露出。
主体部22形成为在相对于第2电极焊盘12的接合面12a倾斜的方向上呈直线延伸的平板状。另外，主体部22的延伸方向和相对于接合面12a的垂线所成的角度θ1优选设为30°以下。通过将θ1设为30°以下，从而能够抑制布线基板2中的引线4的安装面积变得过大，能够谋求电子模块1的高集成化。顶端部23中的与第2电极焊盘12的接合面12a对置的顶端面23a形成为该顶端面23a与接合面12a之间的焊料24的与接合面12a正交的厚度变得不均匀。也就是说，顶端面23a形成为与接合面12a正交的方向上的焊料24的厚度变得不均匀。
具体地，顶端面23a形成为如下的长方形，即，和主体部22中的与露出部21的上表面21a连续的上表面22a、以及主体部22中的与露出部21的下表面21c连续的下表面22b构成大致直角。另外，主体部22的上表面22a和下表面22b相互大致平行。而且，顶端面23a相对于接合面12a倾斜，使得从与下表面22b连续的一侧起朝向与上表面22a连续的一侧逐渐远离该接合面12a。换言之，顶端面23a相对于接合面12a倾斜，使得焊料24的厚度从顶端面23a中的露出部21所位于的一侧起朝向与露出部21相反侧逐渐变大。另外，顶端面23a中的与下表面22b连续的一侧的端部处的焊料24的厚度可以为零，也可以大于零。即，顶端面23a中的与下表面22b连续的一侧的端部可以与接合面12a接触，也可以不接触。进而，顶端面23a和接合面12a所成的角度θ2与上述主体部22的延伸方向和相对于接合面12a的垂线所成的角度θ1大致相等。
在此，如图5的(a)以及图5的(b)所示，根据引线4的制造方法，顶端面23a有时不会严格地成为平面状，因此像以下那样定义顶端面23a。如后所述，在从成为原料的金属板通过冲裁而对成为引线4的引线原料部43进行成型的情况下，例如，如图5的(a)所示，有时在顶端面23a产生毛刺B。在该情况下，将对上表面22a的顶端位置P1和忽略毛刺B而将下表面22b呈直线延长的假想的下表面22b的顶端位置P2进行连结的直线设为示出顶端面23a的剖面的线。此外，在将成为原料的金属板通过蚀刻进行溶解而对成为引线4的引线原料部43进行成型的情况下，例如，如图5的(b)所示，顶端面23a成为弯曲面。在该情况下，将对上表面22a的顶端位置P1和下表面22b的顶端位置P2进行连结的直线设为示出顶端面23a的剖面的线。
此外，如后所述，本实施方式的引线4将引线原料部43弯折而进行成型，因此顶端面23a有时倾斜为该顶端面23a中的与下表面22b连续的一侧变得凸出。因此，即使将顶端面23a和接合面12a所成的角度θ2形成为与上述角度θ1相等，角度θ2有时也会比角度θ1大几°的程度。
如图6所示，在顶端部23形成有切割为包含顶端面23a以及主体部22的侧面22c的切口31。另外，侧面22c是主体部22的位于与板厚方向正交的方向上的两侧的面，分别与上表面22a以及下表面22b大致正交。在本实施方式的顶端部23，在与板厚方向正交的方向上的两侧分别形成有切口31。切口31在顶端部23的板厚方向上贯通，从板厚方向观察，形成为扇形。焊料24润湿，使得填埋切口31，并形成了圆角。
如图2以及图3所示，密封体5包含环氧树脂等绝缘性的树脂材料。密封体5覆盖布线基板2的下表面2b的整体，并且形成为具有与露出部21的上表面21a齐平的主面5a以及与侧面21b齐平的侧面5b的长方体状，将电子部件3整体密封在其内部。由此，露出部21的上表面21a以及侧面21b从密封体5露出。而且，在将电子模块1安装到其它布线基板等时，上表面21a以及侧面21b经由具有导电性的接合材料与该其它布线基板连接。也就是说，引线4作为用于将电子模块1与设置在外部的其它电子模块等进行连接的外部连接端子而发挥功能。
散热器6包含铜等金属材料。散热器6形成为比布线基板2小一圈的长方形板状，具有从其四个角呈辐射状延伸的脚部。散热器6埋设于密封体5，使得与密封体5的主面5a齐平。
接着，以引线4的成型为中心对本实施方式的电子模块1的制造进行说明。在此，为了便于说明，对同时制造两个电子模块1的情况进行说明，但是即使是一个一个地制造单个电子模块1的情况、同时制造三个以上的电子模块1的情况，也能够同样地进行制造。
如图7所示，引线4使用由铜等的金属板构成的集合基板41来制造。集合基板41具有与同时制造的电子模块1的数目相等的框架部42。各框架部42形成为与布线基板2相应的四边框状，相邻的框架部42之间的一个边被公共化。此外，集合基板41具有与框架部42连接的引线原料部43以及散热器原料部44。在各框架部42中，与制造的电子模块1所具有的引线4相同数目的引线原料部43形成在与布线基板2的第2电极焊盘12对应的位置。引线原料部43形成为细长的板状，并且在其顶端部形成有与引线4的切口31相同的形状的切口。散热器原料部44形成为与散热器6相同的形状。
这样的集合基板41通过如下方式来制造，即，通过对一片金属板进行冲裁或蚀刻，从而形成框架部42、引线原料部43以及散热器原料部44。
接下来，如图8所示，将集合基板41载置在支承模具51上，并通过按压模具52在与支承模具51之间夹持集合基板41。支承模具51与框架部42同样地，形成为四边框状。支承模具中的载置集合基板41的载置面51a形成为没有凹凸的平面状，并且载置面51a的宽度形成得比框架部42的宽度大。由此，载置面51a与框架部42的整体以及引线原料部43的基端部抵接。支承模具51的侧面51b形成为相对于载置面51a构成直角的平面状。按压模具52形成为与支承模具51大致相同的形状。然后，在将集合基板41载置在载置面51a上并通过按压模具52夹持了集合基板41的状态下，使用由冲头等构成的压制模具53通过压制加工使引线原料部43中的从载置面51a突出的部分弯折为沿着侧面51b。
由此，如图9所示，在保持引线原料部43的基端部与框架部42平行的状态下，引线原料部43的顶端侧弯折。此时，引线原料部43的顶端侧复原其弹性变形量，由此倾斜为相对于基端部的角度构成钝角。另外，将引线原料部43从框架部42切断之后的基端部成为露出部21，被弯折的顶端侧的部分成为主体部22。
接下来，如图10所示，将集合基板41与基板母体61连接。基板母体61是将与同时制造的电子模块1的数目相同的数目的布线基板2一体化而成的。在将集合基板41与布线基板2连接时，首先，在布线基板2的第2电极焊盘12涂敷焊糊，并将集合基板41载置在基板母体61上，使得配置在引线原料部43的顶端部，即，引线4的顶端部23所对应的第2电极焊盘12上。另外，电子部件3可以在将集合基板41载置在基板母体61上之前进行安装，也可以在将集合基板41与基板母体61连接之后进行安装。然后，在通过热处理使焊糊熔融之后使其固化，由此将引线原料部43与第2电极焊盘12连接。然后，形成密封体5，从框架部42切断引线原料部43以及散热器原料部44，并且从基板母体61切断各布线基板2，由此制造电子模块1。
接着，对本实施方式的作用以及效果进行说明。
(1)引线4具有：露出部21，露出在密封体5的外部；以及主体部22，从露出部21朝向布线基板2延伸，且在布线基板2侧具备顶端部23，主体部22中的布线基板2所位于的一侧的顶端部23经由焊料24与第2电极焊盘12连接。而且，顶端部23的顶端面23a形成为该顶端面23a与第2电极焊盘12的接合面12a之间的焊料24的与该接合面12a正交的方向上的厚度变得不均匀。因此，在连接引线4时，例如，即使由于集合基板41的重量，第2电极焊盘12与顶端部23之间的熔融了的焊料24被挤出，也与焊料从平行的两个面之间被挤出的情况不同，能够抑制接合面12a与顶端面23a之间的焊料24整体变薄。由此，能够抑制引线4相对于布线基板2的接合强度的下降。此外，与例如在引线4设置与接合面12a平行地延伸的部分并连接该部分的情况相比，通过将顶端面23a与接合面12a连接，从而能够减小引线4的安装面积。
(2)主体部22在相对于接合面12a倾斜的方向上延伸，露出部21与主体部22的基端部25连续，并且朝向布线基板2所位于的一侧弯折，使得相对于主体部22构成钝角。因此，像本实施方式这样，在通过利用压制加工等将金属板的一部分弯折而制造引线4的情况下，能够从支承模具51容易地卸下成型后的引线原料部43，即，引线4。
而且，顶端面23a相对于接合面12a倾斜，使得该顶端面23a与接合面12a之间的焊料24的厚度从顶端面23a中的露出部21所位于的一侧朝向与该露出部21相反侧逐渐变大。在此，如果顶端面23a是与主体部22的延伸方向大致正交的平面，则仅通过将引线4配置在下表面2b上，使得露出部21成为相对于布线基板2大致平行的姿势，顶端面23a就会相对于接合面12a倾斜，使得与该接合面12a之间的间隙从露出部21所位于的一侧朝向与该露出部21相反侧逐渐变大。因此，例如，即使不对顶端面23a另外实施形成凹凸等的加工，也能够使顶端面23a与接合面12a之间的焊料24的厚度不均匀，能够容易地制造引线4。
(3)接合面12a和顶端面23a所成的角度θ2与主体部22的延伸方向和相对于接合面12a的垂线所成的角度θ1大致相等，因此通过观察主体部22相对于第2电极焊盘12的倾斜程度，从而能够容易地掌握顶端面23a相对于接合面12a的倾斜程度。
(4)在顶端部23形成有切割为包含主体部22的侧面22c以及顶端面23a的切口31，因此通过将焊料24润湿到切口31的内表面，从而能够形成圆角，能够适当地提高引线4相对于布线基板2的接合强度。此外，因为圆角形成在切口31内，所以能够抑制引线4的安装面积变大，能够谋求布线基板2的高集成化。
本实施方式能够像以下那样进行变更而实施。本实施方式以及以下的变形例能够在技术上不矛盾的范围内相互组合而实施。
·在上述实施方式中，将引线4形成为了板状，但是并不限于此，例如，也可以形成为四棱柱状，其形状能够适当地进行变更。此外，也可以是，不将引线4设为弯折的形状，并使得主体部22的基端部25露出在密封体5的外部。另外，在该情况下，基端部25作为露出部而发挥功能。
·在上述实施方式中，主体部22在相对于接合面12a倾斜的方向上延伸，但是并不限于此，只要顶端面23a与接合面12a之间的焊料24的厚度变得不均匀，则例如也可以是，主体部22在相对于接合面12a正交的方向上延伸。
·在上述实施方式中，将切口31形成为了扇形，但是并不限于此，例如也可以如图11所示，形成为三角形，其形状能够适当地进行变更。此外，可以仅在顶端部23中的与板厚方向正交的方向上的任一方形成切口31，进而也可以不在顶端部23形成切口31。
·在上述实施方式中，接合面12a和顶端面23a所成的角度θ2也可以与主体部22的延伸方向和相对于接合面12a的垂线所成的角度θ1不同。
·在上述实施方式中，使顶端面23a相对于接合面12a倾斜，使得焊料24的厚度从顶端面23a中的露出部21所位于的一侧朝向与该露出部21相反侧逐渐变大。但是，并不限于此，例如，也可以如图12所示，使顶端面23a相对于接合面12a倾斜，使得焊料24的厚度从顶端面23a中的与露出部21相反侧朝向该露出部21所位于的一侧逐渐变大。此外，也可以不使顶端面23a整体相对于接合面12a倾斜，例如，也可以如图13所示，将顶端面23a形成为，在顶端面23a中的主体部22的板厚方向中央处，焊料24的厚度最小，且朝向板厚方向两侧逐渐变大。
·在上述实施方式中，也可以设为电子模块1不具备散热器6的结构。
·在上述实施方式中，作为具有导电性的接合材料而使用了焊料13、24，但是并不限于此，例如，也可以使用银膏等其它接合材料。
附图标记说明
θ1、θ2：角度，1：电子模块，2：布线基板，2a：上表面，2b：下表面，3：电子部件，4：引线，5：密封体，11：第1电极焊盘，12：第2电极焊盘，12a：接合面，21：露出部，22：主体部，22a：上表面，22b：下表面，22c：侧面，23：顶端部，23a：顶端面，24：焊料，25：基端部，31：切口。

Claims (4)

1.一种电子模块，具备：
布线基板，具有主面，在所述主面设置有具有接合面的电极焊盘；
引线，相对于所述电极焊盘经由具有导电性的接合材料电连接；以及
密封体，对所述引线进行密封，
其中，
所述引线具有：
露出部，露出在所述密封体的外部；以及
主体部，从所述露出部朝向所述布线基板延伸且在所述布线基板侧具备顶端部，
所述顶端部经由所述接合材料与所述电极焊盘连接，
所述顶端部的顶端面形成为所述顶端面与所述电极焊盘的接合面之间的所述接合材料的与所述接合面正交的方向上的厚度变得不均匀。
2.根据权利要求1所述的电子模块，其中，
所述主体部在相对于所述接合面倾斜的方向上延伸，
所述露出部与所述主体部中的与所述主面相反侧的基端部连续，并且朝向所述布线基板所位于的一侧弯折，使得相对于所述主体部构成钝角，
所述顶端面相对于所述接合面倾斜，使得该顶端面与所述接合面之间的所述接合材料的所述厚度从所述顶端面中的所述露出部所位于的一侧朝向与该露出部相反侧逐渐变大。
3.根据权利要求2所述的电子模块，其中，
所述接合面和所述顶端面所成的角度与所述主体部的延伸方向和相对于所述接合面的垂线所成的角度相等。
4.根据权利要求1～3中的任一项所述的电子模块，其中，
在所述顶端部形成有切口，该切口切割为包含所述主体部的侧面以及所述顶端面。
CN202080031810.7A 2019-06-24 2020-06-09 电子模块 Active CN113748510B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019116764 2019-06-24
JP2019-116764 2019-06-24
PCT/JP2020/022599 WO2020261969A1 (ja) 2019-06-24 2020-06-09 電子モジュール

Publications (2)

Publication Number Publication Date
CN113748510A CN113748510A (zh) 2021-12-03
CN113748510B true CN113748510B (zh) 2024-03-08

Family

ID=74059703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080031810.7A Active CN113748510B (zh) 2019-06-24 2020-06-09 电子模块

Country Status (4)

Country Link
US (1) US20220093502A1 (zh)
JP (1) JP7103519B2 (zh)
CN (1) CN113748510B (zh)
WO (1) WO2020261969A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326237A (ja) * 2000-05-15 2001-11-22 Apic Yamada Corp 樹脂封止方法
JP2003007956A (ja) * 2001-06-27 2003-01-10 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2005093872A (ja) * 2003-09-19 2005-04-07 Shinko Electric Ind Co Ltd リードピン及びリードピン付き配線基板
JP2011040602A (ja) * 2009-08-12 2011-02-24 Renesas Electronics Corp 電子装置およびその製造方法
CN102577643A (zh) * 2009-09-16 2012-07-11 株式会社村田制作所 电子部件内置模块
CN102648671A (zh) * 2009-12-09 2012-08-22 株式会社村田制作所 电子部件内置树脂基板及电子电路模块
JP2013021359A (ja) * 2012-09-27 2013-01-31 Shinko Electric Ind Co Ltd リードピン付配線基板及びその製造方法
JP2014146649A (ja) * 2013-01-28 2014-08-14 Renesas Electronics Corp 半導体装置の製造方法
JP2014239379A (ja) * 2013-06-10 2014-12-18 太陽誘電株式会社 モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
JP5122835B2 (ja) * 2007-02-27 2013-01-16 ローム株式会社 半導体装置、リードフレームおよび半導体装置の製造方法
JP5425584B2 (ja) * 2009-10-15 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5789431B2 (ja) * 2011-06-30 2015-10-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6129315B2 (ja) * 2013-07-05 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326237A (ja) * 2000-05-15 2001-11-22 Apic Yamada Corp 樹脂封止方法
JP2003007956A (ja) * 2001-06-27 2003-01-10 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2005093872A (ja) * 2003-09-19 2005-04-07 Shinko Electric Ind Co Ltd リードピン及びリードピン付き配線基板
JP2011040602A (ja) * 2009-08-12 2011-02-24 Renesas Electronics Corp 電子装置およびその製造方法
CN102577643A (zh) * 2009-09-16 2012-07-11 株式会社村田制作所 电子部件内置模块
CN102648671A (zh) * 2009-12-09 2012-08-22 株式会社村田制作所 电子部件内置树脂基板及电子电路模块
JP2013021359A (ja) * 2012-09-27 2013-01-31 Shinko Electric Ind Co Ltd リードピン付配線基板及びその製造方法
JP2014146649A (ja) * 2013-01-28 2014-08-14 Renesas Electronics Corp 半導体装置の製造方法
JP2014239379A (ja) * 2013-06-10 2014-12-18 太陽誘電株式会社 モジュール

Also Published As

Publication number Publication date
US20220093502A1 (en) 2022-03-24
WO2020261969A1 (ja) 2020-12-30
CN113748510A (zh) 2021-12-03
JP7103519B2 (ja) 2022-07-20
JPWO2020261969A1 (zh) 2020-12-30

Similar Documents

Publication Publication Date Title
JP4002476B2 (ja) 半導体装置
JP2011040602A (ja) 電子装置およびその製造方法
US20230207432A1 (en) Semiconductor device and method for manufacturing the same
JP3664045B2 (ja) 半導体装置の製造方法
JP2007207802A (ja) 電子回路モジュールとその製造方法
JPH10294418A (ja) 半導体装置
EP3030060B1 (en) Wiring base plate and electronic device
US20230395483A1 (en) Semiconductor device
JP7173487B2 (ja) 半導体装置
CN113748510B (zh) 电子模块
JP2020188127A (ja) 配線基板、電子装置、及び配線基板の製造方法
JP4942452B2 (ja) 回路装置
JP4701779B2 (ja) 集積回路パッケージ組立構造
JP3163075B2 (ja) 金属製スティフナ付き配線基板
US20230411265A1 (en) Split semiconductor package
JP2006060106A (ja) リード部材及び表面実装型半導体装置
JP2004087717A (ja) 電子部品
JP2018152390A (ja) 電子部品および電子部品の製造方法
JP4476977B2 (ja) 半導体装置
JP2008108967A (ja) リードフレームおよびそれを用いた半導体パッケージの製造方法
JP2004349564A (ja) 多数個取り配線基板
CN115117004A (zh) 半导体装置
JP5254374B2 (ja) 電子部品およびその製造方法
JPH0442934Y2 (zh)
JP2008218525A (ja) 導電部材の切断方法および回路装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant