CN113746481A - 流水线逐次逼近模数转换器 - Google Patents

流水线逐次逼近模数转换器 Download PDF

Info

Publication number
CN113746481A
CN113746481A CN202111066435.2A CN202111066435A CN113746481A CN 113746481 A CN113746481 A CN 113746481A CN 202111066435 A CN202111066435 A CN 202111066435A CN 113746481 A CN113746481 A CN 113746481A
Authority
CN
China
Prior art keywords
stage
triode
digital converter
successive approximation
ith
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111066435.2A
Other languages
English (en)
Other versions
CN113746481B (zh
Inventor
江文宁
诸嫣
陈知行
马许愿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Macau
Original Assignee
University of Macau
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Macau filed Critical University of Macau
Priority to CN202111066435.2A priority Critical patent/CN113746481B/zh
Publication of CN113746481A publication Critical patent/CN113746481A/zh
Application granted granted Critical
Publication of CN113746481B publication Critical patent/CN113746481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请提供了一种流水线逐次逼近模数转换器，涉及模数转换器领域。包括：N级逐次逼近模数转换器以及N‑1个余差放大器，N为大于或等于3的整数，各余差放大器分别为开环结构的余差放大器。第i级逐次逼近模数转换器包括：第i级电容阵列以及第i级比较器，i为2至N‑1之间的任一整数。本申请能够在避免高功耗的同时，具有较高的转换精度和转换速率。

Description

流水线逐次逼近模数转换器
技术领域
本申请涉及模数转换器领域，具体而言，涉及一种流水线逐次逼近模数转换器。
背景技术
随着测控***、数字图像采集、无线通信等领域对于采样精度和有效性的需求不断提高，推动了ADC(Analog-to-digital converter，模拟数字转换器)的发展。典型的模数转换器位于设备输入端，将采样得到的模拟电压信号转换为表示一定比例电压值的数字信号，其转换精度和性能对于后续设备的可靠性都有着极大影响。
常用的ADC包括Pipeline ADC(流水线模数转换器)、SAR(successiveapproximation register，逐次逼近型寄存器)ADC和闪速ADC等。其中，Pipeline ADC采用全并行结构，转换速度快，但功耗大、精度低；SAR ADC需在每个周期进行多次比较，转换精度高，但转换速度较慢。
近年来将Pipeline ADC和SAR ADC结合的Pipelined SAR(流水线逐次逼近式)ADC，在高速、高精度方面取得了很大进步，是近年来的研究热点方向。但现有的多级流水线逐次逼近式模数转换器电路，在高速高分辨率的场景下，对于余差放大器的数量和性能需求仍然较高，余差放大器部分的功耗在ADC整体功耗中占比很大，而余差放大器作为一种闭环运算放大器，需要设计很高的开环增益，因此，导致了ADC功耗的增加。
发明内容
本申请的目的在于，提供了一种流水线逐次逼近模数转换器，用于解决现有的流水线模数转换器在高速高分辨率场景中，存在的余差电压放大速度慢、电路整体功耗较高的问题。
为实现上述目的，本申请实施例采用的技术方案如下：
本申请实施例提供了一种流水线逐次逼近模数转换器，包括：
N级逐次逼近模数转换器以及N-1个余差放大器，N为大于或等于3的整数，各所述余差放大器分别为开环结构的余差放大器。
第i级逐次逼近模数转换器包括：第i级电容阵列以及第i级比较器，i为2至N-1之间的任一整数；
第i级电容阵列的输入端与第i-1个余差放大器的输出端电连接，以接收经第i-1个余差放大器放大的电压信号，第i级电容阵列的输出端与第i个余差放大器的正输入端以及第i级比较器的正输入端电连接，以对放大的电压信号转换后输出至第i个余差放大器；第i级比较器的输出端与第i级电容阵列的输入端电连接；
第一级逐次逼近模数转换器包括：第一级电容阵列以及第一级比较器；
第一级电容阵列的输入端用于接入输入电压信号，第一级电容阵列的输出端与第一个余差放大器的正输入端以及第一级比较器的正输入端电连接，第一级比较器的输出端与第一级电容阵列的输入端电连接；
第N级逐次逼近模数转换器包括：第N级电容阵列以及第N级比较器；
第N级电容阵列的输入端与第N-1个余差放大器的输出端电连接，第N级电容阵列的输出端与第N级比较器的正输入端电连接，第N级比较器的输入端与所述第N级电容阵列的输入端电连接。
在一种可选的实施方式中，上述余差放大器包括：第一三极管、第二三极管、第三三极管以及第四三极管；
第一三极管的第一端用于接入上一级电容阵列上极板的固定电压值，第一三极管的第二端用于输出正极的余差电流，第一三极管的第三端与第二三极管的第三端连接；
第二三极管的第一端用于接入输入的电压信号，第二三极管的第二端用于接入调节电流源偏置后的直流电流源；
第三三极管的第一端用于接入上一级电容阵列上极板的固定电压值，第三三极管的第二端用于接入调节电流源偏置后的直流电流源，第三三极管的第三端与第四三极管的第三端连接；
第四三极管的第一端用于接入输入的电压信号，第四三极管的第二端用于输出负极的余差电流。
在一种可选的实施方式中，上述余差放大器还包括：第五三极管和第六三极管；
第五三极管的第一端与第二三极管的第二端连接，第五三极管的第二端与第二三极管的第三端连接，第五三极管的第三端与第六三极管的第三端连接；
第六三极管的第一端与第三三极管的第二端连接，第六三极管的第二端与第三三极管的第三端连接，第六三极管的第三端与第五三极管的第三端连接。
在一种可选的实施方式中，上述余差放大器还包括：反相器、第一开关以及第二开关；
反相器的一端分别与第二开关电连接以及接收驱动信号，反相器的另一端与第一开关电连接。
在一种可选的实施方式中，上述余差放大器还包括：第七三极管以及第八三极管；
第七三极管的第一端与第八三极管的第一端连接；
第八三极管的第三端与第二三极管的第二端连接；
第八三极管的第三端与第三三极管的第二端连接。
在一种可选的实施方式中，上述余差放大器还包括：第一电容、第三开关、第一电阻、第二电容、第四开关以及第二电阻；
第一电容的一端与第三开关的一端电连接，第三开关的另一端分别与第一电阻以及第一三极管的第二端连接；
第二电容的一端与第四开关的一端电连接，第四开关的另一端分别与第一电阻以及第一三极管的第二端连接。
在一种可选的实施方式中，第i级逐次逼近模数转换器还包括：第i级复位电路；
第i级复位电路的一端与第i级比较器电连接，第i级复位电路的另一端与第i个余差放大器以及第i+1级逐次逼近模数转换器的第i+1级电容阵列电连接，用以经由第i级比较器接收驱动信号，并向第i个余差放大器以及第i+1级电容阵列输入驱动信号，驱动信号由第i级电容阵列从第i-1级逐次逼近模数转换器的复位电路接收并传递给所述第i级比较器；
第一级逐次逼近模数转换器还包括：第一级复位电路；
第一级复位电路的一端与第一级比较器电连接，第一级复位电路的另一端与第一个余差放大器以及第二级逐次逼近模数转换器的第二级电容阵列电连接。
在一种可选的实施方式中，流水线逐次逼近模数转换器还包括：时钟产生电路以及采样开关；
采样开关的一端用于接入所述输入电压信号，采样开关的另一端与第一级电容阵列的输入端电连接；
时钟产生电路分别与采样开关以及第一级电容阵列电连接。
在一种可选的实施方式中，流水线逐次逼近模数转换器还包括：偏置电路；
偏置电路分别与各余差放大器连接，用于输出偏置电压。在一种可选的实施方式中，流水线逐次逼近模数转换器还包括：失调和增益校准电路；
失调和增益校准电路分别与各级逐次逼近模数转换器中的各比较器以及各余差放大器连接，用于输出校准信号至各级比较器和各级余差放大器中，进行失调和增益校准。
本申请实施例的有益效果是：
采用本申请提供的流水线逐次逼近模数转换器，由于在流水线模数转换器每一级采用了逐次逼近式模数转换器，进行多位转换，因此，在高速高分辨率场景下，降低了模数转换器的功耗，并减少了后端余差放大器的数量。同时，本申请的余差放大器采用开环结构，避免了闭环运算的余差放大器由于开环增益产生的功耗。
进一步地，余差放大器采用开环结构，将余差电流通过电阻负载直接转换成输出电压，舍弃了闭环结构的余差放大器的电容负反馈结构，提高了放大速度，降低模数转换器的功耗。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请提出的流水线模数转换器的结构示意图；
图2为本申请提出的流水线模数转换器的第i级逐次逼近模数转换器的电容排列示意图；
图3为本申请提出的流水线模数转换器的具有开环结构的余差放大器的结构示意图；
图4为本申请提出的流水线逐次逼近模数转换器的输出频谱图；
图5为本申请提出的流水线逐次逼近模数转换器的DNL/INL仿真结果。
图标：10-流水线逐次逼近模数转换器；100-采样开关；101-第一级逐次逼近模数转换器；1011-第一级电容阵列；1012-第一级比较器；1013-第一级复位电路；102-第一个余差放大器；103-第i级逐次逼近模数转换器；1031-第i级电容阵列；1032-第i级比较器；1033-第i级复位电路；104-第i个余差放大器；105-第N级逐次逼近模数转换器；1051-第N级电容阵列；1052-第N级比较器；106-偏置电路；107-失调和增益校准电路；108-时钟产生电路；20-余差放大器；201-余差放大器的正极电路；202-余差放大器的负极电路。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
流水线模数转换器结构在高速高分辨率应用中有很大的需求，传统的流水线模数转换器进行多位量化时功耗很大，同时闭环结构的余差放大器产生的功耗占整体模数转换器的功耗的比重很大。为了提高模数转换器的转换速度，降低功耗，本申请提出了一种流水线逐次逼近模数转换器，在流水线模数转换器每一级采用了逐次逼近式模数转换器，进行多位转换，降低了模数转换器的功耗，并减少了后端余差放大器的数量。同时，本申请还提供了一种具有开环结构的余差放大器，与闭环结构的余差放大器相比，具有更高的放大速度和更低的功耗。
如下结合多个具体的应用示例，对本申请实施例提供的一种流水线逐次逼近模数转换器进行解释说明。
本申请提供一种流水线逐次逼近模数转换器，包括：N级逐次逼近模数转换器以及N-1个余差放大器，N为大于或等于3的整数，各余差放大器分别为开环结构的余差放大器。为便于描述，下述图1中以N为3为例进行解释说明。
图1为本申请提供的一种流水线逐次逼近模数转换器的结构示意图。如图1所示，流水线逐次逼近模数转换器10的第i级逐次逼近模数转换器103包括：
第i级电容阵列1031以及第i级比较器1032，i为2至N-1之间的任一整数。在图1的示例中，i为2。其中，第i级电容阵列1031的输入端与第i-1个余差放大器即第一个余差放大器102的输出端电连接，以接收经第i-1个余差放大器即第一个余差放大器102放大的电压信号，第i级电容阵列1031的输出端与第i个余差放大器104的正输入端以及第i级比较器1032的正输入端电连接，以对放大的电压信号转换后输出至第i个余差放大器104，第i级比较器1032的输出端与第i级电容阵列1031的输入端电连接。
在本实施例中，第i级逐次逼近模数转换器103的模数转换过程为：第i-1个余差放大器即第一个余差放大器102放大后的余差电压输入至第i级电容阵列1031的电容阵列顶板固定，第i级比较器1032比较输入至第i级电容阵列1031的参考电压信号Vref和第i-1个余差放大器即第一个余差放大器102放大的电压信号的大小，若第i-1个余差放大器即第一个余差放大器102放大的电压信号大于参考电压信号Vref，则第i级比较器输出逻辑高电平“1”，并输入至第i级电容阵列1031的电容阵列顶板固定，否则，第i级比较器输出逻辑低电平“0”，并输入至第i级电容阵列1031的电容阵列顶板固定。随后，改变参考电压信号Vref至Vref/2，进行下一次比较，这个比较过程持续到最低位。上述转换结束后，输出第i级模数转换结果Douti，并将其固定在第i级电容阵列1031的电容阵列顶板上。然后，将输入电压信号Vini和第i级模数转换结果Douti的差值，即第i级余差电压信号，传输至第i个余差放大器。其中，第i级逐次逼近模数转换器的输入电压信号Vini是第i-1级逐次逼近模数转换器的输入电压信号的1/2，即第i级逐次逼近模数转换器的输入电压信号Vini为Vini-1/2。
可选地，第一级逐次逼近模数转换器101包括：第一级电容阵列1011以及第一级比较器1012。第一级电容阵列1011的输入端用于接入输入电压信号，第一级电容阵列1011的输出端与第一个余差放大器102的正输入端以及第一级比较器1012的正输入端电连接，第一级比较器1012的输出端与第一级电容阵列1011的输入端电连接。
第一级逐次逼近模数转换器101模数转换过程为：采样开关100采样的输入电压信号Vin输入至第一级电容阵列1011的电容顶板上，第一级电容阵列还输入参考电压信号Vref，第一级比较器1012比较输入至第一级电容阵列1011的参考电压信号Vref和输入电压信号Vin的大小，若输入电压信号Vin放大的电压信号大于参考电压信号Vref，则第一级比较器输出逻辑高电平“1”，并输入至第一级电容阵列1011的电容阵列顶板固定，否则，第一级比较器输出逻辑低电平“0”，并输入至第一级电容阵列1011的电容阵列顶板固定。随后，改变参考电压信号Vref至Vref/2，进行下一次比较，这个比较过程持续到最低位。上述转换结束后，得到第一级模数转换结果Dout1，并将其固定在第一级电容阵列1011的电容阵列顶板上。然后，将输入电压信号Vin和第一级模数转换结果Dout1的差值，即第一级余差电压信号，传输至第一个余差放大器102。其中，第一级逐次逼近模数转换器的输入电压信号Vin与采样开关100采样的输入电压信号Vin相同。
可选地，第N级逐次逼近模数转换器105包括：第N级电容阵列1051以及第N级比较器1052。所述第N级电容阵列1051的输入端与第N-1个余差放大器即图1中第i个余差放大器104的输出端电连接，所述第N级电容阵列1051的输出端与所述第N级比较器1052的正输入端电连接，所述第N级比较器1052的输入端与所述第N级电容阵列1051的输入端电连接。
第N级逐次逼近模数转换器105模数转换过程为：第N-1个余差放大器即图中第i个余差放大器104放大后的余差电压输入至第N级电容阵列1051的电容阵列顶板固定，第N级比较器1052比较输入至第N级电容阵列1051的参考电压信号Vref和第N-1个余差放大器即图中第i个余差放大器104放大的电压信号的大小，若第N-1个余差放大器即图中第i个余差放大器104放大的电压信号大于参考电压信号Vref，则第N级比较器输出逻辑高电平“1”，并输入至第N级电容阵列1051的电容阵列顶板固定，否则，第N级比较器输出逻辑低电平“0”，并输入至第N级电容阵列1051的电容阵列顶板固定。随后，改变参考电压信号Vref至Vref/2，进行下一次比较，这个比较过程持续到最低位。上述转换结束后，输出第N级模数转换结果DoutN，并将其固定在第N级电容阵列1051的电容阵列顶板上。其中，第N级逐次逼近模数转换器的输入电压信号VinN是第N-1级逐次逼近模数转换器的输入电压信号的1/2，即第N级逐次逼近模数转换器的输入电压信号VinN为VinN-1/2。
多级模数转换完成后，第一级模数转换结果Dout1至第N级模数转换结果DoutN的结果相加，输出相加结果Dout。其中，任一级模数转换结果的位数由设定的结果位数Dout，即精度和速度的要求近似均等分配。
可选地，如图2所示，N级逐次逼近模数转换器的任一级电容阵列的电容大小按照2的指数次幂排列。以第i级逐次逼近模数转换器为例，设置基准电容大小为Cui，则任一级电容阵列大小分别为：8Cui、4Cui、2Cui、Cui、Cdumi。其中，Cdumi是权重电容。
在本实施例中采用的多级流水线逐次逼近模数转换器，在流水线模数转换器每一级采用了逐次逼近式模数转换器，在高速高分辨率场景下，降低了模数转换器的功耗，并减少了后端余差放大器的数量。每一级逐次逼近式模数转换器后端连接的余差放大器都采用开环结构，提高了放大速度，降低模数转换器的功耗。
继续参见图1，第i级逐次逼近模数转换器103还包括：第i级复位电路1033。第i级复位电路1033的一端与第i级比较器1032电连接，第i级复位电路1033的另一端与第i个余差放大器104以及第i+1级逐次逼近模数转换器的第i+1级电容阵列电连接，用以经由第i级比较器1032接收驱动信号ΦCi，并向第i个余差放大器104以及第i+1级电容阵列输入驱动信号ΦRAi，驱动信号ΦRAi-1由所述第i级电容阵列1031从第i-1级逐次逼近模数转换器的复位电路接收并传递给所述第i级比较器1032。如图1所示，第一级逐次逼近模数转换器101还包括：第一级复位电路1013。第一级复位电路1013的一端与第一级比较器1012电连接，第一级复位电路1013的另一端与第一个余差放大器102以及第二级逐次逼近模数转换器的第二级电容阵列电连接。
其中，第一级逐次逼近模数转换器101中，第一级复位电路1013用于传递时钟信号，主要包括两个方面：一方面接收经由第一级电容阵列1011的时钟信号ΦC1，另一方面根据接收到的时钟信号ΦC1，发送驱动信号ΦRA1至第二级逐次逼近模数转换器的第二级电容阵列和第一个余差放大器102，驱动第二级逐次逼近模数转换器和第一个余差放大器102开始工作。
第i级逐次逼近模数转换器103中，第i级复位电路用于传递时钟信号，主要包括两个方面：一方面接收第i-1级复位电路产生的驱动信号ΦRAi-1即图1中的ΦRA1经由第i级电容阵列的时钟信号ΦCi，另一方面根据接收到的时钟信号ΦCi，发送驱动信号ΦRAi至第i+1级逐次逼近模数转换器的第i+1级电容阵列和第i个余差放大器104，驱动第i+1级逐次逼近模数转换器和第i个余差放大器104开始工作。
第N级逐次逼近模数转换器105中，第N-1级复位电路产生的驱动信号ΦRAN-1即图1中的ΦRAi经由第N级电容阵列的时钟信号ΦCN，驱动第N级逐次逼近模数转换器开始工作。
在本实施例中，通过复位电路，实现了时钟信号的转变和传递，进而驱动整个流水线逐次逼近模数转换器的依次工作。
可选地，如图1所示，流水线逐次逼近模数转换器还包括：时钟产生电路108以及采样开关100。采样开关100的一端用于接入输入电信号Vin，采样开关100的另一端与第一级电容阵列1011的输入端电连接。时钟产生电路108分别与采样开关100以及第一级电容阵列1011电连接。
时钟产生电路108用于产生时钟信号，在不同时段驱动流水线逐次逼近模数转换器的不同部件工作，实现了电路的异步逻辑。
采样开关100用于对输入电信号Vin进行采样，当时钟产生电路108产生的时钟信号ΦS值为“1”时，采样开关100闭合，将输入电信号Vin输入至第一级电容阵列1011的电容阵列顶板固定。
继续参见图1，流水线逐次逼近模数转换器还包括：偏置电路106。偏置电路106分别与各余差放大器连接，用于输出偏置电压至所述第七三极管和所述第八三极管，维持所述第七三极管和所述第八三极管的稳定性。
如图1所示，流水线逐次逼近模数转换器还包括：失调和增益校准电路107。该电路分别与各级逐次逼近模数转换器中的各比较器以及各余差放大器连接，用于输出校准信号至各级比较器和各级余差放大器中，进行失调和增益校准。
失调和增益校准电路107的作用包括两方面：一方面，用于对第一级模数转换结果Dout1至第N级模数转换结果DoutN的输出结果合并，输出数字转换结果Dout。其中，数字转换结果Dout位数越多，结果越精确。另一方面，失调和增益校准电路107用于根据第一级模数转换结果Dout1至第N级模数转换结果DoutN的输出结果，发送校准信号至各级逐次逼近模数转换器，对各级逐次逼近模数转换器的失调电压进行调整。
如下，对前述的具有开环结构的余差放大器进行说明。
可选地，如图3所示，具有开环结构的余差放大器20包括：第一三极管M1、第二三极管M2、第三三极管M3以及第四三极管M4。其中，第一三极管M1的第一端用于接入上一级电容阵列上极板的固定电压信号Vip，第一三极管M1的第二端用于输出正极的余差电流，第一三极管M1的第三端与第二三极管的第三端连接。第二三极管M2的第一端用于接入输入的电压信号Vin，第二三极管M2的第二端接入调节电流源偏置后的直流电流源。三三极管M3的第一端用于接入上一级电容阵列上极板的固定电压信号Vip，第三三极管M3的第二端用于接入调节电流源偏置后的直流电流源，第三三极管M3的第三端与第四三极管的第三端连接。第四三极管M4的第一端用于接入输入的电压信号Vin，第四三极管M4的第二端用于输出负极的余差电流。
可选地，具有开环结构的余差放大器20还包括：第五三极管M5和第六三极管M6。第五三极管M5的第一端与第二三极管M2的第二端连接，第五三极管M5的第二端与第二三极管M2的第三端连接，第五三极管M5的第三端与第六三极管M6的第三端连接。第六三极管M6的第一端与第三三极管M3的第二端连接，第六三极管M6的第二端与第三三极管M3的第三端连接，第六三极管M6的第三端与第五三极管M5的第三端连接。
在本实施例中，由于余差放大器20的电路采用了差分设计，因此余差放大器20的三极管以左右对称方式排布，余差放大器的正极电路201包括第一三极管M1、第二三极管M2、第五三极管M5、第七三极管M7、第一电阻RO1、第三开关Sr3和第一电容CS1。余差放大器的负极电路202包括第三三极管M3、第四三极管M4、第六三极管M6、第八三极管M8、第二电阻RO2、第四开关Sr4和第二电容CS2。另外，在余差放大器20中，定义信号输入端为三极管的第一端，图例中上向上的一端为第二端，图例上向下的一端为第三端。
上述第一三极管M1、第二三极管M2、第三三极管M3、第四三极管M4、第五三极管M5以及第六三极管M6共同组成了一个带电流负反馈的跨导，将输入的输入电压Vin和上一级电容阵列上极板的固定电压信号Vip之差，即余差电压，转换为余差电流。其中，跨导部分设计采用了电流负反馈结构，即第五三极管M5和第六三极管M6，用于在第二三极管M2和第三三极管M3的源端实现一个很小的输出等效阻抗。
在本实施例中，采用带电流负反馈的跨导的结构，使得余差放大器的余差电压-余差电流转换过程的线性度大大提高。另外，在第二三极管和第三三极管构成的电流负反馈结构，也使得本实施例中的余差放大器能够在不同的输入信号下保持稳定。
可选地，上述余差放大器20还包括：反相器、第一开关Sr1以及第二开关Sr2。反相器的一端分别与第二开关Sr2电连接以及接收驱动信号，反相器的另一端与第一开关Sr1电连接。
本实施例中的余差放大器20采用动态工作过程，余差放大器20工作时，第二开关Sr2闭合，驱动信号ΦRA通过第二开关Sr2输入至余差放大器20中，驱动余差放大器20进行余差电压信号放大。放大结束后，第二开关Sr2打开，第一开关Sr1闭合，余差放大器20接收经反相器相位反转后的驱动信号ΦRA，余差放大器20停止工作。
在本实施例中，利用第一开关Sr1以及第二开关Sr2和反相器，余差放大器实现了动态工作方式，这种动态工作方式能够有效的减小余差放大器的功耗，进而降低了流水线逐次逼近模数转换器的总功耗。
可选地，上述余差放大器还包括：第七三极管M7以及第八三极管M8。第七三极管M7的第一端与第八三极管M8的第一端连接，第八三极管M8的第三端与第二三极管M2的第二端连接，第八三极管M8的第三端与第三三极管M3的第二端连接。
可以看到，第七三极管M7和第八三极管M8的第二端连接了直流电流源，为了使第七三极管M7和第八三极管M8放大电压的工作状态更稳定，在第七三极管M7和第八三极管M8第一端连接了偏置电压。在调节了直流电流源的电压偏置后，第七三极管M7和第八三极管M8将调节电流源偏置后的直流电流源传输至第二三极管M2和第三三极管M3，为余差放大器供电。
在本实施例中，余差放大器20的第七三极管M7和第八三极管M8，利用施加的偏置电压调节直流电流源，使余差放大器稳定的工作在放大状态。
可选地，上述余差放大器还包括：第一电容CS1、第三开关Sr3、第一电阻RO1、第二电容CS2、第四开关Sr4以及第二电阻RO2。第一电容CS1的一端与第三开关Sr3的一端电连接，第三开关Sr3的另一端分别与第一电阻RO1以及第一三极管M1的第二端连接。第二电容CS2的一端与第四开关Sr4的一端电连接，第四开关Sr4的另一端分别与第二电阻RO2以及第四三极管M4的第二端连接。
其中，第三开关和第四开关控制驱动信号ΦS1和ΦS2，ΦS1和ΦS2等同于输入余差放大器20的驱动信号ΦRA。第一三极管M1和第四三极管M4输出余差电流后，输出电阻负载，即第一电阻RO1和第二电阻RO2将余差电流转换成正极余差电压VOP和负极余差电压VON，并存储至第一电容CS1和第二电容CS2中。第一电容CS1和第二电容CS2中的电压信号之差，即为余差放大信号。
在本实施例中，余差放大器采用差分电路设计，将正极余差电压VOP和负极余差电压VON两个输出的差值作为余差放大信号，避免了误差。另外，上述实施例中的余差放大器采用开环结构，将余差电流通过电阻负载直接转换成输出电压，舍弃了闭环结构的余差放大器的电容负反馈结构，提高了放大速度，降低模数转换器的了功耗。
图4为本申请提出的流水线逐次逼近模数转换器的输出频谱图。本申请的流水线式模数转换器，采用28nm标准CMOS工艺进行了电路设计，并进行了流片验证。整个电路工作在1V电源电压下，采样频率为1GS/s，输入信号幅度为1.2Vpp-diff，流水线逐次逼近模数转换器的功耗为7.6mW。当输入频率为495.19MHz时，测试得到如图4所示的流水线逐次逼近模数转换器输出频谱图(降频抽取225倍)。通过对图4的计算，本申请所提供的流水线逐次逼近模数转换器的信号噪声失真比(signal-to-noise and distortion ratio，SNDR)为60dB，品质因数达到了9.3fJ/conv.-step，实现了相同速度和信噪比指标下最高的能效和品质因数。
图5为本申请提出的流水线逐次逼近模数转换器的DNL/INL仿真结果。表示的是通过输入正弦信号，ADC转换百万次，统计ADC输出的码密度得到的结果。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种流水线逐次逼近模数转换器，其特征在于，包括：
N级逐次逼近模数转换器以及N-1个余差放大器，N为大于或等于3的整数，各所述余差放大器分别为开环结构的余差放大器；
第i级逐次逼近模数转换器包括：第i级电容阵列以及第i级比较器，i为2至N-1之间的任一整数；
所述第i级电容阵列的输入端与第i-1个余差放大器的输出端电连接，以接收经所述第i-1个余差放大器放大的电压信号，所述第i级电容阵列的输出端与第i个余差放大器的正输入端以及所述第i级比较器的正输入端电连接，以对所述放大的电压信号转换后输出至所述第i个余差放大器；所述第i级比较器的输出端与所述第i级电容阵列的输入端电连接；
第一级逐次逼近模数转换器包括：第一级电容阵列以及第一级比较器；
所述第一级电容阵列的输入端用于接入输入电压信号，所述第一级电容阵列的输出端与第一个余差放大器的正输入端以及所述第一级比较器的正输入端电连接，所述第一级比较器的输出端与所述第一级电容阵列的输入端电连接；
第N级逐次逼近模数转换器包括：第N级电容阵列以及第N级比较器；
所述第N级电容阵列的输入端与第N-1个余差放大器的输出端电连接，所述第N级电容阵列的输出端与所述第N级比较器的正输入端电连接，所述第N级比较器的输入端与所述第N级电容阵列的输入端电连接。
2.根据权利要求1所述的一种流水线逐次逼近模数转换器，其特征在于，所述余差放大器包括：第一三极管、第二三极管、第三三极管以及第四三极管；
所述第一三极管的第一端用于接入上一级电容阵列上极板的固定电压值，所述第一三极管的第二端用于输出正极的余差电流，所述第一三极管的第三端与所述第二三极管的第三端连接；
所述第二三极管的第一端用于接入输入的电压信号，所述第二三极管的第二端用于接入调节电流源偏置后的直流电流源；
所述第三三极管的第一端用于接入上一级电容阵列上极板的固定电压值，所述第三三极管的第二端用于接入调节电流源偏置后的直流电流源，所述第三三极管的第三端与所述第四三极管的第三端连接；
所述第四三极管的第一端用于接入输入的电压信号，所述第四三极管的第二端用于输出负极的余差电流。
3.根据权利要求2所述的一种流水线逐次逼近模数转换器，其特征在于，所述余差放大器还包括：第五三极管和第六三极管；
所述第五三极管的第一端与所述第二三极管的第二端连接，所述第五三极管的第二端与所述第二三极管的第三端连接，所述第五三极管的第三端与所述第六三极管的第三端连接；
所述第六三极管的第一端与所述第三三极管的第二端连接，所述第六三极管的第二端与所述第三三极管的第三端连接，所述第六三极管的第三端与所述第五三极管的第三端连接。
4.根据权利要求3所述的一种流水线逐次逼近模数转换器，其特征在于，所述余差放大器还包括：反相器、第一开关以及第二开关；
所述反相器的一端分别与所述第二开关电连接以及接收驱动信号，所述反相器的另一端与所述第一开关电连接。
5.根据权利要求4所述的一种流水线逐次逼近模数转换器，其特征在于，所述余差放大器还包括：第七三极管以及第八三极管；
所述第七三极管的第一端与所述第八三极管的第一端连接；
所述第八三极管的第三端与所述第二三极管的第二端连接；
所述第八三极管的第三端与所述第三三极管的第二端连接。
6.根据权利要求5所述的一种流水线逐次逼近模数转换器，其特征在于，所述余差放大器还包括：第一电容、第三开关、第一电阻、第二电容、第四开关以及第二电阻；
所述第一电容的一端与所述第三开关的一端电连接，所述第三开关的另一端分别与所述第一电阻以及所述第一三极管的第二端连接；
所述第二电容的一端与所述第四开关的一端电连接，所述第四开关的另一端分别与所述第一电阻以及所述第一三极管的第二端连接。
7.根据权利要求1-6任一项所述的一种流水线逐次逼近模数转换器，其特征在于，所述第i级逐次逼近模数转换器还包括：第i级复位电路；
所述第i级复位电路的一端与所述第i级比较器电连接，所述第i级复位电路的另一端与所述第i个余差放大器以及第i+1级逐次逼近模数转换器的第i+1级电容阵列电连接，用以经由所述第i级比较器接收驱动信号，并向所述第i个余差放大器以及第i+1级电容阵列输入驱动信号，所述驱动信号由所述第i级电容阵列从第i-1级逐次逼近模数转换器的复位电路接收并传递给所述第i级比较器；
所述第一级逐次逼近模数转换器还包括：第一级复位电路；
所述第一级复位电路的一端与所述第一级比较器电连接，所述第一级复位电路的另一端与第一个余差放大器以及第二级逐次逼近模数转换器的第二级电容阵列电连接。
8.根据权利要求1-6任一项所述的一种流水线逐次逼近模数转换器，其特征在于，所述流水线逐次逼近模数转换器还包括：时钟产生电路以及采样开关；
所述采样开关的一端用于接入所述输入电压信号，所述采样开关的另一端与所述第一级电容阵列的输入端电连接；
所述时钟产生电路分别与所述采样开关以及所述第一级电容阵列电连接。
9.根据权利要求1-6任一项所述的一种流水线逐次逼近模数转换器，其特征在于，所述流水线逐次逼近模数转换器还包括：偏置电路；
所述偏置电路分别与各所述余差放大器连接，用于输出偏置电压。
10.根据权利要求1-6任一项所述的一种流水线逐次逼近模数转换器，其特征在于，所述流水线逐次逼近模数转换器还包括：失调和增益校准电路；
所述失调和增益校准电路分别与各级所述逐次逼近模数转换器中的各所述比较器以及各所述余差放大器连接，用于输出校准信号至各级所述比较器和各级所述余差放大器中，进行失调和增益校准。
CN202111066435.2A 2021-09-13 2021-09-13 流水线逐次逼近模数转换器 Active CN113746481B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111066435.2A CN113746481B (zh) 2021-09-13 2021-09-13 流水线逐次逼近模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111066435.2A CN113746481B (zh) 2021-09-13 2021-09-13 流水线逐次逼近模数转换器

Publications (2)

Publication Number Publication Date
CN113746481A true CN113746481A (zh) 2021-12-03
CN113746481B CN113746481B (zh) 2024-04-02

Family

ID=78738188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111066435.2A Active CN113746481B (zh) 2021-09-13 2021-09-13 流水线逐次逼近模数转换器

Country Status (1)

Country Link
CN (1) CN113746481B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130120170A1 (en) * 2011-11-14 2013-05-16 Texas Instruments Incorporated Pipelined adc with a vco-based stage
CN104485957A (zh) * 2014-10-31 2015-04-01 清华大学 流水线模数转换器
CN105024697A (zh) * 2015-08-28 2015-11-04 西安电子科技大学 带后台校准的12位高速流水线模数转换器
US9483028B1 (en) * 2016-02-19 2016-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid analog-to-digital converter
US20180309408A1 (en) * 2016-11-03 2018-10-25 Board Of Regents, The University Of Texas System Variable gain amplifier utilizing positive feedback and time-domain calibration
CN113225085A (zh) * 2021-03-22 2021-08-06 西安电子科技大学 一种高速一步多位逐次逼近-流水线混合型模数转换器
US20210250040A1 (en) * 2020-02-06 2021-08-12 Samsung Electronics Co., Ltd. Analog-to-digital converting apparatuses and operating methods
CN116170021A (zh) * 2021-11-24 2023-05-26 深圳市中兴微电子技术有限公司 流水线逐次逼近型模数转换器、集成电路和电子设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130120170A1 (en) * 2011-11-14 2013-05-16 Texas Instruments Incorporated Pipelined adc with a vco-based stage
CN104485957A (zh) * 2014-10-31 2015-04-01 清华大学 流水线模数转换器
CN105024697A (zh) * 2015-08-28 2015-11-04 西安电子科技大学 带后台校准的12位高速流水线模数转换器
US9483028B1 (en) * 2016-02-19 2016-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid analog-to-digital converter
US20180309408A1 (en) * 2016-11-03 2018-10-25 Board Of Regents, The University Of Texas System Variable gain amplifier utilizing positive feedback and time-domain calibration
US20210250040A1 (en) * 2020-02-06 2021-08-12 Samsung Electronics Co., Ltd. Analog-to-digital converting apparatuses and operating methods
CN113225085A (zh) * 2021-03-22 2021-08-06 西安电子科技大学 一种高速一步多位逐次逼近-流水线混合型模数转换器
CN116170021A (zh) * 2021-11-24 2023-05-26 深圳市中兴微电子技术有限公司 流水线逐次逼近型模数转换器、集成电路和电子设备

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
WENNING JIANG; YAN ZHU; CHI-HANG CHAN; BORIS MURMANN; RUI PAULO MARTINS: "A 7-bit 2 GS/s Time-Interleaved SAR ADC With Timing Skew Calibration Based on Current Integrating Sampler", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS *
WENNING JIANG; YAN ZHU; MINGLEI ZHANG DEPARTMENT OF ELECTRICAL AND COMPUTER ENGINEERING, STATE KEY LABORATORY OF ANALOG AND MIXED : "A Temperature-Stabilized Single-Channel 1-GS/s 60-dB SNDR SAR-Assisted Pipelined ADC With Dynamic Gm-R-Based Amplifier", IEEE JOURNAL OF SOLID-STATE CIRCUITS *
WENNING JIANG; YAN ZHU; MINGLEI ZHANG; CHI-HANG CHAN; RUI P. MARTINS: "3.2 A 7.6mW 1GS/s 60dB SNDR Single-Channel SAR-Assisted Pipelined ADC with Temperature-Compensated Dynamic Gm-R-Based Amplifier", 2019 IEEE INTERNATIONAL SOLID- STATE CIRCUITS CONFERENCE - (ISSCC), pages 59 - 60 *

Also Published As

Publication number Publication date
CN113746481B (zh) 2024-04-02

Similar Documents

Publication Publication Date Title
US7898449B2 (en) Differential operational amplifier circuit correcting settling error for use in pipelined A/D converter
US6535157B1 (en) Low power cyclic A/D converter
US8643529B2 (en) SAR assisted pipelined ADC and method for operating the same
US8174423B2 (en) Pipelined analog-to-digital converter and sub-converter stage
US11700009B2 (en) Analog to digital converter with current mode stage
CN111446964B (zh) 一种新型十四比特流水线-逐次逼近型模数转换器
Anthony et al. A process-scalable low-power charge-domain 13-bit pipeline ADC
CN110401447B (zh) 一种无运放mdac型时间域adc结构
US20230198535A1 (en) Calibration method of capacitor array type successive approximation register analog-to-digital converter
Kwon et al. A 348-μW 68.8-dB SNDR 20-MS/s pipelined SAR ADC with a closed-loop two-stage dynamic amplifier
CN109462402B (zh) 混合型流水线adc结构
US8400343B1 (en) Pipeline analog to digital converter with split-path level shifting technique
WO2020238227A1 (zh) 测量传输曲线跳变高度的多位分辨率子流水线结构
Rezapour et al. A new approach for 10-bit pipeline analog-to-digital converter design based on 0.18 µm CMOS technology
Kim et al. A 10-bit 300MSample/s pipelined ADC using time-interleaved SAR ADC for front-end stages
Malathi et al. A 4 bit medium speed flash ADC using inverter based comparator in 0.18 μm CMOS
CN113746481B (zh) 流水线逐次逼近模数转换器
Atchaya et al. Design of High Speed Time–Interleaved SAR Analog to Digital Converter
US6326914B1 (en) Current mode asynchronous decision A/D converter
WO2021137686A1 (en) Interfacing circuit and analog to digital converter for battery monitoring applications and a method thereof
US10911058B2 (en) Switched capacitor comparator
Liu et al. A fully differential SAR/single-slope ADC for CMOS imager sensor
Ng et al. A low-voltage CMOS 5-bit 600 MHz 30 mW SAR ADC for UWB wireless receivers
Inoue et al. Non-binary cyclic and binary SAR hybrid ADC
Hati et al. A 55-mW 300MS/s 8-bit CMOS parallel pipeline ADC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant