CN113746454A - 一种对电源电压和温度变化不敏感的环形振荡电路 - Google Patents
一种对电源电压和温度变化不敏感的环形振荡电路 Download PDFInfo
- Publication number
- CN113746454A CN113746454A CN202111006440.4A CN202111006440A CN113746454A CN 113746454 A CN113746454 A CN 113746454A CN 202111006440 A CN202111006440 A CN 202111006440A CN 113746454 A CN113746454 A CN 113746454A
- Authority
- CN
- China
- Prior art keywords
- transistor
- source electrode
- gate
- ring oscillator
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
- H03K3/0322—Ring oscillators with differential cells
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种对电源电压和温度变化不敏感的环形振荡电路,包括:CTAT基准电流源,用于根据控制信号生成第一偏置电流和具有负温度系数的第二偏置电流;环形振荡器,连接CTAT基准电流源,用于根据第二偏置电流补偿环形振荡器由于温度变化引起的正温度系数输出振荡电压;钳位保护电路,连接CTAT基准电流源,用于根据第一偏置电流生成用于保护CTAT基准电流源、时钟整形电路的钳位电压;时钟整形电路,连接环形振荡器和钳位保护电路,用于在钳位电压的保护下,对振荡电压进行整形输出时钟信号;CTAT基准电流源,还连接钳位保护电路,还用于在钳位电压的保护下,根据控制信号自适应更新第一偏置电流和第二偏置电流。本发明提高了集成电路***的性能。
Description
技术领域
本发明属于模拟集成电路设计技术领域,具体涉及一种对电源电压和温度变化不敏感的环形振荡电路。
背景技术
如今,可植入芯片与物联网传感器芯片一般通过环境能量收集器利用环境中的热能和机械能等能量来产生集成电路***所需的电能,以克服需要常年更换电池的弊端。但是,能量收集器的使用也给集成电路***内的振荡器等核心电路的设计带来了困难。
由于环境能量的有限性,能量收集器只能给集成电路***提供微瓦量级的功耗预算,因此要求振荡器电路的功耗极低。同时,环境能量也是不稳定的,因此能量收集器所提供的电源电压具有很大范围的跨度,这要求振荡器电路对电源电压不敏感。为了满足精准定时或者同步,振荡器的振荡频率也需要对温度变化不敏感。可植入芯片与物联网传感器芯片的集成度越来越高,这要求振荡器电路的面积也要足够小。环形振荡器相对于LC振荡器具有面积小、功耗低、与数字电路兼容等优势,可用于给集成电路***提供一个稳定、精确的时钟信号,起到定时、唤醒或者同步***的作用。
但是,传统的环形振荡电路对电源电压与温度变化很敏感,导致其输出时钟信号的频率不稳定,进而影响集成电路***的性能。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种对电源电压和温度变化不敏感的环形振荡电路。本发明要解决的技术问题通过以下技术方案实现:
本发明实施例提供了一种对电源电压和温度变化不敏感的环形振荡电路,包括CTAT基准电流源、环形振荡器、钳位保护电路和时钟整形电路,其中,
所述CTAT基准电流源,用于根据控制信号生成第一偏置电流和具有负温度系数的第二偏置电流;
所述环形振荡器,连接所述CTAT基准电流源,用于根据所述第二偏置电流补偿所述环形振荡器由于温度变化引起的正温度系数输出振荡电压;
所述钳位保护电路,连接所述CTAT基准电流源,用于根据所述第一偏置电流生成用于保护所述CTAT基准电流源、所述时钟整形电路的钳位电压;
所述时钟整形电路,连接所述环形振荡器和所述钳位保护电路,用于在所述钳位电压的保护下,对所述振荡电压进行整形输出时钟信号;
所述CTAT基准电流源,还连接所述钳位保护电路,还用于在所述钳位电压的保护下,根据所述控制信号自适应更新第一偏置电流和第二偏置电流。
在本发明的一个实施例中,所述CTAT基准电流源包括晶体管Mp1~晶体管Mp9、晶体管Mn1~晶体管Mn7、电阻R1和电阻R2,其中,
所述晶体管Mp1的源极、所述晶体管Mp2的源极、所述晶体管Mp3的源极、所述晶体管Mp5的源极、所述晶体管Mp6的源极与漏极、所述晶体管Mp8的源极与栅极、所述电阻R2的一端均连接电源电压VDD,所述晶体管Mp1的栅极与所述晶体管Mp2的栅极、所述晶体管Mp3的栅极、所述晶体管Mp5的栅极、所述晶体管Mp2的漏极、所述晶体管Mn2的漏极连接,所述晶体管Mp1的漏极与所述晶体管Mp7的漏极、所述晶体管Mp9的漏极、所述晶体管Mn1的漏极、所述晶体管Mn1~所述晶体管Mn6的栅极连接,所述晶体管Mp3的漏极与所述钳位保护电路的输入端连接,所述晶体管Mp4的源极与所述晶体管Mp4的衬底、所述晶体管Mn1的源极连接,所述晶体管Mp4的栅极与漏极、所述晶体管Mn7的源极、所述电阻R1的一端均连接地电位GND,所述晶体管Mp5的漏极与所述晶体管Mp6的栅极、所述晶体管Mp7的栅极、所述晶体管Mn7的漏极连接,所述晶体管Mp7的源极与所述电阻R2的另一端连接,所述晶体管Mp8的漏极与所述晶体管Mp9的源极连接,所述晶体管Mp9的栅极与所述钳位保护电路的输出端连接,所述晶体管Mn2的源极与所述晶体管Mn3的源极、所述晶体管Mn4的源极、所述晶体管Mn5的源极、所述晶体管Mn6的源极、所述电阻R1的另一端连接,所述晶体管Mn3的漏极、所述晶体管Mn4的漏极、所述晶体管Mn5的漏极、所述晶体管Mn6的漏极分别与所述环形振荡器的第一输入端、第二输入端、第三输入端、第四输入端连接,所述晶体管Mn7的栅极与控制信号输入端连接。
在本发明的一个实施例中,所述CTAT基准电流源中所述晶体管Mn1~所述晶体管Mn6处于亚阈值区,以及所述晶体管Mp4也处于亚阈值区。
在本发明的一个实施例中,所述环形振荡器包括第一差分延迟单元DLY1和第二差分延迟单元DLY2,其中,
所述第一差分延迟单元DLY1的正相输入端与所述第二差分延迟单元DLY2的反相输出端、所述环形振荡器的第四输入端、所述时钟整形电路的第一输入端连接,所述第一差分延迟单元DLY1的反相输入端与所述第二差分延迟单元DLY2的正相输出端、所述环形振荡器的第三输入端、所述时钟整形电路的第二输入端连接,所述第一差分延迟单元DLY1的正相输出端与所述环形振荡器的第一输入端、所述第二差分延迟单元DLY2的正相输入端连接,所述第一差分延迟单元DLY1的反相输出端与所述环形振荡器的第二输入端、所述第二差分延迟单元DLY2的反相输入端连接。
在本发明的一个实施例中,所述第一差分延迟单元DLY1包括晶体管Mp10~晶体管Mp17,其中,
所述晶体管Mp10的源极、所述晶体管Mp11的源极、所述晶体管Mp13的源极、所述晶体管Mp14的源极、所述晶体管Mp15的源极、所述晶体管Mp17的源极均连接电源电压VDD;所述晶体管Mp10的栅极与所述晶体管Mp14的漏极、所述晶体管Mp16的漏极、所述晶体管Mp17的漏极、所述晶体管Mp15的栅极、所述晶体管Mp16的栅极、所述第二差分延迟单元DLY2的正相输入端连接,所述晶体管Mp10的漏极与所述晶体管Mp12的漏极、所述晶体管Mp13的漏极、所述晶体管Mp11的栅极、所述晶体管Mp12的栅极、所述晶体管Mp14的栅极、所述第二差分延迟单元DLY2的反相输入端连接,所述晶体管Mp11的漏极与所述晶体管Mp12的源极连接,所述晶体管Mp13的栅极与所述第二差分延迟单元DLY2的反相输出端连接,所述晶体管Mp17的栅极与所述第二差分延迟单元DLY2的正相输出端连接,所述晶体管Mp15的漏极与所述晶体管Mp16的源极连接。
在本发明的一个实施例中,所述第二差分延迟单元DLY2包括晶体管Mp18~晶体管Mp27,其中,
所述晶体管Mp18的源极、所述晶体管Mp19的源极、所述晶体管Mp21的源极、所述晶体管Mp22的源极、所述晶体管Mp23的源极、所述晶体管Mp24的源极、所述晶体管Mp26的源极、所述晶体管Mp27的源极、所述晶体管Mp21的漏极、所述晶体管Mp26的漏极均连接电源电压VDD,所述晶体管Mp18的栅极与所述晶体管Mp24的栅极、所述晶体管Mp25的栅极、所述晶体管Mp23的漏极、所述晶体管Mp25的漏极、所述晶体管Mp27的漏极、所述第一差分延迟单元DLY1的反相输入端连接,所述晶体管Mp18的漏极与所述晶体管Mp19的栅极、所述晶体管Mp20的栅极、所述晶体管Mp23的栅极、所述晶体管Mp20的漏极、所述晶体管Mp22的漏极、所述第一差分延迟单元DLY1的正相输入端连接,所述晶体管Mp19的漏极与所述晶体管Mp20的源极连接,所述晶体管Mp21的栅极与所述晶体管Mp22的栅极、所述第一差分延迟单元DLY1的正相输出端连接,所述晶体管Mp24的漏极与所述晶体管Mp25的源极连接,所述晶体管Mp26的栅极与所述晶体管Mp27的栅极、所述第一差分延迟单元DLY1的反相输出端连接。
在本发明的一个实施例中,所述钳位保护电路包括晶体管Mn8、晶体管Mn9、晶体管Mp28、晶体管Mp29,其中,
所述晶体管Mp29的源极连接电源电压VDD,所述晶体管Mp29的栅极与所述晶体管Mp29的漏极、所述晶体管Mp28的源极连接,所述晶体管Mp28的栅极与所述晶体管Mp28的漏极、所述晶体管Mn9的漏极、所述钳位保护电路的输出端连接,所述晶体管Mn9的栅极与所述晶体管Mn8的栅极、所述晶体管Mn8的漏极、所述钳位保护电路的输入端连接,所述晶体管Mn9的源极、所述晶体管Mn8的源极均连接地电位GND。
在本发明的一个实施例中,所述时钟整形电路包括晶体管Mp30~晶体管Mp38、晶体管Mn10~晶体管Mn18、触发器SMT1、反相器INV1~反相器INV4和缓冲器BUF1,其中,
所述晶体管Mp32的源极、所述晶体管Mp34的源极、所述晶体管Mp36的源极、所述晶体管Mp37的源极、所述晶体管Mp38的源极均连接电源电压VDD,所述晶体管Mp37的栅极与所述第二差分延迟单元DLY2的反相输出端连接,所述晶体管Mp37的漏极与所述晶体管Mp30的源极连接,所述晶体管Mp38的栅极与所述第二差分延迟单元DLY2的正相输出端连接,所述晶体管Mp38的漏极与所述晶体管Mp31的源极连接,所述晶体管Mp30的栅极与所述晶体管Mp31的栅极、所述钳位保护电路的输出端连接,所述晶体管Mp30的漏极与所述晶体管Mp33的漏极、所述晶体管Mn17的漏极、所述晶体管Mn12的漏极、所述晶体管Mn18的栅极连接,所述晶体管Mp31的漏极与所述晶体管Mp35的漏极、所述晶体管Mn18的漏极、所述晶体管Mn14的漏极、所述晶体管Mn17的栅极、所述触发器SMT1的输入端连接,所述晶体管Mp32的栅极与所述晶体管Mp34的栅极、所述晶体管Mp36的栅极、所述晶体管Mp36的漏极、所述晶体管Mn16的漏极连接,所述晶体管Mp32的漏极与所述晶体管Mp33的源极连接,所述晶体管Mp33的栅极与所述晶体管Mn12的栅极、所述反相器INV3的输出端连接,所述晶体管Mp34的漏极与所述晶体管Mp35的源极连接,所述晶体管Mp35的栅极与所述晶体管Mn14的栅极、所述反相器INV4的输出端连接,所述晶体管Mn17的源极与所述晶体管Mn10的漏极连接,所述晶体管Mn18的源极与所述晶体管Mn11的漏极连接,所述晶体管Mn12的源极与所述晶体管Mn13的漏极连接,所述晶体管Mn14的源极与所述晶体管Mn15的漏极连接,所述晶体管Mn10的源极与所述晶体管Mn11的源极、所述晶体管Mn13的源极、所述晶体管Mn15的源极、所述晶体管Mn16的源极均连接地电位GND,所述晶体管Mn10的栅极与所述晶体管Mn11的栅极、所述晶体管Mn13的栅极、所述晶体管Mn15的栅极、所述晶体管Mn16的栅极均连接偏置电压Vbn,所述触发器SMT1的输出端与所述反相器INV1的输入端连接,所述反相器INV1的输出端与所述反相器INV2、所述反相器INV3的输入端连接,所述反相器INV2的输出端与所述反相器INV4、所述缓冲器BUF1的输入端连接,所述缓冲器BUF1的输出端为所述环形振荡电路的最终输出端。
在本发明的一个实施例中,所述触发器为施密特触发器。
本发明的有益效果:
本发明提出的对电源电压和温度变化不敏感的环形振荡电路,CTAT基准电流源与环形振荡器的自身电路架构均对电源电压不敏感,通过钳位保护电路使得CTAT基准电流源和时钟整形电路均耐高压,提高了电路的可靠性,并通过CTAT基准电流源的偏置电流的负温度系数与环形振荡器的正温度系数相抵消,使得环形振荡器对温度变化不敏感。可见,本发明环形振荡电路对电源电压和温度变化均不敏感,输出的时钟信号频率稳定,进而提高了集成电路***的性能。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种对电源电压和温度变化不敏感的环形振荡电路的结构示意图;
图2是本发明实施例提供的环形振荡电路中CTAT基准电流源的具体电路实现示意图;
图3是本发明实施例提供的环形振荡电路中环形振荡器的结构示意图;
图4是本发明实施例提供的环形振荡器中第一差分延迟单元的具体电路实现示意图;
图5是本发明实施例提供的环形振荡器中第二差分延迟单元的具体电路实现示意图;
图6是本发明实施例提供的环形振荡器输出的振荡电压波形的示意图;
图7是本发明实施例提供的环形振荡电路中钳位保护电路的具体电路实现示意图;
图8是本发明实施例提供的环形振荡电路中时钟整形电路的具体电路实现示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
为了使环形振荡电路输出稳定的时钟信号,请参见图1,本发明实施例提出了一种对电源电压和温度变化不敏感的环形振荡电路,包括CTAT基准电流源、环形振荡器、钳位保护电路和时钟整形电路,其中,
CTAT基准电流源,用于根据控制信号生成第一偏置电流和具有负温度系数的第二偏置电流;
环形振荡器,连接CTAT基准电流源,用于根据第二偏置电流补偿环形振荡器由于温度变化引起的正温度系数输出振荡电压;
钳位保护电路,连接CTAT基准电流源,用于根据第一偏置电流生成用于保护CTAT基准电流源、时钟整形电路的钳位电压;
时钟整形电路,连接环形振荡器和钳位保护电路,用于在钳位电压的保护下,对振荡电压进行整形输出时钟信号;
CTAT基准电流源,还连接钳位保护电路,还用于在钳位电压的保护下,根据控制信号自适应更新第一偏置电流和第二偏置电流。
接下来对环形振荡电路的每一部分进行详细的介绍。
请参见图2,本发明实施例环形振荡电路中CTAT基准电流源包括晶体管Mp1~晶体管Mp9、晶体管Mn1~晶体管Mn7、电阻R1和电阻R2,其中,晶体管Mp1的源极、晶体管Mp2的源极、晶体管Mp3的源极、晶体管Mp5的源极、晶体管Mp6的源极与漏极、晶体管Mp8的源极与栅极、电阻R2的一端均连接电源电压VDD,晶体管Mp1的栅极与晶体管Mp2的栅极、晶体管Mp3的栅极、晶体管Mp5的栅极、晶体管Mp2的漏极、晶体管Mn2的漏极连接,晶体管Mp1的漏极与晶体管Mp7的漏极、晶体管Mp9的漏极、晶体管Mn1的漏极、晶体管Mn1~晶体管Mn6的栅极连接,晶体管Mp3的漏极与钳位保护电路的输入端连接,晶体管Mp4的源极与晶体管Mp4的衬底、晶体管Mn1的源极连接,晶体管Mp4的栅极与漏极、晶体管Mn7的源极、电阻R1的一端均连接地电位GND,晶体管Mp5的漏极与晶体管Mp6的栅极、晶体管Mp7的栅极、晶体管Mn7的漏极连接,晶体管Mp7的源极与电阻R2的另一端连接,晶体管Mp8的漏极与晶体管Mp9的源极连接,晶体管Mp9的栅极与钳位保护电路的输出端连接,晶体管Mn2的源极与晶体管Mn3的源极、晶体管Mn4的源极、晶体管Mn5的源极、晶体管Mn6的源极、电阻R1的另一端连接,晶体管Mn3的漏极、晶体管Mn4的漏极、晶体管Mn5的漏极、晶体管Mn6的漏极分别与环形振荡器的第一输入端、第二输入端、第三输入端、第四输入端连接,晶体管Mn7的栅极与控制信号输入端连接。
具体而言,为了使环形振荡器的整体功耗极低,本发明实施例要求CTAT基准电流源中的晶体管Mn1~晶体管Mn6处于亚阈值区,以及晶体管Mp4也处于亚阈值区,从而可以提供纳安量级的偏置电流。对于处于亚阈值区MOS管的源漏极电流表达式为:
其中,I为亚阈值区MOS管的源漏极电流,本发明实施例图2中的电流Iref、电流Iref_mir、电流IP1、电流IP2、电流IN1、电流IN2均为亚阈值区MOS管输出的电流,均可以通过公式(1)计算得到,公式(1)对PMOS型管和NMOS型管均适用;W/L为MOS管的宽长比;I0为单位饱和电流;VT=kT/q称为电压当量,k≈1.38×10-23J/K为玻尔兹曼常数,T为热力学温度,q≈1.6×10-19C为元电荷,常温下VT≈26mV;ξ是亚阈值斜率因子,ξ≈2,其值与工艺参数和管子尺寸有关;VGS为亚阈值区MOS管的栅极电压与源极电压的差值;VDS为亚阈值区MOS管的漏极电压与源极电压的差值。
由于本发明实施例设计亚阈值区MOS管可以为倒比管,即W/L小于1,则|VDS|远大于VT,因此,亚阈值区MOS管的源漏极电流表达式可化简为:
在CTAT基准电流源中,晶体管Mp1与晶体管Mp2、晶体管Mp3、晶体管Mp5构成一组PMOS电流镜,晶体管Mn1与晶体管Mn2、晶体管Mn3、晶体管Mn4、晶体管Mn5、晶体管Mn6构成一组NMOS电流镜。其中,为了提高电流镜精度并减少噪声,本发明实施例选择晶体管长度和宽度对应相等的晶体管Mp1和晶体管Mp2,晶体管Mp3、晶体管Mp5与晶体管Mp1的长度和宽度对应成比例,晶体管Mn1与晶体管Mn2、晶体管Mn3、晶体管Mn4、晶体管Mn5、晶体管Mn6的长度和宽度对应相等,则电流镜像比例均为1,即Iref=Iref_mir=IP2=IN2=IN1=IP1。其中,尺寸均表示MOS管的宽长比。
由于Iref=Iref_mir,且晶体管Mn1与晶体管Mn2的长度和宽度对应相等,则有又因为晶体管Mn1的栅极与晶体管Mn2的栅极相连,即则要求VTC=VTC_MIR,即其中,晶体管Mp4处于亚阈值区,且其栅极与漏极相连,形成有源电阻,令其有源电阻的大小为通过I对|VDS|求偏导数,可得到有源电阻的表达式为:
其中,VTC满足下式:
为了表达VTC的温度特性,则通过VTC对T求偏导数可得:
由公式(6)可见,电流Iref只与温度和电阻R1有关,而与电源电压无关,且与温度成负相关,与电阻R1成反比。同时,结合公式(3)(4)(5)(6)可知,晶体管Mp4的尺寸会影响VTC的温度系数,进而影响电流Iref的温度系数。为了达到良好的工艺匹配性以及温度补偿效果,本实施例要求CTAT基准电流源中晶体管Mp4的长和宽均与环形振荡器中晶体管的长和宽一致。
本发明实施例设计的CTAT基准电流源可以输出负温度系数的第二偏置电流并且对电源电压不敏感,可以通过增大电阻R1的方式来减小偏置电流,通过增大晶体管Mp4的宽长比(W/L)来增大偏置电流的负温度系数的绝对值,而通过减小电阻R1的方式来增大偏置电流,通过减小晶体管Mp4的宽长比(W/L)来减小偏置电流的负温度系数的绝对值。
进一步地,本发明实施例CTAT基准电流源中PMOS型晶体管Mp5、晶体管Mp6、晶体管Mp7与NMOS型晶体管Mn7、电阻R2构成了启动电路,可以破坏CTAT基准电流源中的简并点。其中,晶体管Mn7为开关管,晶体管Mp6为MOS电容。当控制信号输入端EN输入一个脉冲信号时,启动电路开始工作:当该脉冲信号从低电平变成高电平时,晶体管Mn7导通,对晶体管Mp6放电,直至启动电压Vst降为地电位GND。此时,晶体管Mp7导通并输出启动电流Ist,成为电流Iref的一部分,打破CTAT基准电流源的简并点,并产生偏置电流,这里偏置电流包括在晶体管Mp3处产生的第一偏置电流Ibias,第一偏置电流Ibias用于产生钳位电压,以及在晶体管Mn3、晶体管Mn4、晶体管Mn5、晶体管Mn6处分别产生的第二偏置电流,其中,第二偏置电流包括在晶体管Mn6处产生的电流IP1、在晶体管Mn3处产生的电流IP2、在晶体管Mn5处产生的电流IN1、在晶体管Mn4处产生的电流IN2,电流IP1、电流IP2、电流IN1、电流IN2用于为环形振荡器提供工作电流;当该脉冲信号从高电平变成低电平时,晶体管Mn7关断,晶体管Mp5产生的偏置电流开始对晶体管Mp6充电,直至启动电压Vst升高至电源电压VDD,此时,启动电路工作完成,CTAT基准电流源电路趋于稳定。
随着温度的不断升高,MOS管的泄漏电流会急剧升高。因此,为了补偿高温下环形振荡器中晶体管(PMOS)的泄露电流,本发明实施例设计了由PMOS型晶体管Mp8、晶体管Mp9组成的泄露电流补偿电路。由于晶体管Mp8的栅极与源极相连,始终处于关断状态,从而输出泄露补偿电流Icom。为了达到良好的工艺匹配与泄漏电流补偿作用,本发明实施例要求CTAT基准电流源中晶体管Mp8的长和宽均与环形振荡器中晶体管的长和宽一致;晶体管Mp9的栅极输入钳位电压Vclamp,用于防止晶体管Mp8被击穿,从而使得CTAT基准电流源可以工作在较大的电压下,对电源电压不敏感。
除了CTAT基准电流源中晶体管Mn1~晶体管Mn6、晶体管Mp4处于亚阈值区设计外,为了进一步减小功耗,本发明实施例还采用了电流复用技术,具体地:分别流过晶体管Mn3、晶体管Mn4、晶体管Mn5、晶体管Mn6的偏置电流IP2、电流IN2、电流IN1、IP1电流与流过晶体管Mn2的电流Iref_mir一起流过电阻R1,以产生电压VTC_MIR,从而有效减小了Iref_mir的大小,降低了电路功耗。
可见,本发明实施例中CTAT基准电流源可以产生负温度系数的偏置电流,且对电源电压不敏感;同时,CTAT基准电流源还可以补偿高温下的泄漏电流并具有较低的功耗。
进一步地,请参见图3,本发明实施例环形振荡器包括第一差分延迟单元DLY1和第二差分延迟单元DLY2,其中,第一差分延迟单元DLY1的正相输入端与第二差分延迟单元DLY2的反相输出端、环形振荡器的第四输入端、时钟整形电路的第一输入端连接,第一差分延迟单元DLY1的反相输入端与第二差分延迟单元DLY2的正相输出端、环形振荡器的第三输入端、时钟整形电路的第二输入端连接,第一差分延迟单元DLY1的正相输出端与环形振荡器的第一输入端、第二差分延迟单元DLY2的正相输入端连接,第一差分延迟单元DLY1的反相输出端与环形振荡器的第二输入端、第二差分延迟单元DLY2的反相输入端连接。本发明实施例环形振荡器采用两级差分延迟单元结构,每级提供90°的相位偏移。为了确保环形振荡器能够稳定振荡,第一差分延迟单元DLY1的输出端与第二差分延迟单元的输入端DLY2同相连接,第二差分延迟单元DLY2的输出端与第一差分延迟单元DLY1的输入端反向连接,使得两级差分延迟单元共产生180°的相位偏移,即振荡电压VP1与振荡电压VP2存在相位偏移,振荡电压VN1与振荡电压VN2存在180°相位偏移。
接下来,分别对环形振荡器中第一差分延迟单元DLY1和第二差分延迟单元DLY2进行详细介绍。
请参见图4,本发明实施例第一差分延迟单元DLY1包括晶体管Mp10~晶体管Mp17,其中,晶体管Mp10的源极、晶体管Mp11的源极、晶体管Mp13的源极、晶体管Mp14的源极、晶体管Mp15的源极、晶体管Mp17的源极均连接电源电压VDD;晶体管Mp10的栅极与晶体管Mp14的漏极、晶体管Mp16的漏极、晶体管Mp17的漏极、晶体管Mp15的栅极、晶体管Mp16的栅极、第二差分延迟单元DLY2的正相输入端连接,晶体管Mp10的漏极与晶体管Mp12的漏极、晶体管Mp13的漏极、晶体管Mp11的栅极、晶体管Mp12的栅极、晶体管Mp14的栅极、第二差分延迟单元DLY2的反相输入端连接,晶体管Mp11的漏极与晶体管Mp12的源极连接,晶体管Mp13的栅极与第二差分延迟单元DLY2的反相输出端连接,晶体管Mp17的栅极与第二差分延迟单元DLY2的正相输出端连接,晶体管Mp15的漏极与晶体管Mp16的源极连接。
具体而言,PMOS型晶体管Mp13、晶体管Mp17为第一差分延迟单元DLY1的输入对管,其宽长比对环形振荡器的输出频率具有决定性作用,宽长比越大,寄生电容的充电电流越大,则输出振荡频率越快;PMOS型晶体管Mp11、晶体管Mp12与晶体管Mp15、晶体管Mp16为有源负载对,其主要通过调节寄生电容的放电电流的大小来调节输出振荡频率,具体地:有源负载对的宽长比越大,有源电阻越小,流过有源负载的电流越大,寄生电容的放电电流越小,则输出振荡频率就越低;有源负载对的宽长比越小,有源电阻越大,流过有源负载的电流越小,寄生电容的放电电流越大,则输出振荡频率就越高;PMOS型晶体管Mp10、晶体管Mp14为交叉耦合管,面积越大,则其栅电容等寄生电容越大,进而输出振荡频率越低,晶体管Mp10、晶体管Mp14为第一差分延迟单元DLY1引入正反馈,使得两级差分延迟单元能够正常起振并减小输出波形的跃变时间。
请参见图5,本发明实施例第二差分延迟单元DLY2包括晶体管Mp18~晶体管Mp27,其中,晶体管Mp18的源极、晶体管Mp19的源极、晶体管Mp21的源极、晶体管Mp22的源极、晶体管Mp23的源极、晶体管Mp24的源极、晶体管Mp26的源极、晶体管Mp27的源极、晶体管Mp21的漏极、晶体管Mp26的漏极均连接电源电压VDD,晶体管Mp18的栅极与晶体管Mp24的栅极、晶体管Mp25的栅极、晶体管Mp23的漏极、晶体管Mp25的漏极、晶体管Mp27的漏极、第一差分延迟单元DLY1的反相输入端连接,晶体管Mp18的漏极与晶体管Mp19的栅极、晶体管Mp20的栅极、晶体管Mp23的栅极、晶体管Mp20的漏极、晶体管Mp22的漏极、第一差分延迟单元DLY1的正相输入端连接,晶体管Mp19的漏极与晶体管Mp20的源极连接,晶体管Mp21的栅极与晶体管Mp22的栅极、第一差分延迟单元DLY1的正相输出端连接,晶体管Mp24的漏极与晶体管Mp25的源极连接,晶体管Mp26的栅极与晶体管Mp27的栅极、第一差分延迟单元DLY1的反相输出端连接。
具体而言,本发明实施例第二差分延迟单元DLY2的结构以及工作原理与第一差分延迟单元DLY1几乎相同,Mp18~晶体管Mp20、晶体管Mp22~晶体管Mp25、晶体管Mp27也为PMOS型晶体管,唯一的区别是多了两个PMOS型晶体管Mp21、晶体管Mp26,晶体管Mp21、晶体管Mp26均为MOS电容,其晶体管的长和宽与时钟整形电路中输入对管的长和宽一致,用于等效输入对管的栅电容等寄生电容,使得两级差分延迟单元的负载电容尽可能一致。
为了保证良好的工艺匹配性,优选环形振荡器中所有PMOS型管的尺寸均一致,即第一差分延迟单元DLY1和第二差分延迟单元DLY2中所有PMOS型管的长和宽一致。
本发明实施例环形振荡器的输出振荡频率对电源电压VDD不敏感,具体分析如下:
请参见图6,以环形振荡器的振荡电压波形进行说明,本发明实施例由于PMOS型管仅工作在亚阈值区或者截止区,使得环形振荡器的偏置电流极低,振荡摆幅由PMOS型管的阈值电压Vthp决定,摆幅范围约为VDD-|Vthp|~VDD。记下降时间为TDN,上升时间为TUP。由于交叉耦合管的正反馈作用,振荡电压在半个振荡周期内始终保持在电源电压VDD,该段时间记为保持时间THD。如图6所示,假设环形振荡器电路在t1时刻以后进入稳定振荡状态,且振荡电压从电源电压VDD开始下降。
环形振荡器振荡电压的下降时间主要与振荡摆幅、有源电阻、偏置电流以及负载电容有关,且对环形振荡器的输出频率起决定性作用。振荡摆幅越大,则意味着寄生电容所需放电的电压越高,从而下降时间越长;振荡摆幅越小,则意味着寄生电容所需放电的电压越低,从而下降时间越短。有源电阻和偏置电流主要通过影响寄生电容的放电电流大小来影响下降时间。有源电阻越大,流过有源电阻的电流越小,偏置电流越大,则寄生电容放电的电流越大,下降时间越短;有源电阻越小,流过有源电阻的电流越大,偏置电流越小,则寄生电容放电的电流越小,下降时间越长。此外,随着振荡电压的不断降低,有源电阻两边的电压会不断变大,流过有源电阻的电流也会不断变大,使得寄生电容的放电电流不断减小,因此放电时振荡电压斜率的绝对值是不断减小的。负载电容主要通过影响寄生电容的放电电荷多少来影响下降时间。假设振荡摆幅与寄生电容的放电电流恒定,负载电容越大,则寄生电容所需放电的电荷越多,下降时间就越长,同理,负载电容越小,则寄生电容所需放电的电荷越少,下降时间就越短。
环形振荡器振荡电压的上升时间主要与输入对管、振荡摆幅、有源电阻、偏置电流以及负载电容有关。其中,由于流过输入对管的电流一般会远大于偏置电流,因此输入对管的宽长比对上升时间起决定性作用,且上升时间占振荡周期的比例很小。输入对管通过影响寄生电容充电电流的大小来影响上升时间。输入对管的宽长比越大,则寄生电容充电电流越大,上升时间就越短;输入对管的宽长比越小,则寄生电容充电电流越小,上升时间就越长。振荡摆幅、有源电阻、偏置电流以及负载电容对上升时间的影响机理与对下降时间的影响机理类似。振荡摆幅越大,有源电阻越大,偏置电流越大,负载电容越大,则上升时间就越长;振荡摆幅越小,有源电阻越小,偏置电流越小,负载电容越小,则上升时间就越短。
上升时间与下降时间可以简单表述为:
由公式(8)可以看出,环形振荡器的振荡频率主要由下降时间TDN决定。此外,公式(8)中所有变量均与电源电压VDD无关,说明该环形振荡器的输出振荡频率对电源电压VDD不敏感。
本发明实施例环形振荡器的输出振荡频率具有正温度系数,具体分析如下:
对于任意PMOS型管的阈值电压主要由半导体内的少子浓度、栅氧化层电荷及其厚度等因素决定。对于任意PMOS型管的阈值电压Vthp可表达为:
其中,Vms为栅与衬底间的接触电势差;Vfn为n型衬底的静电势;Qbo为单位面积的栅电荷量;Qss为表面态界面的参考电荷量,是一个常量;Cox为单位面积的栅氧化层电容;εsi为硅的介电常数;ni为硅的本征载流子浓度;ND为n型衬底的掺杂浓度;VG为栅电势;Npoly为栅掺杂浓度;k为玻尔兹曼常数;T为热力学温度;q为元电荷量。
为了表达Vthp的温度特性,则通过Vthp对T求偏导数可得:
对于任意有源电阻可表达为:
为了表达Ron的温度特性,则通过R on对T求偏导数可得:
根据上述分析,假设偏置电流不变,当温度升高时,振荡摆幅减小,振荡频率增加,有源电阻减小,振荡频率减小,负载电容几乎不影响振荡频率,而当温度降低时,振荡摆幅增大,振荡频率减小,有源电阻增大,振荡频率增加,负载电容几乎不影响振荡频率。这是一对矛盾的变化。事实上,即使有源电阻会随着温度增加而减小,但其有源电阻仍然过大,流过有源电阻的电流很小,使得有源电阻的影响不如振荡摆幅显著,即当温度升高时,环形振荡器的输出频率会升高,当温度降低时,环形振荡器的输出频率会降低,具有正温度系数。
由公式(12)可知,为了补偿环形振荡器输出频率的正温度系数,可以通过加一负温度系数的放电电流来实现,使得振荡频率对温度变化不敏感。而本发明实施例设计的CTAT基准电流源提供的第二偏置电流恰好具有负温度系数,通过调节晶体管Mp4的尺寸即可对环形振荡器的振荡频率实现良好的温度补偿效果。
进一步地,请参见图7,本发明实施例钳位保护电路包括晶体管Mn8、晶体管Mn9、晶体管Mp28、晶体管Mp29,其中,晶体管Mp29的源极连接电源电压VDD,晶体管Mp29的栅极与晶体管Mp29的漏极、晶体管Mp28的源极连接,晶体管Mp28的栅极与晶体管Mp28的漏极、晶体管Mn9的漏极、钳位保护电路的输出端连接,晶体管Mn9的栅极与晶体管Mn8的栅极、晶体管Mn8的漏极、钳位保护电路的输入端连接,晶体管Mn9的源极、晶体管Mn8的源极均连接地电位GND。
具体而言,本发明实施例通过NMOS型晶体管Mn8、晶体管Mn9,以及PMOS型晶体管Mp28、晶体管Mp29构成了钳位保护电路,根据CTAT基准电流源输出的第一偏置电流Ibias产生一个跟随电源电压变化的钳位电压Vclamp,用于防止CTAT基准电流源、时钟整形电路中核心管子的源漏两端电压因为过大而击穿,使得CTAT基准电流源、时钟整形电路可以工作在更大的电压下,不受电源电压VDD的影响。其中,晶体管Mp29的长和宽均与晶体管Mp8、晶体管Mp4,以及与环形振荡器中所有的PMOS型管的长和宽一致;晶体管Mp28的长和宽均与晶体管Mp9的长和宽一致。
进一步地,请参见图8,本发明实施例时钟整形电路包括晶体管Mp30~晶体管Mp38、晶体管Mn10~晶体管Mn18、触发器SMT1、反相器INV1~反相器INV4和缓冲器BUF1,其中,晶体管Mp32的源极、晶体管Mp34的源极、晶体管Mp36的源极、晶体管Mp37的源极、晶体管Mp38的源极均连接电源电压VDD,晶体管Mp37的栅极与第二差分延迟单元DLY2的反相输出端连接,晶体管Mp37的漏极与晶体管Mp30的源极连接,晶体管Mp38的栅极与第二差分延迟单元DLY2的正相输出端连接,晶体管Mp38的漏极与晶体管Mp31的源极连接,晶体管Mp30的栅极与晶体管Mp31的栅极、钳位保护电路的输出端连接,晶体管Mp30的漏极与晶体管Mp33的漏极、晶体管Mn17的漏极、晶体管Mn12的漏极、晶体管Mn18的栅极连接,晶体管Mp31的漏极与晶体管Mp35的漏极、晶体管Mn18的漏极、晶体管Mn14的漏极、晶体管Mn17的栅极、触发器SMT1的输入端连接,晶体管Mp32的栅极与晶体管Mp34的栅极、晶体管Mp36的栅极、晶体管Mp36的漏极、晶体管Mn16的漏极连接,晶体管Mp32的漏极与晶体管Mp33的源极连接,晶体管Mp33的栅极与晶体管Mn12的栅极、反相器INV3的输出端连接,晶体管Mp34的漏极与晶体管Mp35的源极连接,晶体管Mp35的栅极与晶体管Mn14的栅极、反相器INV4的输出端连接,晶体管Mn17的源极与晶体管Mn10的漏极连接,晶体管Mn18的源极与晶体管Mn11的漏极连接,晶体管Mn12的源极与晶体管Mn13的漏极连接,晶体管Mn14的源极与晶体管Mn15的漏极连接,晶体管Mn10的源极与晶体管Mn11的源极、晶体管Mn13的源极、晶体管Mn15的源极、晶体管Mn16的源极均连接地电位GND,晶体管Mn10的栅极与晶体管Mn11的栅极、晶体管Mn13的栅极、晶体管Mn15的栅极、晶体管Mn16的栅极均连接偏置电压Vbn,触发器SMT1的输出端与反相器INV1的输入端连接,反相器INV1的输出端与反相器INV2、反相器INV3的输入端连接,反相器INV2的输出端与反相器INV4、缓冲器BUF1的输入端连接,缓冲器BUF1的输出端为环形振荡电路的最终输出端。其中,本发明实施例偏置电压Vbn可以为钳位保护电路中晶体管Mn8的栅极处的电压,此时晶体管Mn16的栅极与晶体管Mn8的栅极、晶体管Mn9的栅极、钳位保护电路的输入端的连接。
优选地,触发器为施密特触发器。
具体而言,本发明实施例由PMOS型晶体管Mp37、晶体管Mp38、晶体管Mp30、晶体管Mp31、晶体管Mp32、晶体管Mp33、晶体管Mp34、晶体管Mp35、晶体管Mp36,以及NMOS型晶体管Mn8、晶体管Mn9、晶体管Mn10、晶体管Mn11、晶体管Mn12、晶体管Mn13、晶体管Mn14、晶体管Mn15、晶体管Mn16、晶体管Mn17构成了比较器电路,比较器电路可以对环形振荡器输出的振荡电压VP1和VN1的波形进行初步整形,将其近似整形成高电平为电源电压的方波时钟信号。晶体管Mp37、晶体管Mp38为比较器电路的输入对管,即时钟整形电路的输入对管,其栅极分别输入振荡电压VP1、VN1,且晶体管Mp37、晶体管Mp38的长和宽与环形振荡器中的PMOS晶体管的长和宽一致。晶体管Mp30、晶体管Mp31的栅极输入钳位电压Vclamp,用于保护晶体管Mp37、晶体管Mp38的源漏极不被击穿,晶体管Mp30、晶体管Mp31的长和宽与晶体管Mp28的长和宽一致。晶体管Mn17、晶体管Mn18为交叉耦合管,构成正反馈回路,提高了比较器电路的工作速度,其漏极分别输出正相比较电压VOUTP和反相比较电压VOUTN。NMOS型晶体管Mn10、晶体管Mn11、晶体管Mn13、晶体管Mn15、晶体管Mn16为偏置管,PMOS型晶体管Mp28、晶体管Mp29、晶体管Mp32、晶体管Mp34、晶体管Mp36为偏置管,为比较器电路提供偏置电流。PMOS型开关管晶体管Mp33和NMOS型开关管晶体管Mn12的栅极连接反相时钟整形信号CLKNB,PMOS型开关管晶体管Mp35、和NMOS型开关管晶体管Mn14的栅极连接正相时钟整形信号CLKPB,用于增加交叉耦合管栅极的充电(放电)电流,从而提高比较器的时钟整形速度与效果。优选触发器SMT1为施密特触发器,可以对正相比较电压VOUTP的波形进一步整形,并调节方波时钟信号的占空比。反相器INV1、反相器INV2、反相器INV3、反相器INV4用于产生正相时钟整形信号和反相时钟整形信号。缓冲器BUF1可以提高时钟整形信号的驱动能力。最终时钟整形电路输出时钟信号CLK。
综上所述,本发明实施例提出的对电源电压和温度变化不敏感的环形振荡电路,CTAT基准电流源与环形振荡器的自身电路架构均对电源电压不敏感,通过钳位保护电路使得CTAT基准电流源和时钟整形电路均耐高压,提高了电路的可靠性,并通过CTAT基准电流源的偏置电流的负温度系数与环形振荡器的正温度系数相抵消,使得环形振荡器对温度变化不敏感。可见,本发明实施例环形振荡电路对电源电压和温度变化均不敏感,输出的时钟信号频率稳定,进而提高了集成电路***的性能。
另外,本发明实施例环形振荡电路绝大多数晶体管工作在亚阈值区,振荡频率与电源电压无关,并通过电流复用技术,有效减小了电路功耗;环形振荡电路中避免使用金属电容器,减小了对工艺角变化的敏感度与电路面积。本发明实施例设计了一种小面积、低功耗且对电源电压和温度变化不敏感的环形振荡电路,对于可植入芯片与物联网传感器芯片的发展具有重要意义。
在本发明的描述中,需要理解的是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外,本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管在此结合各实施例对本申请进行了描述,然而,在实施所要求保护的本申请过程中,本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书,可理解并实现所述公开实施例的其他变化。在权利要求中,“包括”(comprising)一词不排除其他组成部分或步骤,“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施,但这并不表示这些措施不能组合起来产生良好的效果。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (9)
1.一种对电源电压和温度变化不敏感的环形振荡电路,其特征在于,包括CTAT基准电流源、环形振荡器、钳位保护电路和时钟整形电路,其中,
所述CTAT基准电流源,用于根据控制信号生成第一偏置电流和具有负温度系数的第二偏置电流;
所述环形振荡器,连接所述CTAT基准电流源,用于根据所述第二偏置电流补偿所述环形振荡器由于温度变化引起的正温度系数输出振荡电压;
所述钳位保护电路,连接所述CTAT基准电流源,用于根据所述第一偏置电流生成用于保护所述CTAT基准电流源、所述时钟整形电路的钳位电压;
所述时钟整形电路,连接所述环形振荡器和所述钳位保护电路,用于在所述钳位电压的保护下,对所述振荡电压进行整形输出时钟信号;
所述CTAT基准电流源,还连接所述钳位保护电路,还用于在所述钳位电压的保护下,根据所述控制信号自适应更新第一偏置电流和第二偏置电流。
2.根据权利要求1所述的对电源电压和温度变化不敏感的环形振荡电路,其特征在于,所述CTAT基准电流源包括晶体管Mp1~晶体管Mp9、晶体管Mn1~晶体管Mn7、电阻R1和电阻R2,其中,
所述晶体管Mp1的源极、所述晶体管Mp2的源极、所述晶体管Mp3的源极、所述晶体管Mp5的源极、所述晶体管Mp6的源极与漏极、所述晶体管Mp8的源极与栅极、所述电阻R2的一端均连接电源电压VDD,所述晶体管Mp1的栅极与所述晶体管Mp2的栅极、所述晶体管Mp3的栅极、所述晶体管Mp5的栅极、所述晶体管Mp2的漏极、所述晶体管Mn2的漏极连接,所述晶体管Mp1的漏极与所述晶体管Mp7的漏极、所述晶体管Mp9的漏极、所述晶体管Mn1的漏极、所述晶体管Mn1~所述晶体管Mn6的栅极连接,所述晶体管Mp3的漏极与所述钳位保护电路的输入端连接,所述晶体管Mp4的源极与所述晶体管Mp4的衬底、所述晶体管Mn1的源极连接,所述晶体管Mp4的栅极与漏极、所述晶体管Mn7的源极、所述电阻R1的一端均连接地电位GND,所述晶体管Mp5的漏极与所述晶体管Mp6的栅极、所述晶体管Mp7的栅极、所述晶体管Mn7的漏极连接,所述晶体管Mp7的源极与所述电阻R2的另一端连接,所述晶体管Mp8的漏极与所述晶体管Mp9的源极连接,所述晶体管Mp9的栅极与所述钳位保护电路的输出端连接,所述晶体管Mn2的源极与所述晶体管Mn3的源极、所述晶体管Mn4的源极、所述晶体管Mn5的源极、所述晶体管Mn6的源极、所述电阻R1的另一端连接,所述晶体管Mn3的漏极、所述晶体管Mn4的漏极、所述晶体管Mn5的漏极、所述晶体管Mn6的漏极分别与所述环形振荡器的第一输入端、第二输入端、第三输入端、第四输入端连接,所述晶体管Mn7的栅极与控制信号输入端连接。
3.根据权利要求2所述的对电源电压和温度变化不敏感的环形振荡电路,其特征在于,所述CTAT基准电流源中所述晶体管Mn1~所述晶体管Mn6处于亚阈值区,以及所述晶体管Mp4也处于亚阈值区。
4.根据权利要求2所述的对电源电压和温度变化不敏感的环形振荡电路,其特征在于,所述环形振荡器包括第一差分延迟单元DLY1和第二差分延迟单元DLY2,其中,
所述第一差分延迟单元DLY1的正相输入端与所述第二差分延迟单元DLY2的反相输出端、所述环形振荡器的第四输入端、所述时钟整形电路的第一输入端连接,所述第一差分延迟单元DLY1的反相输入端与所述第二差分延迟单元DLY2的正相输出端、所述环形振荡器的第三输入端、所述时钟整形电路的第二输入端连接,所述第一差分延迟单元DLY1的正相输出端与所述环形振荡器的第一输入端、所述第二差分延迟单元DLY2的正相输入端连接,所述第一差分延迟单元DLY1的反相输出端与所述环形振荡器的第二输入端、所述第二差分延迟单元DLY2的反相输入端连接。
5.根据权利要求4所述的对电源电压和温度变化不敏感的环形振荡电路,其特征在于,所述第一差分延迟单元DLY1包括晶体管Mp10~晶体管Mp17,其中,
所述晶体管Mp10的源极、所述晶体管Mp11的源极、所述晶体管Mp13的源极、所述晶体管Mp14的源极、所述晶体管Mp15的源极、所述晶体管Mp17的源极均连接电源电压VDD;所述晶体管Mp10的栅极与所述晶体管Mp14的漏极、所述晶体管Mp16的漏极、所述晶体管Mp17的漏极、所述晶体管Mp15的栅极、所述晶体管Mp16的栅极、所述第二差分延迟单元DLY2的正相输入端连接,所述晶体管Mp10的漏极与所述晶体管Mp12的漏极、所述晶体管Mp13的漏极、所述晶体管Mp11的栅极、所述晶体管Mp12的栅极、所述晶体管Mp14的栅极、所述第二差分延迟单元DLY2的反相输入端连接,所述晶体管Mp11的漏极与所述晶体管Mp12的源极连接,所述晶体管Mp13的栅极与所述第二差分延迟单元DLY2的反相输出端连接,所述晶体管Mp17的栅极与所述第二差分延迟单元DLY2的正相输出端连接,所述晶体管Mp15的漏极与所述晶体管Mp16的源极连接。
6.根据权利要求4所述的对电源电压和温度变化不敏感的环形振荡电路,其特征在于,所述第二差分延迟单元DLY2包括晶体管Mp18~晶体管Mp27,其中,
所述晶体管Mp18的源极、所述晶体管Mp19的源极、所述晶体管Mp21的源极、所述晶体管Mp22的源极、所述晶体管Mp23的源极、所述晶体管Mp24的源极、所述晶体管Mp26的源极、所述晶体管Mp27的源极、所述晶体管Mp21的漏极、所述晶体管Mp26的漏极均连接电源电压VDD,所述晶体管Mp18的栅极与所述晶体管Mp24的栅极、所述晶体管Mp25的栅极、所述晶体管Mp23的漏极、所述晶体管Mp25的漏极、所述晶体管Mp27的漏极、所述第一差分延迟单元DLY1的反相输入端连接,所述晶体管Mp18的漏极与所述晶体管Mp19的栅极、所述晶体管Mp20的栅极、所述晶体管Mp23的栅极、所述晶体管Mp20的漏极、所述晶体管Mp22的漏极、所述第一差分延迟单元DLY1的正相输入端连接,所述晶体管Mp19的漏极与所述晶体管Mp20的源极连接,所述晶体管Mp21的栅极与所述晶体管Mp22的栅极、所述第一差分延迟单元DLY1的正相输出端连接,所述晶体管Mp24的漏极与所述晶体管Mp25的源极连接,所述晶体管Mp26的栅极与所述晶体管Mp27的栅极、所述第一差分延迟单元DLY1的反相输出端连接。
7.根据权利要求1所述的对电源电压和温度变化不敏感的环形振荡电路,其特征在于,所述钳位保护电路包括晶体管Mn8、晶体管Mn9、晶体管Mp28、晶体管Mp29,其中,
所述晶体管Mp29的源极连接电源电压VDD,所述晶体管Mp29的栅极与所述晶体管Mp29的漏极、所述晶体管Mp28的源极连接,所述晶体管Mp28的栅极与所述晶体管Mp28的漏极、所述晶体管Mn9的漏极、所述钳位保护电路的输出端连接,所述晶体管Mn9的栅极与所述晶体管Mn8的栅极、所述晶体管Mn8的漏极、所述钳位保护电路的输入端连接,所述晶体管Mn9的源极、所述晶体管Mn8的源极均连接地电位GND。
8.根据权利要求4所述的对电源电压和温度变化不敏感的环形振荡电路,其特征在于,所述时钟整形电路包括晶体管Mp30~晶体管Mp38、晶体管Mn10~晶体管Mn18、触发器SMT1、反相器INV1~反相器INV4和缓冲器BUF1,其中,
所述晶体管Mp32的源极、所述晶体管Mp34的源极、所述晶体管Mp36的源极、所述晶体管Mp37的源极、所述晶体管Mp38的源极均连接电源电压VDD,所述晶体管Mp37的栅极与所述第二差分延迟单元DLY2的反相输出端连接,所述晶体管Mp37的漏极与所述晶体管Mp30的源极连接,所述晶体管Mp38的栅极与所述第二差分延迟单元DLY2的正相输出端连接,所述晶体管Mp38的漏极与所述晶体管Mp31的源极连接,所述晶体管Mp30的栅极与所述晶体管Mp31的栅极、所述钳位保护电路的输出端连接,所述晶体管Mp30的漏极与所述晶体管Mp33的漏极、所述晶体管Mn17的漏极、所述晶体管Mn12的漏极、所述晶体管Mn18的栅极连接,所述晶体管Mp31的漏极与所述晶体管Mp35的漏极、所述晶体管Mn18的漏极、所述晶体管Mn14的漏极、所述晶体管Mn17的栅极、所述触发器SMT1的输入端连接,所述晶体管Mp32的栅极与所述晶体管Mp34的栅极、所述晶体管Mp36的栅极、所述晶体管Mp36的漏极、所述晶体管Mn16的漏极连接,所述晶体管Mp32的漏极与所述晶体管Mp33的源极连接,所述晶体管Mp33的栅极与所述晶体管Mn12的栅极、所述反相器INV3的输出端连接,所述晶体管Mp34的漏极与所述晶体管Mp35的源极连接,所述晶体管Mp35的栅极与所述晶体管Mn14的栅极、所述反相器INV4的输出端连接,所述晶体管Mn17的源极与所述晶体管Mn10的漏极连接,所述晶体管Mn18的源极与所述晶体管Mn11的漏极连接,所述晶体管Mn12的源极与所述晶体管Mn13的漏极连接,所述晶体管Mn14的源极与所述晶体管Mn15的漏极连接,所述晶体管Mn10的源极与所述晶体管Mn11的源极、所述晶体管Mn13的源极、所述晶体管Mn15的源极、所述晶体管Mn16的源极均连接地电位GND,所述晶体管Mn10的栅极与所述晶体管Mn11的栅极、所述晶体管Mn13的栅极、所述晶体管Mn15的栅极、所述晶体管Mn16的栅极均连接偏置电压Vbn,所述触发器SMT1的输出端与所述反相器INV1的输入端连接,所述反相器INV1的输出端与所述反相器INV2、所述反相器INV3的输入端连接,所述反相器INV2的输出端与所述反相器INV4、所述缓冲器BUF1的输入端连接,所述缓冲器BUF1的输出端为所述环形振荡电路的最终输出端。
9.根据权利要求8所述的对电源电压和温度变化不敏感的环形振荡电路,其特征在于,所述触发器为施密特触发器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111006440.4A CN113746454B (zh) | 2021-08-30 | 2021-08-30 | 一种对电源电压和温度变化不敏感的环形振荡电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111006440.4A CN113746454B (zh) | 2021-08-30 | 2021-08-30 | 一种对电源电压和温度变化不敏感的环形振荡电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113746454A true CN113746454A (zh) | 2021-12-03 |
CN113746454B CN113746454B (zh) | 2023-06-13 |
Family
ID=78733992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111006440.4A Active CN113746454B (zh) | 2021-08-30 | 2021-08-30 | 一种对电源电压和温度变化不敏感的环形振荡电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113746454B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023236304A1 (zh) * | 2022-06-09 | 2023-12-14 | 华中科技大学 | 高速大电流脉冲电路、相变存储器的操作电路及操作方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5770964A (en) * | 1995-08-29 | 1998-06-23 | Mitsubishi Denki Kabushiki Kaisha | Arrangement enabling pin contact test of a semiconductor device having clamp protection circuit, and method of testing a semiconductor device |
US20060097805A1 (en) * | 2004-09-14 | 2006-05-11 | Stmicroelectronics Sas | Temperature compensation for a voltage-controlled oscillator |
JP2009239712A (ja) * | 2008-03-27 | 2009-10-15 | Fujitsu Microelectronics Ltd | Cr発振回路、発振回路、及びマイクロコントローラ |
CN103944512A (zh) * | 2014-04-17 | 2014-07-23 | 重庆西南集成电路设计有限责任公司 | 具有高频率稳定度的振荡器电路及负温系数电流源电路 |
CN104242820A (zh) * | 2013-06-21 | 2014-12-24 | 西安电子科技大学 | 一种具有温度补偿的低功耗流控环形振荡器 |
CN105811926A (zh) * | 2016-04-06 | 2016-07-27 | 江苏星宇芯联电子科技有限公司 | 一种自带温度和工艺角校准的环形振荡器电路 |
CN106209083A (zh) * | 2015-04-29 | 2016-12-07 | 中芯国际集成电路制造(上海)有限公司 | 环形振荡电路和环形振荡器 |
CN106209025A (zh) * | 2016-08-26 | 2016-12-07 | 哈尔滨工业大学(威海) | 具有工艺及温度补偿的环形振荡器 |
CN108886354A (zh) * | 2016-01-08 | 2018-11-23 | 高通股份有限公司 | 用于电源电压监测的温度补偿信号发生器 |
-
2021
- 2021-08-30 CN CN202111006440.4A patent/CN113746454B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5770964A (en) * | 1995-08-29 | 1998-06-23 | Mitsubishi Denki Kabushiki Kaisha | Arrangement enabling pin contact test of a semiconductor device having clamp protection circuit, and method of testing a semiconductor device |
US20060097805A1 (en) * | 2004-09-14 | 2006-05-11 | Stmicroelectronics Sas | Temperature compensation for a voltage-controlled oscillator |
JP2009239712A (ja) * | 2008-03-27 | 2009-10-15 | Fujitsu Microelectronics Ltd | Cr発振回路、発振回路、及びマイクロコントローラ |
CN104242820A (zh) * | 2013-06-21 | 2014-12-24 | 西安电子科技大学 | 一种具有温度补偿的低功耗流控环形振荡器 |
CN103944512A (zh) * | 2014-04-17 | 2014-07-23 | 重庆西南集成电路设计有限责任公司 | 具有高频率稳定度的振荡器电路及负温系数电流源电路 |
CN106209083A (zh) * | 2015-04-29 | 2016-12-07 | 中芯国际集成电路制造(上海)有限公司 | 环形振荡电路和环形振荡器 |
CN108886354A (zh) * | 2016-01-08 | 2018-11-23 | 高通股份有限公司 | 用于电源电压监测的温度补偿信号发生器 |
CN105811926A (zh) * | 2016-04-06 | 2016-07-27 | 江苏星宇芯联电子科技有限公司 | 一种自带温度和工艺角校准的环形振荡器电路 |
CN106209025A (zh) * | 2016-08-26 | 2016-12-07 | 哈尔滨工业大学(威海) | 具有工艺及温度补偿的环形振荡器 |
Non-Patent Citations (2)
Title |
---|
李小飞;刘宏;袁圣越;汪明亮;田彤;: "带温度补偿的低功耗CMOS环形压控振荡器设计", 现代电子技术, no. 18 * |
武威;万培元;侯立刚;林平分;: "一种具有温度补偿的时钟振荡器设计", 固体电子学研究与进展, no. 06 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023236304A1 (zh) * | 2022-06-09 | 2023-12-14 | 华中科技大学 | 高速大电流脉冲电路、相变存储器的操作电路及操作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113746454B (zh) | 2023-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890005227B1 (ko) | 지연 소자를 갖춘 인버터 루우프를 사용한 발진회로 | |
TWI542153B (zh) | 弛張振盪器 | |
CN108494385B (zh) | 低频振荡电路及偏置电压和电流产生电路 | |
US20050258911A1 (en) | Ring oscillation circuit | |
CN110719102A (zh) | 振荡电路及时钟电路 | |
JP4211922B2 (ja) | 半導体装置 | |
CN111934657B (zh) | 一种低功耗上电复位和掉电复位电路 | |
CN113746454B (zh) | 一种对电源电压和温度变化不敏感的环形振荡电路 | |
JP2001326562A (ja) | 可変遅延回路 | |
Aiello et al. | Wake-up oscillators with pw power consumption in dynamic leakage suppression logic | |
CN110011644B (zh) | 一种环形振荡器 | |
CN112583355B (zh) | 高精度张弛振荡器 | |
US4370628A (en) | Relaxation oscillator including constant current source and latch circuit | |
US8531248B2 (en) | VDD-independent oscillator insensitive to process variation | |
CN211352180U (zh) | 振荡电路及时钟电路 | |
TWI756855B (zh) | Rc振盪器電路及資訊處理裝置 | |
KR101415702B1 (ko) | 지연 회로 | |
US10651831B2 (en) | Oscillation circuit | |
JP4551862B2 (ja) | 温度制御発振器 | |
US20240223127A1 (en) | Rc oscillator | |
Peng et al. | A low-power relaxation oscillator with improved thermal stability | |
JP2000091890A (ja) | 発振回路 | |
CN113917967B (zh) | 一种低功耗修调电路 | |
CN217307657U (zh) | 一种延时电路 | |
JP2017118323A (ja) | 発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |