CN113745107A - 一种GaN器件的制作方法以及一种GaN器件 - Google Patents

一种GaN器件的制作方法以及一种GaN器件 Download PDF

Info

Publication number
CN113745107A
CN113745107A CN202111042904.7A CN202111042904A CN113745107A CN 113745107 A CN113745107 A CN 113745107A CN 202111042904 A CN202111042904 A CN 202111042904A CN 113745107 A CN113745107 A CN 113745107A
Authority
CN
China
Prior art keywords
layer
gan
insulating layer
electrode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111042904.7A
Other languages
English (en)
Other versions
CN113745107B (zh
Inventor
张启华
吴文静
蒋军浩
袁元
张勇为
张洋
江慧英
其他发明人请求不公开姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqi Integrated Circuit Zhuhai Co ltd
Original Assignee
Hongqi Integrated Circuit Zhuhai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqi Integrated Circuit Zhuhai Co ltd filed Critical Hongqi Integrated Circuit Zhuhai Co ltd
Priority to CN202111042904.7A priority Critical patent/CN113745107B/zh
Publication of CN113745107A publication Critical patent/CN113745107A/zh
Application granted granted Critical
Publication of CN113745107B publication Critical patent/CN113745107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种GaN器件的制作方法以及一种GaN器件。本发明所述的GaN器件的制作方法包括：提供半导体衬底；在半导体衬底上生长一层缓冲层；在所述缓冲层上生长一层第一GaN层；在所述第一GaN层上生长一层AlGaN层；在所述AlGaN层上再生长一层第二GaN层；将上述步骤得到的晶圆翻转，使得所述半导体衬底朝上；依次移除所述半导体衬底和所述缓冲层；对所述第一GaN层进行减薄处理，并定义所述第一GaN层的图案；在所述第一GaN层上生长一层绝缘层，并对所述绝缘层进行平坦化处理；在所述绝缘层上制备电极。本发明方法通过在原本的晶圆背面制备氮化镓晶体管需要的源极、漏极、栅极，以减少晶体管原生的晶格缺陷，大幅提升最终产品的性能、优良率以及可靠性。

Description

一种GaN器件的制作方法以及一种GaN器件
技术领域
本发明涉及GaN器件制备技术领域，特别是涉及一种GaN器件的制作方法以及一种GaN器件。
背景技术
第三代半导体，就是以氮化镓(GaN)、碳化硅(SiC)、氧化锌(ZnO)和金刚石为代表的半导体材料，其中技术较为成熟、应用较多的主要是氮化镓(GaN)和碳化硅(SiC)。目前，氮化镓(GaN)主要被用于光电子产品、大功率器件、高频微波器件以及通讯基站领域。第三代半导体在性能上展现出耐高温、耐高压、能源转换效率高、损耗低、导电性强、工作速度快、开关频率高、适用高频环境及高功率密度等优势。
GaN晶体管与采用其他半导体技术工艺的晶体管相比，其最大的一个优势是籍由氮化镓与氮化铝镓的晶格常数不匹配，会形成内应力，产生压电效应，而在氮化铝镓的下表面形成一层可导电的二维电子气。但也正是因为晶格常数不匹配，会导致氮化镓与氮化铝镓层形成众多的晶格缺陷。这些晶格缺陷影响了氮化镓晶体管的器件性能，更严重的是影响了氮化镓晶体管的可靠性。
氮化镓材料的导热性比较差。当氮化镓晶体管在使用时，受到环境冷热冲击，会导致原有的晶格缺陷在应力作用下持续生长，导致器件性能退化。氮化镓材料的导电性也比较差。当氮化镓层里面的晶格缺陷越来越多时，会聚集(trap)电荷，当二维电子气层的电子在局部晶格缺陷处聚集越来越多，而无法流走的时候，会对载流子(二维电子气)的浓度和迁移率造成极大影响，导致氮化镓晶体管性能快速、严重退化。
发明内容
基于此，本发明的目的在于，提供一种GaN器件的制作方法以及一种GaN器件，该方法通过在原本的晶圆背面制备氮化镓晶体管需要的源极、漏极、栅极，以减少晶体管原生的晶格缺陷，大幅提升最终产品的性能、良率以及可靠性。
第一方面，本发明提供一种GaN器件的制作方法，所述制备方法包括如下步骤：
提供半导体衬底；
在所述半导体衬底上生长一层缓冲层；
在所述缓冲层上生长一层第一GaN层；
在所述第一GaN层上生长一层AlGaN层；
在所述AlGaN层上再生长一层第二GaN层；
将上述步骤得到的晶圆翻转，使得所述半导体衬底朝上；
依次移除所述半导体衬底和所述缓冲层；
对所述第一GaN层进行减薄处理，并定义所述第一GaN层的图案；
在所述第一GaN层上生长一层绝缘层，并对所述绝缘层进行平坦化处理；
在所述绝缘层上制备电极。
进一步地，所述在所述绝缘层上制备电极，包括：
蚀刻所述绝缘层，在所述绝缘层中形成源极、漏极和栅极的通孔；
在所述通孔里沉积导电材料；
在所述绝缘层上沉积一层金属层；
定义出所述金属层的所述源极、所述漏极和所述栅极图案。
进一步地，所述半导体衬底为Si衬底；
所述导电材料包括钨、铝、铜、钛的至少一种。
进一步地，所述缓冲层的组成材料包括AlN、AlGaN、GaN等材料薄膜交叉组合而成；
所述绝缘层的组成材料包括SiO、SiN的至少一种。
第二方面，本发明还提供一种GaN器件，其中，所述GaN器件包括：
第二GaN层；
AlGaN层，位于所述第二GaN层上；
第一GaN层，位于所述AlGaN层上，所述第一GaN层被刻蚀为所需要的图案；
绝缘层，位于所述第一GaN层上；
器件的源极、漏极和栅极，位于所述绝缘层上方。
进一步地，所述绝缘层中还包括有贯穿所述绝缘层的通孔，所述通孔上方连接所述源极、所述漏极和所述栅极的金属层，下方连接所述第一GaN层或所述AlGaN层，所述通孔内部均沉积导电材料。
相对于原有传统技术，本发明通过改良GaN器件的制作方法，利用在生长衬底正面制作的更完美的氮化镓和氮化铝镓单晶体来制作氮化镓晶体管，在原本的晶圆背面制备氮化镓晶体管需要的源极、漏极、栅极，减少晶体管原生的晶格缺陷，大幅提升最终产品的性能、良率以及可靠性。
为了更好地理解和实施，下面结合附图详细说明本发明。
附图说明
图1为传统GaN器件的制作方法所制备的GaN器件结构示意图；
图2为本发明实施例GaN器件的制作方法中步骤S1～S5对应的结构示意图；
图3为本发明实施例GaN器件的制作方法中翻转晶圆后的结构示意图；
图4为本发明实施例GaN器件的制作方法中移除半导体衬底和缓冲层后的结构示意图；
图5为本发明实施例GaN器件的制作方法中第一GaN层减薄处理，并定义图案后的结构示意图；
图6为本发明实施例GaN器件的制作方法中形成绝缘层的结构示意图；
图7为本发明实施例GaN器件的制作方法中在绝缘层形成通孔的结构示意图；
图8为本发明实施例GaN器件的制作方法中形成源极、漏极和栅极的结构示意图；
图9为本发明实施例GaN器件的的制作方法制成的氮化镓晶体管的结构示意图。
其中，附图标记为：
1、半导体衬底；2、缓冲层；3、第一GaN层；31、处理后的第一GaN层；4、AlGaN层；5、第二GaN层；6、绝缘层；61、通孔；71、源极；72、栅极；73、漏极。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例方式作进一步地详细描述。
应当明确，所描述的实施例仅仅是本申请实施例一部分实施例，而不是全部的实施例。基于本申请实施例中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请实施例保护的范围。
在本申请实施例使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请实施例。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。在本申请的描述中，需要理解的是，术语“第一”、“第二”、“第三”等仅用于区别类似的对象，而不必用于描述特定的顺序或先后次序，也不能理解为指示或暗示相对重要性。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
此外，在本申请的描述中，除非另有说明，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
在硅(Si)基或碳化硅(SiC)基上生长氮化镓(GaN)层的时候，因为要缓解和释放由于晶格常数不匹配造成的应力而导致的晶格缺陷，技术人员通常都会先在硅基或碳化硅基上一层层地生长缓冲层(Buffer层)，最后才生长氮化镓晶体管需要的氮化镓层和氮化铝镓层。
申请人通过大量的实验数据发现，在底部的晶格缺陷会比较多，外延层越往上，晶格会缺陷越少，密度也越小。如图1所示，圈出来的白色线条就是晶格缺陷，可以看到在底层缓冲层的缺陷密度很大，而紧接其上的氮化镓层，缺陷密度逐渐减少，但并未完全消失。而生长在氮化镓层之上的氮化铝镓层和表层的氮化镓层，晶格缺陷已完全消失。
原生的晶格缺陷越少，后续形成新的晶格缺陷的概率就越小。原生的晶格缺陷越少，晶格缺陷生长的速度就会越慢。所以，使用趋近完美的氮化镓和氮化铝镓单晶体来制作氮化镓晶体管，会对最终产品的性能、良率、可靠性有很大的提升。
本发明的构思就是利用原本在表面的，更完美的氮化镓和氮化铝镓单晶体来制作氮化镓晶体管。在原本的晶圆背面制成氮化镓晶体管需要的源极、漏极、栅极。
如图2所示，依据上述发明构思，本发明提供的一种GaN器件的制作方法，该方法包括以下步骤：
S1：提供半导体衬底1。
其中，该半导体衬底1仅作为生长衬底，在其之上生长外延层，并不作为工作衬底。在本实施例中，半导体衬底1为Si衬底，在其他实施例中，半导体衬底1也可以是SiC衬底或蓝宝石衬底。
S2：在所述半导体衬底1上生长一层缓冲层2。
具体的，缓冲层2的组成材料可以是AlN、AlGaN、GaN等材料薄膜交叉组合而成。
S3：在所述缓冲层2上生长一层第一GaN层3。
该缓冲层2用于隔开第一GaN层3与半导体衬底1，减少晶格缺陷。
S4：在所述第一GaN层3上生长一层AlGaN层4。
S5：在所述AlGaN层4上再生长一层第二GaN层5。
S6：将上述步骤得到的晶圆翻转，使得所述半导体衬底1朝上。
如图3所示，将上述步骤得到的晶圆翻转后，原晶圆的半导体衬底1朝上，第二GaN层5作为新基底，随后的移除、外延生长、制备电极等操作均在原晶圆的背面实施。
S7：依次移除所述半导体衬底1和所述缓冲层2；
半导体衬底1和缓冲层2移除后的结构如图4所示，其中，移除的工艺技术可以是干法蚀刻法，该法是通过等离子气与硅片发生物理或化学反应(或物理、化学反应结合)的方式将半导体衬底1去除，然后采用同样技术去除缓冲层2。在其他实施例中，还可以采取湿法蚀刻或化学机械研磨等移除工艺技术。
S8：对所述第一GaN层3进行减薄处理，并定义所述第一GaN层3的图案。
结构如图5所示。减薄处理可以是包括干法蚀刻、湿法蚀刻或化学机械研磨等方法，并通过光刻工艺，利用曝光和显影在光刻胶层上刻画几何图形结构，然后通过刻蚀工艺将光掩模上的图形转移到所在衬底上，定义出第一GaN层3的图案，得到处理后的第一GaN层31。
S9：在所述处理后的第一GaN层31上生长一层绝缘层6，并进行平坦化处理。
平坦化处理后的结构如图6所示。在处理后的第一GaN层31上生长一层绝缘层6，并经过化学机械研磨对绝缘层6进行平坦化处理。优选的，绝缘层6的组成材料包括氧化硅或氮化硅。
S10：在所述绝缘层6上制备源极71、栅极72和漏极73。
在本实施例中，在绝缘层6上制备源极71、栅极72和漏极73的步骤包括：
S101：在所述绝缘层6中形成所述源极71、所述栅极72和所述漏极73的通孔61；
S102：在所述通孔61里沉积导电材料；
可以通过采用薄膜沉积工艺在通孔61内沉积导电材料，导电材料包括有钨、铝、铜、钛等。
S103：在所述绝缘层6上沉积一层金属层；
该金属层用于电性导通源极71、栅极72、漏极73与外部电路。
S104：定义出所述金属层的所述源极71、所述栅极72和所述漏极73的图案。
通过光刻工艺，根据电极所需的功能，定义出源极71、栅极72、漏极73的金属层图案，结构如图8所示。
优选地，每一层外延层的厚度均在0.001～10μm的范围内。
如图9所示，依照本发明的GaN器件的制作方法制成的氮化镓晶体管，使用的是趋近完美的氮化镓和氮化铝镓单晶体，在氮化铝镓层与氮化镓层间形成的二维电子气层，在浓度、迁移率、可靠性等方面会有极大的改善。
本发明还提供一种GaN器件，其中，GaN器件优先采用本发明的GaN器件的制作方法制作得到，其结构如图7所示，包括有：
第二GaN层5；
AlGaN层4，位于所述第二GaN层5之上；
第一GaN层3，位于所述AlGaN层4上，该第一GaN层3经减薄处理和图案化处理；
绝缘层6，位于处理后的第一GaN层31上；
器件的源极71、漏极73和栅极72，位于所述绝缘层6上方；
在绝缘层6包括有贯穿绝缘层6的通孔61，通孔61内沉积有导电材料，以分别形成源极71、栅极72和漏极73。
相对于传统技术，本发明通过改良GaN器件的制作方法，利用在生长衬底正面制作的更完美的氮化镓和氮化铝镓单晶体来制作氮化镓晶体管，在原本的晶圆背面制备氮化镓晶体管需要的源极、漏极、栅极，减少晶体管原生的晶格缺陷，大幅提升最终产品的性能、良率以及可靠性。
以上所述实施例仅表达了本发明的一种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (8)

1.一种GaN器件的制作方法，其特征在于，该方法包括以下步骤：
提供半导体衬底；
在所述半导体衬底上生长一层缓冲层；
在所述缓冲层上生长一层第一GaN层；
在所述第一GaN层上生长一层AlGaN层；
在所述AlGaN层上再生长一层第二GaN层；
将上述步骤得到的晶圆翻转，使得所述半导体衬底朝上；
依次移除所述半导体衬底和所述缓冲层；
对所述第一GaN层进行减薄处理，并定义所述第一GaN层的图案；
在所述第一GaN层上生长一层绝缘层，并对所述绝缘层进行平坦化处理；
在所述绝缘层上制备电极。
2.根据权利要求1所述的一种GaN器件的制作方法，其特征在于，所述在所述绝缘层上制备电极，包括：
蚀刻所述绝缘层，在所述绝缘层中形成源极、漏极和栅极的通孔；
在所述通孔里沉积导电材料；
在所述绝缘层上沉积一层金属层；
定义出所述金属层的所述源极、所述漏极和所述栅极图案。
3.根据权利要求1所述的一种GaN器件的制作方法，其特征在于：
所述半导体衬底为Si衬底。
4.根据权利要求1所述的一种GaN器件的制作方法，其特征在于：
所述缓冲层的组成材料包括AlN、AlGaN、GaN等材料薄膜交叉组合而成。
5.根据权利要求1所述的一种GaN器件的制作方法，其特征在于：
所述绝缘层的组成材料包括SiO、SiN的至少一种。
6.根据权利要求2所述的一种GaN器件的制作方法，其特征在于：
所述导电材料包括钨、铝、铜、钛的至少一种。
7.一种GaN器件，其特征在于，所述GaN器件包括：
第二GaN层；
AlGaN层，位于所述第二GaN层上；
第一GaN层，位于所述AlGaN层上，所述第一GaN层被刻蚀为所需要的图案；
绝缘层，位于所述第一GaN层上；
器件的源极、漏极和栅极，位于所述绝缘层上方。
8.根据权利要求7所述的一种GaN器件的结构，其特征在于：
所述绝缘层中还包括有贯穿所述绝缘层的通孔，所述通孔上方连接所述源极、所述漏极和所述栅极的金属层，下方连接所述第一GaN层或所述AlGaN层，所述通孔内部均沉积导电材料。
CN202111042904.7A 2021-09-07 2021-09-07 一种GaN器件的制作方法 Active CN113745107B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111042904.7A CN113745107B (zh) 2021-09-07 2021-09-07 一种GaN器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111042904.7A CN113745107B (zh) 2021-09-07 2021-09-07 一种GaN器件的制作方法

Publications (2)

Publication Number Publication Date
CN113745107A true CN113745107A (zh) 2021-12-03
CN113745107B CN113745107B (zh) 2022-05-17

Family

ID=78736443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111042904.7A Active CN113745107B (zh) 2021-09-07 2021-09-07 一种GaN器件的制作方法

Country Status (1)

Country Link
CN (1) CN113745107B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7033961B1 (en) * 2003-07-15 2006-04-25 Rf Micro Devices, Inc. Epitaxy/substrate release layer
CN106601805A (zh) * 2015-10-15 2017-04-26 北京大学 一种高电子迁移率晶体管器件及其制备方法
CN107742644A (zh) * 2017-10-30 2018-02-27 中山大学 一种高性能常关型的GaN场效应晶体管及其制备方法
CN108538723A (zh) * 2018-06-26 2018-09-14 苏州汉骅半导体有限公司 基于金刚石的氮面极性氮化镓器件及其制造方法
CN109148368A (zh) * 2018-07-11 2019-01-04 西安电子科技大学 AlGaN/GaN HEMT器件的外延层转移方法
CN111739799A (zh) * 2020-06-17 2020-10-02 中国科学院上海微***与信息技术研究所 一种硅基氮化镓微波器件及制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7033961B1 (en) * 2003-07-15 2006-04-25 Rf Micro Devices, Inc. Epitaxy/substrate release layer
CN106601805A (zh) * 2015-10-15 2017-04-26 北京大学 一种高电子迁移率晶体管器件及其制备方法
CN107742644A (zh) * 2017-10-30 2018-02-27 中山大学 一种高性能常关型的GaN场效应晶体管及其制备方法
CN108538723A (zh) * 2018-06-26 2018-09-14 苏州汉骅半导体有限公司 基于金刚石的氮面极性氮化镓器件及其制造方法
CN109148368A (zh) * 2018-07-11 2019-01-04 西安电子科技大学 AlGaN/GaN HEMT器件的外延层转移方法
CN111739799A (zh) * 2020-06-17 2020-10-02 中国科学院上海微***与信息技术研究所 一种硅基氮化镓微波器件及制备方法

Also Published As

Publication number Publication date
CN113745107B (zh) 2022-05-17

Similar Documents

Publication Publication Date Title
EP1422748A1 (en) Group iii nitride semiconductor film and its production method
EP2426699B1 (en) Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
CN108598036B (zh) 金刚石基氮化镓器件制造方法
JP7092051B2 (ja) 電界効果トランジスタの作製方法
CN109244026B (zh) 一种半导体器件外延层的转移方法
CN108847392B (zh) 金刚石基氮化镓器件制造方法
CN113394282B (zh) 基于预通孔刻蚀的GaN基HEMT器件的制备方法
US20070298592A1 (en) Method for manufacturing single crystalline gallium nitride material substrate
CN113745107B (zh) 一种GaN器件的制作方法
CN110600990B (zh) 一种基于柔性衬底的GaN基激光器与HEMT的器件转移制备方法
CN111564501A (zh) GaN器件散热结构及制备方法
CN106971943A (zh) 氮化镓外延层生长在硅衬底上的纵向型器件的制造方法
CN116705605A (zh) 一种硅基氮化镓hemt器件及其制备方法
US11450747B2 (en) Semiconductor structure with an epitaxial layer
CN113990825B (zh) 一种GaN器件的制作方法及一种GaN器件
CN111952175B (zh) 晶体管的凹槽制作方法及晶体管
CN109346405B (zh) 一种GaN基SBD倒装芯片的制备方法
CN109326522B (zh) 一种金刚石异质结二极管器件的制备方法
CN115863400B (zh) 一种高导热GaN基HEMT器件及其制备方法
CN115207175B (zh) 基于图形化衬底的发光二极管芯片及其制备方法
US20220254632A1 (en) Preparation Method of GaN Field Effect Transistor Based on Diamond Substrate
CN112154544B (zh) 一种柔性微波功率晶体管及其制备方法
CN111128688B (zh) n型氮化镓自支撑衬底的制作方法
CN110581163B (zh) 半导体装置及其制造方法
CN118098963A (zh) 基于衬底剥离工艺的氮化镓器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant