CN113742003B - 一种基于fpga芯片的程序代码执行方法及设备 - Google Patents

Abstract

本发明公开了一种基于FPGA芯片的程序代码执行方法及设备，该方法包括：设备检测到控制指令，控制指令用于指示设备调用所述控制指令关联的程序代码；程序代码用于设备对获取的超高清视频进行压缩，或者程序代码用于设备对已压缩的超高清视频进行解压；响应于控制指令，设备调用控制指令关联的程序代码，并将程序代码加载到FPGA芯片中；设备通过FPGA芯片执行程序代码以对获取的超高清视频进行压缩，或者设备通过所述FPGA芯片执行所述程序代码对已压缩的超高清视频进行解压。采用本发明，可使得设备既可作为用于压缩获取的超高清视频的设备，亦可作为用于解压已压缩的超高清视频的设备，十分便捷，用户体验较高。

Description

一种基于FPGA芯片的程序代码执行方法及设备

技术领域

本发明涉及视频处理技术领域，尤其涉及一种基于FPGA芯片的程序代码执行方法及设备。

背景技术

目前，业界通常通过考虑通过将编码算法烧录至ASIC芯片后，通过运行有编码算法的ASIC芯片对获取的高清视频进行压缩操作，或者，通过将解码算法烧录至ASIC芯片中，通常通过运行有解码算法的ASIC芯片对已压缩的高清视频码流数据进行解压缩操作；然后，上述提及的ASIC芯片的功能单一，只能用高清视频的压缩，或者，只能用于已压缩的高清视频码流数据的解压缩操作，用户体验较低。

发明内容

为解决上述技术问题，本发明提供一种基于FPGA芯片的程序代码执行方法及设备。

为解决上述技术问题，本发明提供一种基于FPGA芯片的程序代码执行方法，该方法包括：

设备检测到控制指令，所述控制指令用于指示所述设备调用所述控制指令关联的程序代码；所述程序代码用于所述设备对获取的超高清视频进行压缩，或者所述程序代码用于所述设备对已压缩的超高清视频进行解压；

响应于所述控制指令，所述设备调用所述控制指令关联的程序代码，并将所述程序代码加载到FPGA芯片中；

所述设备通过所述FPGA芯片执行所述程序代码以对所述获取的超高清视频进行压缩，或者所述设备通过所述FPGA芯片执行所述程序代码对所述已压缩的超高清视频进行解压缩。

为解决上述技术问题，本发明提供一种基于FPGA芯片的程序代码执行设备，该设备包括：处理器和FPGA芯片，其中，所述处理器用于检测到控制指令，所述控制指令用于指示所述设备调用所述控制指令关联的程序代码；所述程序代码用于所述设备对获取的超高清视频进行压缩，或者对已压缩的超高清视频进行解压缩；所述FPGA芯片用于执行所述程序代码以对所述未压缩的超高清视频进行压缩，或者所述FPGA芯片执行所述程序代码对所述已压缩的超高清视频进行解压缩。

本发明采用上述方案之后，通过FPGA芯片执行不同的程序代码以对所述获取的超高清视频进行压缩，或对已压缩的超高清视频进行解压，可使得所述设备既可作为用于压缩获取的超高清视频的设备，亦可作为用于解压已压缩的超高清视频的设备，十分便捷，用户体验较高。

附图说明

为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明提供的一种基于FPGA芯片的程序代码执行方法的示意流程图；

图2-6是本发明提供的基于FPGA芯片的程序代码执行设备的结构示意图。

具体实施方式

下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。参见图1，是本发明提供的一种基于FPGA芯片的程序代码执行方法的示意流程图，如图1所示，

S101、设备检测到控制指令。

设备检测到控制指令，可包括但不限于下述方式：

方式1：

当用户将所述设备的拨码开关拨至第一侧时，所述设备检测到所述设备的微控制单元的预设的I/O接口的电平为“0”，所述 “0”I/O接口电平关联的程序代码用于所述设备对获取的超高清视频进行压缩；所述 “0”I/O接口电平关联的程序代码，包括：用于压缩所述获取的超高清视频的压缩算法；所述预设的I/O接口为所述微控制单元的任一个接口；或者，

当用户将所述设备的拨码开关拨至第二侧时，所述设备检测到所述设备的预设的I/O接口的电平为“1”，所述 “1”I/O接口电平关联的程序代码用于所述设备对已压缩的超高清视频进行解压缩；所述 “1”I/O接口电平关联的程序代码包括：用于对已压缩的超高清视频进行解压缩的解压缩算法。其中，第一侧包括：左侧、右侧、上侧或下侧；第二侧包括：左侧、右侧、上侧或下侧。

应当说明的，上述第一侧所处的位置与上述第二侧所处的位置相对应或对称；即，当上述第一侧为左侧时，上述第二侧为右侧，上述第一侧为右侧时，上述第二侧为左侧；上述第一侧为上侧时，上述第二侧为下侧；上述第一侧为下侧时，上述第二侧为上侧；上述第一侧为左上侧时，上述第二侧为右下侧；上述第一侧为左下侧时，上述第二侧为右上侧。具体的，

应当说明的，还可将设备的拨码开关拨至左侧时，所述设备检测到所述设备的预设的I/O接口的电平为“1”，将设备的拨码开关拨至左侧时，所述设备检测到所述设备的预设的I/O接口的电平为“0”；且所述“0”I/O接口电平关联的程序代码用于所述设备对获取的超高清视频进行压缩，所述“1”I/O接口电平关联的程序代码用于所述设备对已压缩的超高清视频进行解压缩。

应当说明的，还可将设备的拨码开关拨至上侧时，所述设备检测到所述设备的预设的I/O接口的电平为“0”，将设备的拨码开关拨至下侧时，所述设备检测到所述设备的预设的I/O接口的电平为“1”，且所述“1”I/O接口电平关联的程序代码用于所述设备对获取的超高清视频进行压缩，所述“1”I/O接口电平关联的程序代码用于所述设备对已压缩的超高清视频进行解压缩。

应当说明的，还可将设备的拨码开关拨至下侧时，所述设备检测到所述设备的预设的I/O接口的电平为“0”，将设备的拨码开关拨至上侧时，所述设备检测到所述设备的预设的I/O接口的电平为“1”；且“0”I/O接口电平关联的程序代码用于所述设备对获取的超高清视频进行压缩，“1”I/O接口电平关联的程序代码用于所述设备对已压缩的超高清视频进行解压缩。

方式2：

设备检测到通过控制接口接收的由控制设备发送的第一控制指令，其中，第一控制指令用于指示：所述设备为发送设备，且所述设备调用所述第一控制指令关联的程序代码以对获取的超高清视频进行压缩；或者，

设备检测到通过控制接口接收的由控制设备发送的第二控制指令，所述第二控制指令用于指示：所述设备为接收设备，且所述设备调用所述第二控制指令关联的程序代码以对已压缩的超高清视频进行解压缩；其中，第一控制指令与第二控制指令不同。所述控制设备可包括但不限于：鼠标或键盘；

或者，设备检测到通过控制接口接收的由控制设备的控制软件发送的第二控制指令；

其中，所述控制接口可包括但不限于：Type-C接口、USB接口、RS232接口、SPI接口、网口或I2C接口中的一种或多种。

本发明实施例中，上述控制指令用于指示所述设备调用所述控制指令关联的程序代码。该程序代码用于所述设备对获取的超高清视频进行压缩，或者所述程序代码用于所述设备对已压缩的超高清视频进行解压；

其中，超高清视频可包括但不限于：RGB格式或者YUV格式的超高清视频，或者RGB格式的超高清视频；其中，高清视频数据还可包括但不限于下述特点：分辨率可为：1080P、4K或8K分辨率；帧率可为30FPS、60FPS、100FPS或120FPS；高动态范围HDR(High DynamicRange Imaging)。

设备检测到控制指令之前，还可包括：

设备通过输入接口获取控制指令；其中该输入接口可包括但不限于：HDMI接口、VGA接口、USB接口、Type-C接口或DVI接口中的一种或多种。

该程序代码用于所述设备对获取的超高清视频进行压缩，举例来说，该用于对超高清视频进行压缩的程序代码可包括但不限于：中压缩编码算法代码和轻压缩编码算法代码。

其中，中压缩编码算法包括：基于帧内块拷贝预测方式的编码算法、基于宽角度帧内预测方式的编码算法或H.264编码算法；HEVC-SCC编码算法；

轻压缩编码算法包括：基于小波变换的编码算法、基于短时傅里叶变换的编码算法及基于离散余弦变换的编码算法；所述基于小波变换的编码算法包括：JPEG-XS编码算法、JPEG-LS编码算法或VDC-M编码算法。

用于对超高清视频进行解压缩的程序代码可包括但不限于：中压缩解码算法代码和轻压缩解码算法代码。

其中，中压缩解码算法包括：基于帧内块拷贝预测方式的解码算法、基于宽角度帧内预测方式的解码算法或H.264解码算法；HEVC-SCC解码算法；

轻压缩解码算法包括：基于小波变换的解码算法、基于短时傅里叶变换的解码算法及基于离散余弦变换的解码算法；所述基于小波变换的解码算法包括：JPEG-XS解码算法、JPEG-LS解码算法或VDC-M解码算法。

S102、响应于控制指令，设备调用控制指令关联的程序代码，并将所述程序代码加载到FPGA芯片中。

本发明实施例中，响应于所述控制指令，设备调用所述控制指令关联的程序代码，可包括但不限于：

响应于控制指令，设备通过微控制单元（MCU）从集成在设备中的存储器中调用控制指令关联的程序代码；该存储器可包括但不限于：缓存、FLASH存储器或内存；或者，

响应于控制指令，设备从与设备的云端数据库中调用控制指令关联的程序代码。；所述云端数据库包括：开源的程序代码数据库。

响应于所述控制指令，设备调用所述控制指令关联的程序代码，并将所述程序代码加载到FPGA芯片中，可包括但不限于下述步骤：

响应于所述控制指令，设备通过内部集成的微控制单元调用控制指令关联的程序代码，并通过微控制单元的SPI接口将所述程序代码加载到FPGA芯片中。

当存储器包括：FLASH存储器，控制指令包括：第一控制指令和第二控制指令，第一控制指令用于指示所述设备调用所述第一控制指令关联的程序代码以对获取的超高清视频进行压缩，第二控制指令用于指示所述设备调用所述第二控制指令关联的程序代码以对已压缩的超高清视频进行解压缩时；

响应于所述控制指令，所述设备从集成在所述设备中的存储器中调用所述控制指令关联的程序代码，可包括但不限于下述过程：

响应于所述第一控制指令，所述设备从集成在所述设备中的FLASH存储器中的第一存储区调用对获取的超高清视频进行压缩的程序代码；或者，

响应于所述第二控制指令，所述设备从集成在所述设备中的FLASH存储器中的第二存储区调用对已压缩的超高清视频进行解压缩的程序代码。

S103、设备通过FPGA芯片执行程序代码以对获取的超高清视频进行压缩，或者设备通过FPGA芯片执行所述程序代码对已压缩的超高清视频进行解压缩。

具体的，设备通过FPGA芯片执行程序代码以对获取的超高清视频进行压缩，可包括但不限于：

设备通过FPGA芯片执行程序代码以对获取的超高清视频进行压缩，获得码流数据；

其中，上述码流数据用于设备通过通信协议进行封装，获得数据包；上述通信协议包括：UDP通信协议、TCP通信协议或自定义通信协议；上述程序代码包括：用于压缩上述获得的超高清视频的压缩算法。

具体的，设备通过FPGA芯片执行程序代码对已压缩的超高清视频进行解压缩，可包括但不限于：

设备通过FPGA芯片执行程序代码对码流数据进行解压缩，得到超高清视频；

其中，已压缩的超高清视频包括：码流数据；程序代码包括：用于对码流数据进行解压缩的解压缩算法。

设备通过所述FPGA芯片执行程序代码以对未压缩的超高清视频进行压缩，获得码流数据之后，还包括：

设备通过通信协议将码流数据封装成数据包；

所述通信协议包括：UDP通信协议、TCP通信协议或自定义通信协议；所述数据包包括：UDP数据包、TCP数据包或自定义数据包。更具体的，

设备通过UDP通信协议将码流数据封装成UDP数据包；也即是说，设备将UDP数据头、UDP数据尾以及码流数据封装成UDP数据包；UDP数据头和UDP数据尾都包括超高清视频的目的地址、源地址、端口号、标记位等控制信息；或者，

设备通过TCP通信协议将所述码流数据封装成TCP数据包；也即是说，设备将TCP数据头、TCP数据尾以及码流数据封装成TCP数据包；TCP数据头和TCP数据尾都包括超高清视频的目的地址、源地址、端口号、标记位等控制信息；或者，

设备通过自定义通信协议将所述码流数据封装成自定义数据包;也即是说，设备将自定义数据头、自定义数据尾以及码流数据封装成自定义数据包；自定义数据头和自定义数据尾都包括超高清视频的目的地址、源地址、端口号、标记位等控制信息。

设备通过通信协议将码流数据封装成数据包之后，还可包括：

设备通过光模块将数据包转换为光信号，并将光信号发送给预设设备，或者，

设备通过光模块将数据包转换为光信号，并将光信号发送给交换机，其中，交换机用于将光信号转发给预设设备。

设备通过通信协议将所述码流数据封装成数据包之后，还可包括：

设备通过MAC单元的通信时序接口将所述数据包输出给PHY芯片之后， 通过PHY芯片将数据包输出给所述RJ-45接口，通过RJ-45接口发送给预设设备，或者，

设备通过MAC单元的通信时序接口将数据包输出给所述PHY芯片之后， 通过PHY芯片将所述数据包输出给RJ-45接口，通过RJ-45接口发送给交换机，其中，交换机用于将数据包转发给所述预设设备；该交换机可包括：千兆交换机或万兆交换机；该交换机还可为：堆叠交换机。

其中，上述通信时序接口，可包括但不限于：XFI接口、MII接口、GMII接口、SGMII接口、RGMII接口、XGMII接口、Serdes接口、XAUI接口或RXAUI接口中的一种或多种。

设备通过通信协议将所述码流数据封装成数据包之后，还可包括：

设备通过5G通信模块将数据包发送给预设设备；

其中，5G通信模块的通信接口，可包括但不限于：PCIE接口、千兆以太网接口、1G以太网接口、10G以太网接口、USB3.0接口等。5G通信模块可为采用Aip（Antenna in Package）技术将若干天线封装于内部的5G通信模块，并利用大规模多输入多输出(Multi InputMulti Output，MIMO)技术，可提高协议流数据的传输速率，降低传输时延。

或者，

设备通过5G通信模块将数据包发送给基站，基站用于将数据包转发给预设设备。

当预设设备包括：第一预设设备和第二预设设备时，

设备通过5G通信模块将数据包发送给预设设备，可包括：

设备将通过5G通信模块将所述数据包分别发送给第一预设设备和第二预设设备。

当基站包括：第一基站、第二基站时，

设备通过5G通信模块将数据包发送给基站，可包括：

设备通过5G通信模块将数据包发送给第一基站，通过第一基站将数据包转发给第二基站，通过第二基站将数据包转发给预设设备。

设备通过通信协议将码流数据封装成数据包之后，还包括：

设备通过WIFI通信模块将数据包发送给预设设备。

设备通过WIFI通信模块将所述数据包发送给预设设备。WIFI模块采用正交频分多址接入（Orthogonal Frequency Division Multiple Access，OFDMA）技术，另一方面，WIFI模块集成了若干天线的通信模块。

当预设设备包括：第一预设设备和第二预设设备时，

设备通过WIFI通信模块将数据包发送给预设设备，可包括：

设备将通过WIFI通信模块将数据包分 别发送给第一预设设备和第二预设设备。

设备通过通信协议将码流数据封装成数据包之后，还可包括：

设备通过60G通信模块将数据包发送给预设设备。

当预设设备包括：第一预设设备和第二预设设备时，

设备通过60G通信模块将数据包发送给预设设备，可包括：

设备将通过60G通信模块将数据包分别发送给第一预设设备和第二预设设备。

设备通过FPGA芯片执行程序代码对码流数据进行解压缩，得到超高清视频之后，还可包括：

设备通过输出接口将所述超高清视频输出到与所述设备耦合的显示设备；显示设备用于显示所述超高清视频；输出接口包括：HDMI接口、VGA接口、USB接口、Type-C接口或DVI接口中的一种或多种。

本发明提供了一种基于FPGA芯片的程序代码执行设备，可用于实现图1实施例所述的一种基于FPGA芯片的程序代码执行方法。其中，图2所示的设备可用于执行图1实施例中的描述内容。

如图2所示，设备20可包括但不限于：输入接口200、存储器201、处理器202、光模块203、FPGA芯片204。

输入接口200，可包括但不限于：HDMI接口、VGA接口、USB接口、Type-C接口或DVI接口。

处理器202，可用于：

检测到控制指令，所述控制指令用于指示所述设备通过处理器202的预设的I/O接口从存储器201中调用控制指令关联的程序代码；程序代码用于设备20对获取的超高清视频进行压缩，或者对已压缩的超高清视频进行解压缩；

响应于所述控制指令，从存储器201中调用所述控制指令关联的程序代码，并将所述程序代码加载到FPGA芯片204中；其中，存储器201可包括：FLASH存储器；

其中，处理器202可包括但不限于：微控制单元（MCU）；

处理器202，还可用于：

响应于所述控制指令，调用控制指令关联的程序代码，并通过处理器202的SPI接口将所述程序代码加载到FPGA芯片中。

处理器202，还可用于：

响应于所述第一控制指令，从集成在所述设备20中的FLASH存储器中的第一存储区调用对获取的超高清视频进行压缩的程序代码；或者，

响应于所述第二控制指令，从集成在所述设备20中的FLASH存储器中的第二存储区调用对已压缩的超高清视频进行解压缩的程序代码。

FPGA芯片204，可用于：

执行所述程序代码以对所述未压缩的超高清视频进行压缩，或者可用于执行所述程序代码对所述已压缩的超高清视频进行解压缩。

处理器202，具体可用于：

当用户将设备20的拨码开关拨至第一侧时，检测到设备20的预设的I/O接口的电平为“0”，所述“0”的I/O接口的电平关联的程序代码用于设备20对获取的超高清视频进行压缩；所述“0”电平关联的程序代码，包括：用于压缩所述获取的超高清视频的压缩算法；或者，

当用户将设备20的拨码开关拨至第二侧时，检测到所述设备20的预设的I/O接口的电平为“1”，所述“1”电平关联的程序代码用于所述设备20对已压缩的超高清视频进行解压缩；所述“1”电平关联的程序代码包括：用于对已压缩的超高清视频进行解压缩的解压缩算法；其中，所述第一侧所处的位置与所述第二侧所处的位置相对应或对称。

处理器202，具体还可用于：

检测到通过控制接口接收的由控制设备发送的第一控制指令，第一控制指令用于指示设备20调用第一控制指令关联的程序代码以对获取的超高清视频进行压缩；或者，

检测到通过控制接口接收的由控制设备发送的第二控制指令，第二控制指令用于指示设备20调用第二控制指令关联的程序代码以对已压缩的超高清视频进行解压缩；所述控制设备包括：鼠标或键盘；

其中，所述控制接口包括：USB接口、RS232接口、SPI接口或I2C接口。

处理器202，具体还可用于：

响应于所述控制指令，从集成在设备20中的存储器中调用所述控制指令关联的程序代码；或者，

响应于控制指令，从与设备20的云端数据库中调用所述控制指令关联的程序代码。

FPGA芯片204，可用于：

执行用于压缩超高清视频的程序代码以对所述获取的超高清视频进行压缩，获得码流数据；

其中，所述码流数据用于所述设备通过通信协议进行封装，获得数据包；所述通信协议包括：UDP通信协议、TCP通信协议或自定义通信协议；所述程序代码包括：用于压缩所述获取的超高清视频的压缩算法。

FPGA芯片204，还可用于：

执行用于解压已压缩超高清视频的程序代码以对所述已压缩的超高清视频进行解压缩，得到超高清视频；

其中，所述已压缩的超高清视频包括：所述码流数据；所述程序代码包括：用于对所述码流数据进行解压缩的解压缩算法。

FPGA芯片204，还可用于：

对所述获取的超高清视频进行压缩，获得码流数据之后，还包括：

通过通信协议将所述码流数据封装成数据包；所述通信协议包括：UDP通信协议、TCP通信协议或自定义通信协议；所述数据包包括：UDP数据包、TCP数据包或自定义数据包。

光模块203，可用于：

将所述数据包转换为光信号，并将所述光信号发送给预设设备，或者，

将所述数据包转换为光信号，并将所述光信号发送给交换机，所述交换机用于将所述光信号转发给所述预设设备。

应当理解，设备20仅为本发明实施例提供的一个例子，并且，设备20可具有比示出的部件更多或更少的部件，可以组合两个或更多个部件，或者可具有部件的不同配置实现。

可理解的，关于设备20包括的功能模块的具体实现方式，可参考前述图1所示的方法实施例，此处不再赘述。

图2仅仅用于解释本发明实施例，不应对本发明作出限制。

本发明提供了另一种基于FPGA芯片的程序代码执行设备，可用于实现图1实施例所述的一种基于FPGA芯片的程序代码执行方法。其中，图3所示的设备可用于执行图1实施例中的描述内容。

如图3所示，设备30可包括但不限于：输入接口300、存储器301、处理器302、电模块303、FPGA芯片304。

输入接口300和处理器302的具体实施方法或功能，可参考图2中处理器的功能，本发明实施例不再赘述。

FPGA芯片304的具体实施方法或功能，可参考图2中FPGA芯片的功能，本发明实施例不再赘述。

电模块303，可包括：PHY芯片和RJ-45接口；其中，设备30可用于通过MAC单元的通信时序接口将数据包输出给PHY芯片；其中，通信时序接口，包括：XFI接口、MII接口、GMII接口、SGMII接口、RGMII接口、XGMII接口、Serdes接口、XAUI接口或RXAUI接口。

电模块303用于：

通过PHY芯片将接收的数据包输出给RJ-45接口，通过RJ-45接口发送给预设设备，或者，

通过PHY芯片将接收的数据包输出给RJ-45接口，通过RJ-45接口发送给交换机，交换机用于将数据包转发给预设设备。

应当理解，设备30仅为本发明实施例提供的一个例子，并且，设备30可具有比示出的部件更多或更少的部件，可以组合两个或更多个部件，或者可具有部件的不同配置实现。

可理解的，关于设备30包括的功能模块的具体实现方式，可参考前述图1所示的方法实施例和图2实施例，此处不再赘述。

图3仅仅用于解释本发明实施例，不应对本发明作出限制。

本发明提供了又一种基于FPGA芯片的程序代码执行设备，可用于实现图1实施例所述的一种基于FPGA芯片的程序代码执行方法。其中，图4所示的设备可用于执行图1实施例中的描述内容。

如图4所示，设备40可包括但不限于：输入接口400、存储器401、处理器402、WIFI通信模块403、FPGA芯片404。

输入接口400和处理器402的具体实施方法或功能，可参考图2中处理器的功能，本发明实施例不再赘述。

FPGA芯片404的具体实施方法或功能，可参考图2中FPGA芯片的功能，本发明实施例不再赘述。

WIFI通信模块403，可用于：

通过WIFI通信模块将数据包发送给预设设备。

当预设设备包括：第一预设设备和第二预设设备时，

WIFI通信模块403，可用于：

将通过WIFI通信模块将所述数据包分别发送给所述第一预设设备和所述第二预设设备。

其中，WIFI模块采用正交频分多址接入（Orthogonal Frequency DivisionMultiple Access，OFDMA）技术，另一方面，WIFI模块集成了若干天线的通信模块。

应当理解，设备40仅为本发明实施例提供的一个例子，并且，设备40可具有比示出的部件更多或更少的部件，可以组合两个或更多个部件，或者可具有部件的不同配置实现。

可理解的，关于设备40包括的功能模块的具体实现方式，可参考前述图1所示的方法实施例和图2实施例，此处不再赘述。

图4仅仅用于解释本发明实施例，不应对本发明作出限制。

本发明提供了又一种基于FPGA芯片的程序代码执行设备，可用于实现图1实施例所述的一种基于FPGA芯片的程序代码执行方法。其中，图5所示的设备可用于执行图1实施例中的描述内容。

如图5所示，设备50可包括但不限于：输入接口500、存储器501、处理器502、5G通信模块503、FPGA芯片504。

输入接口500和处理器502的具体实施方法或功能，可参考图2中处理器的功能，本发明实施例不再赘述。

FPGA芯片504的具体实施方法或功能，可参考图2中FPGA芯片的功能，本发明实施例不再赘述。

5G通信模块503，可用于：

将数据包发送给预设设备；5G通信模块503的通信接口，可包括但不限于：PCIE接口、千兆以太网接口、1G以太网接口、10G以太网接口、USB3.0接口等。或者，

将数据包发送给基站，基站用于将数据包转发给预设设备。

当预设设备包括：第一预设设备和第二预设设备时，

将数据包分别发送给第一预设设备和第二预设设备。与第一预设设备相连的第一显示设备、与第二预设设备相连的第二显示设备，可分别显示上述超高清视频。或者，

将数据包发送给所述第一基站，通过第一基站将数据包转发给第二基站，通过第二基站将数据包转发给预设设备。

应当理解，设备50仅为本发明实施例提供的一个例子，并且，设备50可具有比示出的部件更多或更少的部件，可以组合两个或更多个部件，或者可具有部件的不同配置实现。

可理解的，关于设备50包括的功能模块的具体实现方式，可参考前述图1所示的方法实施例和图2实施例，此处不再赘述。

图5仅仅用于解释本发明实施例，不应对本发明作出限制。

本发明提供了又一种基于FPGA芯片的程序代码执行设备，可用于实现图1实施例所述的一种基于FPGA芯片的程序代码执行方法。其中，图6所示的设备可用于执行图1实施例中的描述内容。

如图6所示，设备60可包括但不限于：输入接口600、存储器601、处理器602、5G通信模块603、FPGA芯片604。

输入接口600和处理器602的具体实施方法或功能，可参考图2中处理器的功能，本发明实施例不再赘述。

FPGA芯片604的具体实施方法或功能，可参考图2中FPGA芯片的功能，本发明实施例不再赘述。

5G通信模块603，可用于：

在调制解调器将上述数据包进行调制后，用于将调制后的信号通过60Ghz频段的毫米波通信技术发送给预设设备。

当预设设备包括：第一预设设备和第二预设设备时，

60G通信模块603，可用于：

通过60Ghz频段的毫米波通信技术将数据包分别发送给第一预设设备和第二预设设备。

应当理解，设备60仅为本发明实施例提供的一个例子，并且，设备60可具有比示出的部件更多或更少的部件，可以组合两个或更多个部件，或者可具有部件的不同配置实现。

可理解的，关于设备60包括的功能模块的具体实现方式，可参考前述图1所示的方法实施例和图2实施例，此处不再赘述。

图6仅仅用于解释本发明实施例，不应对本发明作出限制。

本领域普通技术人员可以意识到，结合本发明中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的设备、***和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本发明所提供的几个实施例中，应该理解到，所揭露的设备、***和方法，可以通过其它的方式实现。例如，以描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

上述描述的***、设备的实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、设备、***或单元的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本发明实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (11)

1.一种基于FPGA芯片的程序代码执行方法，其特征在于，包括：

设备检测到控制指令，所述控制指令用于指示所述设备调用所述控制指令关联的程序代码；所述程序代码用于所述设备对获取的超高清视频进行压缩，或者所述程序代码用于所述设备对已压缩的超高清视频进行解压；

响应于所述控制指令，所述设备调用所述控制指令关联的程序代码，并将所述程序代码加载到FPGA芯片中；

所述设备通过所述FPGA芯片执行所述程序代码以对所述获取的超高清视频进行压缩，或者所述设备通过所述FPGA芯片执行所述程序代码对所述已压缩的超高清视频进行解压缩；

所述设备检测到控制指令，包括：

当用户将所述设备的拨码开关拨至第一侧时，所述设备检测到所述设备的微控制单元的预设的I/O接口的电平为“0”，所述“0”电平指示出所述设备为发送设备，且所述“0”I/O接口电平关联的程序代码用于所述设备对获取的超高清视频进行压缩；所述“0”I/O接口电平关联的程序代码，包括：用于压缩所述获取的超高清视频的压缩算法；所述预设的I/O接口为所述微控制单元的任一个接口；或者，

当用户将所述设备的拨码开关拨至第二侧时，所述设备检测到所述设备的微控制单元的预设的I/O接口的电平为“1”，所述“1”电平指示出所述设备为接收设备，且所述“1”I/O接口电平关联的程序代码用于所述设备对已压缩的超高清视频进行解压缩；所述“1”I/O接口电平关联的程序代码包括：用于对已压缩的超高清视频进行解压缩的解压缩算法；其中，所述第一侧所处的位置与所述第二侧所处的位置相对应或对称。

2.如权利要求1所述的基于FPGA芯片的程序代码执行方法，其特征在于，

所述设备检测到控制指令，包括：

所述设备检测到通过控制接口接收的由控制设备发送的第一控制指令，所述第一控制指令用于指示：所述设备为发送设备，且所述设备调用所述第一控制指令关联的程序代码以对获取的超高清视频进行压缩；或者，

所述设备检测到通过控制接口接收的由所述控制设备发送的第二控制指令，所述第二控制指令用于指示：所述设备为接收设备，且所述设备调用所述第二控制指令关联的程序代码以对已压缩的超高清视频进行解压缩；其中，所述控制接口包括：USB接口、RS232接口、SPI接口、网口或I2C接口。

3.如权利要求1所述的基于FPGA芯片的程序代码执行方法，其特征在于，

响应于所述控制指令，所述设备调用所述控制指令关联的程序代码，包括：

响应于所述控制指令，所述设备从集成在所述设备中的存储器中调用所述控制指令关联的程序代码；或者，

响应于所述控制指令，所述设备从与所述设备的云端数据库中调用所述控制指令关联的程序代码；所述云端数据库包括：开源的程序代码数据库。

4.如权利要求1所述的基于FPGA芯片的程序代码执行方法，其特征在于，

响应于所述控制指令，所述设备调用所述控制指令关联的程序代码，并将所述程序代码加载到FPGA芯片中，包括：

响应于所述控制指令，所述设备通过内部集成的微控制单元调用所述控制指令关联的程序代码，并通过所述微控制单元的SPI接口将所述程序代码加载到FPGA芯片中。

5.如权利要求3所述的基于FPGA芯片的程序代码执行方法，其特征在于，

所述存储器包括：FLASH存储器；所述控制指令包括：第一控制指令和第二控制指令；所述第一控制指令用于指示所述设备调用所述第一控制指令关联的程序代码以对获取的超高清视频进行压缩；所述第二控制指令用于指示所述设备调用所述第二控制指令关联的程序代码以对已压缩的超高清视频进行解压缩；

响应于所述控制指令，所述设备从集成在所述设备中的存储器中调用所述控制指令关联的程序代码，包括：

响应于所述第一控制指令，所述设备从集成在所述设备中的FLASH存储器中的第一存储区调用对获取的超高清视频进行压缩的程序代码；或者，

响应于所述第二控制指令，所述设备从集成在所述设备中的FLASH存储器中的第二存储区调用对已压缩的超高清视频进行解压缩的程序代码。

6.如权利要求1所述的基于FPGA芯片的程序代码执行方法，其特征在于，

所述设备通过所述FPGA芯片执行所述程序代码以对所述获取的超高清视频进行压缩，包括：

所述设备通过所述FPGA芯片执行所述程序代码以对所述获取的超高清视频进行压缩，获得码流数据；

其中，所述码流数据用于所述设备通过通信协议进行封装，获得数据包；所述程序代码包括：用于压缩所述获取的超高清视频的压缩算法；所述通信协议包括：UDP通信协议、TCP通信协议或自定义通信协议。

7.如权利要求1所述的基于FPGA芯片的程序代码执行方法，其特征在于，

所述设备通过所述FPGA芯片执行所述程序代码对所述已压缩的超高清视频进行解压缩，包括：

所述设备通过所述FPGA芯片执行所述程序代码对码流数据进行解压缩，得到超高清视频；

其中，所述已压缩的超高清视频包括：所述码流数据；所述程序代码包括：用于对所述码流数据进行解压缩的解压缩算法。

8.如权利要求6所述的基于FPGA芯片的程序代码执行方法，其特征在于，

所述设备通过所述FPGA芯片执行所述程序代码以对所述获取的超高清视频进行压缩，获得码流数据之后，还包括：

所述设备通过通信协议将所述码流数据封装成数据包；所述通信协议包括：UDP通信协议、TCP通信协议或自定义通信协议；所述数据包包括：UDP数据包、TCP数据包或自定义数据包。

9.如权利要求8所述的基于FPGA芯片的程序代码执行方法，其特征在于，

所述设备通过通信协议将所述码流数据封装成数据包之后，还包括：

所述设备通过通信模块将所述数据包进行发送；所述通信模块包括：光模块、电模块、5G通信模块、WIFI通信模块或0G通信模块；其中，电模块包括：PHY芯片和RJ-45接口。

10.如权利要求7所述的基于FPGA芯片的程序代码执行方法，其特征在于，

所述设备通过所述FPGA芯片执行所述程序代码对码流数据进行解压缩，得到超高清视频之后，还包括：

所述设备通过输出接口将所述超高清视频输出到与所述设备耦合的显示设备；所述显示设备用于显示所述超高清视频；所述输出接口包括：HDMI接口、VGA接口、USB接口、Type-C接口或DVI接口中的一种或多种。

11.一种基于FPGA芯片的程序代码执行设备，其特征在于，包括：

处理器和FPGA芯片，其中，

所述处理器用于检测到控制指令，所述控制指令用于指示所述设备调用所述控制指令关联的程序代码；所述程序代码用于所述设备对获取的超高清视频进行压缩，或者对已压缩的超高清视频进行解压缩；

所述FPGA芯片用于执行所述程序代码以对未压缩的超高清视频进行压缩，或者所述FPGA芯片执行所述程序代码对所述已压缩的超高清视频进行解压缩；

所述设备检测到控制指令，包括：

当用户将所述设备的拨码开关拨至第一侧时，所述设备检测到所述设备的微控制单元的预设的I/O接口的电平为“0”，所述“0”电平指示出所述设备为发送设备，且所述“0”I/O接口电平关联的程序代码用于所述设备对获取的超高清视频进行压缩；所述“0”I/O接口电平关联的程序代码，包括：用于压缩所述获取的超高清视频的压缩算法；所述预设的I/O接口为所述微控制单元的任一个接口；或者，

当用户将所述设备的拨码开关拨至第二侧时，所述设备检测到所述设备的微控制单元的预设的I/O接口的电平为“1”，所述“1”电平指示出所述设备为接收设备，且所述“1”I/O接口电平关联的程序代码用于所述设备对已压缩的超高清视频进行解压缩；所述“1”I/O接口电平关联的程序代码包括：用于对已压缩的超高清视频进行解压缩的解压缩算法；其中，所述第一侧所处的位置与所述第二侧所处的位置相对应或对称。