CN213547715U - 高清视频数据的发送设备、接收设备及传输*** - Google Patents

Abstract

本实用新型公开了高清视频数据的发送设备、接收设备及传输***，传输***包括：输入接口、转换芯片、第一集成电路以及第一通信模块；输入接口用于接收不同色彩空间格式的高清视频数据；转换芯片用于通过转换芯片的第一通信时序接口将高清视频数据输出给第一集成电路；第一集成电路用于将高清视频数据进行处理，获得数据包；第一通信模块用于将数据包进行发送；第一通信模块的传输速率不低于第一阈值；其中，输入接口、转换芯片、第一集成电路以及第一通信模块依次连接。采用本实用新型，发送设备可通过第一通信模块及基于网线或光纤将高清视频数据传输给接收设备，可实现质量无损的高清视频超低时延传输。

Description

高清视频数据的发送设备、接收设备及传输***

技术领域

本实用新型涉及通信技术领域，尤其涉及高清视频数据的发送设备、接收设备及传输***。

背景技术

随着科技的迅猛发展，人们对视频播放时的清晰度、画质或流畅性等方面的要求越来越高，对视频传输距离要求也越来越远，但是高清视频的数据量较大，因而要求较高的传输带宽，目前，市面上可达到上述要求的产品十分稀缺，且效果不尽人意。

发明内容

基于以上存在的问题以及现有技术的缺陷，本实用新型提供了高清视频数据的发送设备、接收设备及传输***，发送设备可通过第一通信模块及基于网线或光纤将无压缩的高清视频数据传输给接收设备，可实现质量无损的高清视频超低时延传输。

第一方面，本实用新型提供了高清视频数据的发送设备，该发送设备包括：

输入接口、转换芯片、第一集成电路以及第一通信模块；所述输入接口用于接收不同色彩空间格式的高清视频数据；所述转换芯片用于通过所述转换芯片的第一通信时序接口将所述高清视频数据输出给所述第一集成电路；高清视频数据所述第一集成电路用于将所述高清视频数据进行处理，获得数据包；所述第一通信模块用于将所述数据包进行发送；所述第一通信模块的传输速率不低于第一阈值；其中，所述输入接口、所述转换芯片、所述第一集成电路以及所述第一通信模块依次连接。

第二方面，本实用新型提供了高清视频数据的发送设备，该发送设备包括：

输入接口、第一集成电路以及第一通信模块；所述输入接口用于接收不同色彩空间格式的高清视频数据；所述第一集成电路用于将所述高清视频数据进行处理，获得数据包；所述第一通信模块用于将所述数据包进行发送；所述第一通信模块的传输速率不低于第一阈值。

第三方面，本实用新型提供了高清视频数据的接收设备，该接收设备包括：

第二通信模块、第二集成电路、转换芯片及输出接口；所述第二通信模块用于获取数据包；所述第二集成电路用于将所述数据包进行处理，获得高清视频数据；所述转换芯片用于通过所述转换芯片的第三通信时序接口将所述高清视频数据输出到所述输出接口；所述第二通信模块的传输速率不低于第二阈值；输出接口，用于：将所述高清视频数据输出到与所述接收设备相连接的输出设备。

第四方面，本实用新型提供了高清视频数据的接收设备，该接收设备包括：

第二通信模块、第二集成电路以及输出接口；所述第二通信模块用于获取数据包；所述第二集成电路用于将所述数据包进行处理，获得高清视频数据；所述第二通信模块的传输速率不低于第二阈值；输出接口，用于：将所述高清视频数据输出到与所述接收设备相连接的输出设备。

第五方面，本实用新型提供了高清视频数据的传输***，该传输***包括：

发送设备和接收设备；所述发送设备与所述接收设备基于网线或光纤进行连接；其中，

所述发送设备包括：输入接口、转换芯片、第一集成电路以及第一通信模块；所述输入接口、所述转换芯片、所述第一集成电路以及所述第一通信模块相互连接；

所述发送设备用于：

通过所述输入接口接收高清视频数据，通过所述转换芯片将所述高清视频数据转换为高清视频数据；通过所述第一集成电路将所述高清视频数据处理成数据包，通过所述第一通信模块将所述数据包进行发送；

所述接收设备包括：第二通信模块、第二集成电路以及转换芯片；

所述接收设备用于：

通过所述第二通信模块用于获取数据包，通过所述第二集成电路将所述数据包进行处理，获得高清视频数据，通过转换芯片将所述高清视频数据转换为所述高清视频数据。

附图说明

为了更清楚地说明本实用新型实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1－20是本实用新型提供的高清视频数据的发送设备的示意结构图；

图21－40是本实用新型提供的高清视频数据的接收设备的结构示意图；

图41是本实用新型提供的高清视频数据的传输***的示意图。

具体实施方式

下面将结合本实用新型中的附图，对本实用新型中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。

参见图1，是本实用新型提供的一种不同色彩空间格式的高清视频数据的发送设备的结构示意图。如图1所示，发送设备10，可包括但不限于：输入接口 101、第一集成电路102、第一通信模块103之外，还可包括转换芯片，应当说明的，该转换芯片与第一集成电路102分别独立集成在发送设备10；其中，

输入接口101，用于接收不同色彩空间格式的高清视频数据；

转换芯片，用于通过与所述输入接口101耦合的接口接收到高清视频数据之后，通过转换芯片的第一通信时序接口将高清视频数据输出给第一集成电路；

其中，第一通信时序接口，包括：LVDS(Low－Voltage Differential Signaling，低电压差分信号)接口、TTL(Transistor Transistor Logic)接口、MIPI接口或自定义接口。应当说明的，LVDS接口或TTL接口分别为用于高清视频数据中音频与视频单独分开传输的接口；自定义接口为用于高清视频数据中音频与视频混合传输的接口。

第一集成电路102，可用于将高清视频数据基于通信协议处理为数据包；

第一通信模块103，用于将数据包进行发送。

应当说明的，本申请实施例中的不同色彩空间格式的高清视频数据为源数据或raw data。

应当说明的，上述不同色彩空间格式的高清视频数据可包括但不限于：如文字、数据、声音、图形、图像或视频(如1080P、4K或8K分辨率、帧率为30FPS、 60FPS、100FPS或120FPS的高清视频)等多媒体数据等。高清视频数据还可包括但不限于下述特点：高动态范围HDR(High Dynamic Range Imaging)，不同色彩空间格式可为4：2：2的YUV方式、4：2：0的YUV方式、4：4：4的YUV 方式或8bit深度的RGB方式。

应当说明的，输入接口101，可包括但不限于：

HDMI(High Definition Multimedia Interface，高清多媒体接口)接口、Type－C接口、DP(DisplayPort)接口、USB(Universa lSerial Bus)接口、VGA接口、LVDS 接口、TTL接口、DVI(Digita lVisual Interface)接口或MIPI(Mobile Industry ProcessorInterface)接口。

上述通信协议包括：UDP通信协议、TCP通信协议或自定义通信协议；第一集成电路102，可包括但不限于：FPGA芯片或ASIC芯片。

第一集成电路102，具体可用于：

将高清视频数据基于UDP通信协议封装为UDP数据包；或者

将高清视频数据基于TCP通信协议封装为TCP数据包；或者

将高清视频数据基于自定义通信协议封装为自定义数据包。

应当说明的，第一集成电路102，具体还可用于：

基于无失真编码算法将高清视频数据通过进行压缩，获得第一数据，将第一数据通过通信协议进行封装，获得数据包。

无失真编码算法，包括：

游程编码算法、哈夫曼编码算法、二值图像的常数块编码算法、四叉树编码算法、小波变换编码算法或自定义算术编码算法。

以自定义算术编码算法为例，第一集成电路102，可基于自定义算术编码算法，将高清视频数据中的冗余数据进行压缩，获得第一数据，将第一数据通过通信协议进行封装，获得数据包。

举例来说，当高清视频数据为占用6个字节的0时，即000000000000时，第一集成电路基于自定义算术编码算法，将高清视频数据中的冗余数据进行压缩后，可得到只需要占用2个字节的第一数据(0600)，实现了对高清视频数据中冗余数据的压缩。

应当说明的，第一通信模块103的传输速率不低于第一阈值；

第一通信模块103，可包括但不限于：电模块或光模块，其中，电模块包括： PHY芯片以及RJ－45接口，光模块的传输速率不低于第一阈值；电模块的传输速率不低于第一阈值；第一阈值可包括但不限于：1Gbps、2.5Gbps、5Gbps、 10Gbps或25Gbps。

发送设备10，还可用于：

在发送设备10将数据包发送给第一通信模块103之后，通过第一通信模块将数据包输出接收设备；或者，

在发送设备10将数据包发送给第一通信模块103之后，通过第一通信模块将数据包输出交换机，交换机可用于将该数据包转发给接收设备。

应当理解，图1的发送设备10仅为本申请实施例提供的一个例子，发送设备10可具有比示出的部件更多或更少的部件，可以组合两个或更多个部件，或者可具有部件的不同配置实现。

结合图1，当第一集成电路102为FPGA芯片、第一通信模块103为电模块时，如图2所示，发送设备10包括：输入接口101，转换芯片、FPGA芯片以及电模块。

FPGA芯片，可用于：

在通过转换芯片的第一通信时序接口所输出的高清视频数据输出给FPGA 芯片之后，基于UDP通信协议将上述高清视频数据封装为UDP数据包，或者，

在通过转换芯片的第一通信时序接口所输出的高清视频数据输出给FPGA 芯片之后，基于TCP通信协议封装为TCP数据包，或者，

在通过转换芯片的第一通信时序接口所输出的高清视频数据输出给FPGA 芯片之后，基于自定义通信协议封装为自定义数据包。

电模块，包括：PHY芯片(以太网物理层数据收发器)以及RJ－45接口；电模块，可用于：

在FPGA芯片将数据包输出给集成在FPGA芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给PHY芯片之后，

通过PHY芯片将UDP数据包经过调制后输出给RJ－45接口，通过RJ－45接口发送给接收设备，或者，

通过PHY芯片将TCP数据包经过调制后输出给RJ－45接口，通过RJ－45接口发送给接收设备，或者，

通过PHY芯片将自定义数据包经过调制后输出给RJ－45接口，通过RJ－45 接口发送给接收设备，

或者，

在FPGA芯片将数据包输出给集成在FPGA芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给PHY芯片之后，通过PHY芯片将UDP 数据包经过编码、调制后输出给RJ－45接口，通过RJ－45接口发送给交换机，交换机用于将UDP数据包转发给接收设备，或者，

通过PHY芯片将TCP数据包经过编码、调制后输出给RJ－45接口，通过RJ－45 接口发送给交换机，交换机用于将TCP数据包转发给接收设备，或者，

通过PHY芯片将自定义数据包经过编码、调制后输出给RJ－45接口，通过 RJ－45接口发送给交换机，交换机用于将自定义数据包转发给接收设备。

应当说明的，当接收设备包括：第一接收设备以及第二接收设备时，

电模块用于：

在FPGA芯片将数据包输出给集成在FPGA芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给PHY芯片之后，通过PHY芯片将数据包经过编码、调制后输出给RJ－45接口，通过RJ－45接口发送给第一接收设备以及第二接收设备，或者，

通过PHY芯片将数据包经过编码、调制后输出给RJ－45接口，通过RJ－45 接口发送给交换机，交换机用于将数据包转发给第一接收设备以及所述第二接收设备。第二通信时序接口可包括但不限于：XFI接口、MII(Media Independent Interface)接口、GMII(Gigabit Media Independent Interface)接口、SGMII(Serial Gigabit MediaIndependent Interface)接口、RGMII(Reduced Gigabit Media Independent Interface)接口、XGMII接口、Serdes接口、XAUI接口或RXAUI接口。

应当说明的，图2中未详细阐述的接口或模块的功能或定义，请参考图1 实施例。

结合图1，当第一集成电路102为ASIC芯片、第一通信模块103为电模块时，如图3所示，发送设备10包括：输入接口101，转换芯片、ASIC芯片以及电模块。

ASIC芯片，可用于：

在通过转换芯片的第一通信时序接口所输出的高清视频数据输出给ASIC芯片之后，基于UDP通信协议封装为UDP数据包；或者，

在通过转换芯片的第一通信时序接口所输出的高清视频数据输出给ASIC芯片之后，基于TCP通信协议封装为TCP数据包；或者，

在通过转换芯片的第一通信时序接口所输出的高清视频数据输出给ASIC芯片之后，基于自定义通信协议封装为自定义数据包；

当接收设备包括：第一接收设备以及第二接收设备时，

电模块用于：

在ASIC芯片将数据包输出给集成在ASIC芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给PHY芯片之后，

通过PHY芯片将数据包经过编码、调制后输出给RJ－45接口，通过所述RJ－45 接口发送给第一接收设备以及第二接收设备，或者，

通过PHY芯片将数据包经过编码、调制后输出给RJ－45接口，通过RJ－45 接口发送给交换机，交换机用于将数据包转发给第一接收设备以及第二接收设备。

应当说明的，图3中未详细阐述的接口或模块的功能或定义，请参考图1 或2实施例。

结合图1，当第一集成电路102为FPGA芯片、第一通信模块103为光模块时，如图4所示，发送设备10包括：输入接口101，转换芯片、FPGA芯片以及光模块。

FPGA芯片，可用于：

在通过转换芯片的第一通信时序接口所输出的高清视频数据输出给FPGA 芯片之后，基于UDP通信协议封装为UDP数据包，或者，

在通过转换芯片的第一通信时序接口所输出的高清视频数据输出给FPGA 芯片之后，基于TCP通信协议封装为TCP数据包，或者，

在通过转换芯片的第一通信时序接口所输出的高清视频数据输出给FPGA 芯片之后，基于自定义通信协议封装为自定义数据包；

光模块，可用于：

在FPGA芯片将数据包输出给集成在FPGA芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给光模块之后，

将UDP数据包转化为光信号，并将光信号发送给接收设备，或者，

将TCP数据包转化为光信号，并将光信号发送给接收设备，或者，

将自定义数据包转化为光信号，并将光信号发送给接收设备，或者，

将UDP数据包转化为光信号，并将光信号发送给交换机，交换机用于将光信号转发给接收设备，或者，

将TCP数据包转化为光信号，并将光信号发送给交换机，交换机用于将光信号转发给接收设备，或者，

将自定义数据包转化为光信号，并将光信号发送给交换机，交换机用于将光信号转发给接收设备。

当接收设备包括：第一接收设备以及第二接收设备时，

光模块用于：

在FPGA芯片将数据包输出给集成在FPGA芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给光模块之后，

将数据包转换为光信号，并将光信号发送给第一接收设备以及所述第二接收设备，或者，

光模块用于将数据包转换为光信号，并将光信号发送给交换机，交换机用于将光信号转发给第一接收设备以及第二接收设备。

应当说明的，图4中未详细阐述的接口或模块的功能或定义，请参考图1 实施例。

结合图1，当第一集成电路102为ASIC芯片、第一通信模块103为光模块时，如图5所示，发送设备10包括：输入接口101，转换芯片、ASIC芯片以及光模块。

ASIC芯片，可用于：

在通过转换芯片的第一通信时序接口所输出的高清视频数据输出给ASIC芯片之后，基于UDP通信协议封装为UDP数据包；或者，

在通过转换芯片的第一通信时序接口所输出的高清视频数据输出给ASIC芯片之后，基于TCP通信协议封装为TCP数据包；或者，

在通过转换芯片的第一通信时序接口所输出的高清视频数据输出给ASIC芯片之后，基于自定义通信协议封装为自定义数据包。

当接收设备包括：第一接收设备以及第二接收设备时，

光模块用于：

在ASIC芯片将数据包输出给集成在ASIC芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给光模块之后，

将数据包转换为光信号，并将光信号发送给第一接收设备以及第二接收设备，或者，

光模块用于：

在ASIC芯片将数据包输出给集成在ASIC芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给光模块之后，

将数据包转换为光信号，并将光信号发送给交换机，交换机用于将光信号转发给第一接收设备以及第二接收设备。

应当说明的，图5中未详细阐述的接口或模块的功能或定义，请参考图1 以及图4实施例。

参见图6，是本实用新型提供的又一种高清视频数据的发送设备的结构示意图。如图6所示，发送设备10，可包括但不限于：输入接口101、第一集成电路 102以及第一通信模块103之外，还可包括：转换芯片，其中，转换芯片集成在第一集成电路102的内部；

输入接口101，用于接收高清视频数据；

第一集成电路102，可用于将高清视频数据处理成数据包；

第一集成电路102，具体可用于：

在通过转换芯片的第一通信时序接口将高清视频数据输出给第一集成电路之后，将高清视频数据基于UDP通信协议封装为UDP数据包；或者，

在通过转换芯片的第一通信时序接口将高清视频数据输出给第一集成电路之后，将高清视频数据基于TCP通信协议封装为TCP数据包；或者，

在通过转换芯片的第一通信时序接口将高清视频数据输出给第一集成电路之后，将高清视频数据基于自定义通信协议封装为自定义数据包。

应当说明的，第一集成电路102，具体还可用于：

在通过转换芯片的第一通信时序接口将高清视频数据输出给第一集成电路之后，基于无失真编码算法将高清视频数据通过进行压缩，获得第一数据，将第一数据通过上述通信协议(如：UDP通信协议、TCP通信协议或自定义通信协议)进行封装，获得数据包。

无失真编码算法，包括：

游程编码算法、哈夫曼编码算法、二值图像的常数块编码算法、四叉树编码算法、小波变换编码算法或自定义算术编码算法。第一通信模块103，用于将数据包进行发送。

应当说明的，图6中未详细阐述的接口或模块的功能或定义，请参考图1 实施例。

结合图6，当第一集成电路102为FPGA芯片、第一通信模块103为电模块时，如图7所示，发送设备10，可包括但不限于：输入接口101、FPGA芯片以及电模块，其中，FPGA芯片中集成有转换芯片。

FPGA芯片，可用于：

将FPGA芯片中转换芯片的第一通信时序接口输出的高清视频数据，基于 UDP通信协议封装为UDP数据包，或者，

将FPGA芯片中转换芯片的第一通信时序接口输出的高清视频数据，基于 TCP通信协议封装为TCP数据包，或者，

将FPGA芯片中转换芯片的第一通信时序接口输出的高清视频数据，基于自定义通信协议封装为自定义数据包。

电模块，包括：PHY芯片(以太网物理层数据收发器)以及RJ－45接口；电模块，可用于：

在FPGA芯片将数据包输出给集成在FPGA芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给PHY芯片之后，通过PHY芯片将UDP 数据包输出给所述RJ－45接口，通过RJ－45接口发送给接收设备，或者，

通过PHY芯片将TCP数据包输出给所述RJ－45接口，通过RJ－45接口发送给接收设备，或者，

通过PHY芯片将自定义数据包输出给所述RJ－45接口，通过RJ－45接口发送给接收设备；

或者，

通过PHY芯片将UDP数据包输出给RJ－45接口，通过RJ－45接口发送给交换机，交换机用于将UDP数据包转发给接收设备，或者，

通过PHY芯片将TCP数据包输出给RJ－45接口，通过RJ－45接口发送给交换机，交换机用于将TCP数据包转发给接收设备，或者，

通过PHY芯片将自定义数据包输出给RJ－45接口，通过RJ－45接口发送给交换机，交换机用于将自定义数据包转发给接收设备。

当所述接收设备包括：第一接收设备以及第二接收设备时，

所述电模块用于：

在FPGA芯片将数据包输出给集成在FPGA芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给PHY芯片之后，

通过所述PHY芯片将所述数据包输出给所述RJ－45接口，通过所述RJ－45 接口发送给所述第一接收设备以及所述第二接收设备，或者，

通过所述PHY芯片将所述数据包输出给所述RJ－45接口，通过所述RJ－45 接口发送给交换机，所述交换机用于将所述数据包转发给所述第一接收设备以及所述第二接收设备。

应当说明的，图7中未详细阐述的接口或模块的功能或定义，请参考图1 以及图6实施例。

结合图6，当第一集成电路102为ASIC芯片、第一通信模块103为电模块时，如图8所示，发送设备10，可包括但不限于：输入接口101、ASIC芯片以及电模块，其中，ASIC芯片中集成有转换芯片。

ASIC芯片，可用于：

将ASIC芯片中转换芯片的第一通信时序接口输出的高清视频数据，基于 UDP通信协议封装为UDP数据包；或者，

将ASIC芯片中转换芯片的第一通信时序接口输出的高清视频数据，基于 TCP通信协议封装为TCP数据包；或者，

将ASIC芯片中转换芯片的第一通信时序接口输出的高清视频数据，通过ASIC芯片将所述高清视频数据基于自定义通信协议封装为自定义数据包。

当接收设备包括：第一接收设备以及第二接收设备时，

电模块用于：

在ASIC芯片将数据包输出给集成在ASIC芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给PHY芯片之后，

通过PHY芯片将数据包经过编码、调制后输出给RJ－45接口，通过RJ－45 接口发送给第一接收设备以及第二接收设备，或者，

通过PHY芯片将数据包经过编码、调制后输出给RJ－45接口，通过RJ－45 接口发送给交换机，交换机用于将数据包转发给第一接收设备以及第二接收设备。

应当说明的，图8中未详细阐述的接口或模块的功能或定义，请参考图1 以及图7实施例。

结合图6，当第一集成电路102为FPGA芯片、第一通信模块103为光模块时，如图9所示，发送设备10，可包括但不限于：输入接口101、FPGA芯片以及光模块，其中，FPGA芯片中集成有转换芯片。

FPGA芯片，可用于：

将FPGA芯片中转换芯片的第一通信时序接口输出的高清视频数据，通过 FPGA芯片将高清视频数据基于UDP通信协议封装为UDP数据包，或者，

将FPGA芯片中转换芯片的第一通信时序接口输出的高清视频数据，通过 FPGA芯片将高清视频数据基于TCP通信协议封装为TCP数据包，或者，

将FPGA芯片中转换芯片的第一通信时序接口输出的高清视频数据，通过 FPGA芯片将高清视频数据基于自定义通信协议封装为自定义数据包。

光模块，可用于：

在FPGA芯片将数据包输出给集成在FPGA芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给光模块之后，

将UDP数据包转换为光信号，并将光信号发送给接收设备，或者，

将TCP数据包转换为光信号，并将光信号发送给接收设备，或者，

将自定义数据包转换为光信号，并将光信号发送给接收设备，或者，

将UDP数据包转换为光信号，并将光信号发送给交换机，交换机用于将光信号转发给接收设备，或者，

将TCP数据包转换为光信号，并将光信号发送给交换机，交换机用于将光信号转发给接收设备，或者，

将自定义数据包转换为光信号，并将光信号发送给交换机，交换机用于将光信号转发给接收设备。

当接收设备包括：第一接收设备以及第二接收设备时，

在FPGA芯片将数据包输出给集成在FPGA芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给光模块之后，

光模块用于将数据包转换为光信号，并将光信号发送给第一接收设备以及所述第二接收设备；或者，

光模块用于通过光模块将数据包转换为光信号，并将光信号发送给交换机，交换机用于将光信号转发给第一接收设备以及第二接收设备。

应当说明的，图9中未详细阐述的接口或模块的功能或定义，请参考图1 实施例。

结合图6，当第一集成电路102为ASIC芯片、第一通信模块103为光模块时，如图10所示，发送设备10，可包括但不限于：输入接口101、ASIC芯片以及光模块，其中，ASIC芯片中集成有转换芯片。

ASIC芯片，可用于：

在通过转换芯片的第一通信时序接口所输出的高清视频数据输出给ASIC芯片之后，通过ASIC芯片将高清视频数据基于UDP通信协议封装为UDP数据包，或者，

在通过转换芯片的第一通信时序接口所输出的高清视频数据输出给ASIC芯片之后，通过ASIC芯片将高清视频数据基于TCP通信协议封装为TCP数据包，或者，

在通过转换芯片的第一通信时序接口所输出的高清视频数据输出给ASIC芯片之后，通过ASIC芯片将高清视频数据基于自定义通信协议封装为自定义数据包。

当接收设备包括：第一接收设备以及第二接收设备时，

在ASIC芯片将数据包输出给集成在ASIC芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给光模块之后，

光模块用于：

将数据包转换为光信号，并将光信号发送给第一接收设备以及第二接收设备，或者，

光模块用于：

通过光模块将数据包转换为光信号，并将光信号发送给交换机，交换机用于将光信号转发给第一接收设备以及第二接收设备。

应当说明的，图10中未详细阐述的接口或模块的功能或定义，请参考图1 以及图9实施例。

参见图11，是本实用新型提供的又一种高清视频数据的发送设备的结构示意图。如图11所示，发送设备10，可包括但不限于：输入接口101、第一集成电路102，第一通信模块103，以及转换芯片，其中，转换芯片及第一通信模块 103集成在第一集成电路102的内部。

输入接口101，用于接收高清视频数据；

转换芯片，用于通过转换芯片的第一通信时序接口将高清视频数据输出给第一集成电路102；

第一集成电路102，用于将第一集成电路102中转换芯片的第一通信时序接口输出的高清视频数据进行处理，获得数据包；

第一集成电路102，具体可用于，将第一集成电路102中转换芯片的第一通信时序接口输出的高清视频数据，基于通信协议(如：UDP通信协议、TCP通信协议或自定义通信协议)封装为数据包(如：UDP数据包、TCP数据包或自定义数据包)；

第一集成电路102，具体还可用于，将第一集成电路102中转换芯片的第一通信时序接口输出的高清视频数据，基于无失真编码算法将高清视频数据通过进行压缩，获得第一数据，将第一数据通过通信协议进行封装，获得数据包。

第一通信模块103，用于将数据包进行发送。

应当说明的，图11中未详细阐述的接口或模块的功能或定义，请参考图1 实施例。

结合图11，当第一集成电路102为FPGA芯片、第一通信模块103为电模块时，如图12所示，发送设备10，可包括但不限于：输入接口101、FPGA芯片，电模块，以及转换芯片，其中，转换芯片及电模块集成在FPGA芯片的内部。

FPGA芯片，用于：

将FPGA芯片中转换芯片的第一通信时序接口输出的高清视频数据，基于 UDP通信协议封装为UDP数据包；或者，

将FPGA芯片中转换芯片的第一通信时序接口输出的高清视频数据，基于 TCP通信协议封装为TCP数据包；或者，

将FPGA芯片中转换芯片的第一通信时序接口输出的高清视频数据，基于自定义通信协议封装为自定义数据包；或者，

将FPGA芯片中转换芯片的第一通信时序接口输出的高清视频数据，基于无失真编码算法将高清视频数据通过进行压缩，获得第一数据，将第一数据通过通信协议(如：UDP通信协议、TCP通信协议或自定义通信协议)进行封装，获得数据包(如：UDP数据包、TCP数据包或自定义数据包)。

其中，第一通信时序接口，包括：LVDS接口、TTL接口、MIPI接口或自定义接口。

电模块的传输速率不低于所述第一阈值，电模块包括：PHY芯片以及RJ－45 接口；

电模块用于：

在FPGA芯片将数据包输出给集成在FPGA芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给PHY芯片之后，通过PHY芯片将数据包输出给所述RJ－45接口，通过RJ－45接口发送给接收设备，或者，

通过PHY芯片将数据包经过编码、调制后输出给RJ－45接口，通过RJ－45 接口发送给交换机，交换机用于将数据包转发给接收设备；

数据包包括：UDP数据包、TCP数据包或自定义数据包。

应当说明的，图12中未详细阐述的接口或模块的功能或定义，请参考图1 实施例。

结合图11，当第一集成电路102为FPGA芯片、第一通信模块103为电模块时，如图13所示，发送设备10，可包括但不限于：输入接口101、FPGA芯片，光模块，以及转换芯片，其中，转换芯片及光模块集成在FPGA芯片的内部。

光模块的传输速率不低于第一阈值；

光模块用于：

在FPGA芯片将数据包输出给集成在FPGA芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给光模块之后，

将数据包转换为光信号，并将光信号发送给接收设备，或者，

将数据包转换为光信号，并将光信号发送给交换机，交换机用于将光信号转发给接收设备。

应当说明的，图13中未详细阐述的接口或模块的功能或定义，请参考图12 实施例。

结合图11，当第一集成电路102为FPGA芯片、第一通信模块103为电模块时，如图14所示，发送设备10，可包括但不限于：输入接口101、ASIC芯片，电模块，以及转换芯片，其中，转换芯片及电模块集成在ASIC芯片的内部。

ASIC芯片，用于：

将ASIC芯片中转换芯片的第一通信时序接口输出的高清视频数据，基于 UDP通信协议封装为UDP数据包；或者，

将ASIC芯片中转换芯片的第一通信时序接口输出的高清视频数据，基于 TCP通信协议封装为TCP数据包；或者，

将ASIC芯片中转换芯片的第一通信时序接口输出的高清视频数据，基于自定义通信协议封装为自定义数据包；或者，

将ASIC芯片中转换芯片的第一通信时序接口输出的高清视频数据，基于无失真编码算法将高清视频数据通过进行压缩，获得第一数据，将第一数据通过通信协议(如：UDP通信协议、TCP通信协议或自定义通信协议)进行封装，获得数据包(如：UDP数据包、TCP数据包或自定义数据包)。

其中，第一通信时序接口，包括：LVDS接口、TTL接口、MIPI接口或自定义接口。

电模块用于：

在ASIC芯片将数据包输出给集成在ASIC芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给PHY芯片之后，通过PHY芯片将数据包经过编码、调制后输出给RJ－45接口，通过RJ－45接口发送给接收设备，或者，

通过PHY芯片将数据包经过编码、调制后输出给RJ－45接口，通过RJ－45 接口发送给交换机，交换机用于将数据包转发给接收设备；

应当说明的，图14中未详细阐述的接口或模块的功能或定义，请参考图11 实施例。

结合图11，当第一集成电路102为FPGA芯片、第一通信模块103为电模块时，如图15所示，发送设备10，可包括但不限于：输入接口101、ASIC芯片，光模块，以及转换芯片，其中，转换芯片及光模块集成在ASIC芯片的内部。

光模块用于：

在ASIC芯片将数据包输出给集成在ASIC芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给光模块之后，

将数据包转换为光信号，并将光信号发送给接收设备，或者，

将数据包转换为光信号，并将光信号发送给交换机，交换机用于将光信号转发给接收设备；

数据包包括：UDP数据包、TCP数据包或自定义数据包。

参见图16，是本实用新型提供的一种高清视频数据的发送设备的结构示意图。如图16所示，发送设备10，可包括但不限于：输入接口101、第一集成电路102以及第一通信模块103，其中，输入接口101、第一集成电路102以及第一通信模块103相互连接。

输入接口101，用于接收不同色彩空间格式的高清视频数据；

第一集成电路102，用于基于通信协议将高清视频数据处理成数据包；

第一通信模块103，用于将数据包进行发送。

上述通信协议包括：UDP(User Datagram Protocol，用户数据报协议)通信协议、TCP(Transmission Control Protocol，传输控制协议)通信协议或自定义通信协议；

应当说明的，第一集成电路102，可包括但不限于：FPGA芯片或ASIC芯片。

第一集成电路102，具体可用于：

基于UDP通信协议将高清视频数据封装成UDP数据包，或者，

基于TCP通信协议将高清视频数据封装成TCP数据包，或者，

基于自定义通信协议将高清视频数据封装成自定义数据包。

应当说明的，第一集成电路102，具体还可用于：

基于无失真编码算法将高清视频数据通过进行压缩，获得第一数据，将第一数据通过上述通信协议(如：UDP通信协议、TCP通信协议或自定义通信协议) 进行封装，获得数据包。

应当说明的，第一通信模块的传输速率不低于第一阈值；第一通信模块103，可包括但不限于：电模块或光模块，其中，电模块包括：PHY芯片(以太网物理层数据收发器)以及RJ－45接口，电模块的传输速率不低于第一阈值；光模块的传输速率不低于第一阈值；第一阈值可包括但不限于：1Gbps、2.5Gbps、 5Gbps、10Gbps或25Gbps。

应当说明的，图16中未详细阐述的接口或模块的功能或定义，请参考图1 实施例。

结合图16，当第一集成电路102为FPGA芯片，第一通信模块103为电模块时，参见图17，是本实用新型提供的又一种高清视频数据的发送设备的结构示意图。如图17所示，发送设备10，可包括但不限于：输入接口101、FPGA 芯片以及电模块。

输入接口101，用于接收高清视频数据；

FPGA芯片，用于：

基于UDP通信协议将高清视频数据封装成UDP数据包，或者，

基于TCP通信协议将高清视频数据封装成TCP数据包，或者，

基于自定义通信协议将高清视频数据封装成自定义数据包。

电模块，包括：PHY芯片以及RJ－45接口；电模块，可用于：

在FPGA芯片将数据包输出给集成在FPGA芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给PHY芯片之后，

通过PHY芯片将UDP数据包输出给RJ－45接口，通过RJ－45接口发送给接收设备，或者，

通过PHY芯片将TCP数据包输出给RJ－45接口，通过RJ－45接口发送给接收设备，或者，

通过PHY芯片将自定义数据包输出给RJ－45接口，通过RJ－45接口发送给接收设备；

或者，

通过PHY芯片将UDP数据包输出给RJ－45接口，通过RJ－45接口发送给交换机，交换机用于将UDP数据包转发给接收设备，或者，

通过PHY芯片将TCP数据包输出给RJ－45接口，通过RJ－45接口发送给交换机，交换机用于将TCP数据包转发给接收设备，或者，

通过PHY芯片将自定义数据包输出给RJ－45接口，通过RJ－45接口发送给交换机，交换机用于将自定义数据包转发给接收设备。

应当说明的，当接收设备包括：第一接收设备以及第二接收设备时，

在FPGA芯片将数据包输出给集成在FPGA芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给PHY芯片之后，所述电模块用于：

通过所述PHY芯片将数据包输出给所述RJ－45接口，通过RJ－45接口发送给第一接收设备以及第二接收设备，或者，

通过所述PHY芯片将数据包经过编码、调制后输出给RJ－45接口，通过RJ－45 接口发送给交换机，交换机用于将数据包转发给第一接收设备以及第二接收设备。

应当说明的，图17中未详细阐述的接口或模块的功能或定义，请参考图1 以及图16实施例。

结合图16，当第一集成电路102为ASIC芯片，第一通信模块103为电模块时，参见图18，如图8所示，发送设备10，可包括但不限于：输入接口101、 ASIC芯片以及电模块。

ASIC芯片，可用于：

基于UDP通信协议将输入接口101接收的高清视频数据封装成UDP数据包，或者，

基于TCP通信协议将输入接口101接收的高清视频数据封装成TCP数据包，或者，

基于自定义通信协议将输入接口101接收的高清视频数据封装成自定义数据包。

应当说明的，图18中未详细阐述的接口或模块的功能或定义，请参考图1 以及图17实施例。

结合图16，当第一集成电路102为FPGA芯片，第一通信模块103为光模块时，参见图19，如图19所示，发送设备10，可包括但不限于：输入接口101、 FPGA芯片以及光模块。

FPGA芯片，用于：

基于UDP通信协议将高清视频数据封装成UDP数据包，或者，

基于TCP通信协议将高清视频数据封装成TCP数据包，或者，

基于自定义通信协议将高清视频数据封装成自定义数据包。

光模块，可用于：

在FPGA芯片将数据包输出给集成在FPGA芯片中的MAC单元，通过MAC 单元的第二通信时序接口将数据包输出给光模块之后，

将UDP数据包转换为光信号，并将光信号发送给接收设备，或者，

将TCP数据包转换为光信号，并将光信号发送给接收设备，或者，

将自定义数据包转换为光信号，并将光信号发送给接收设备，或者，

将UDP数据包转换为光信号，并将光信号发送给交换机，交换机用于将光信号转发给接收设备；

将TCP数据包转换为光信号，并将光信号发送给交换机，交换机用于将光信号转发给接收设备，

将自定义数据包转换为光信号，并将光信号发送给交换机，交换机用于将光信号转发给接收设备；

应当说明的，图19中未详细阐述的接口或模块的功能或定义，请参考图1 实施例。

结合图16，当第一集成电路102为ASIC芯片，第一通信模块103为光模块时，参见图20，如图20所示，发送设备10，可包括但不限于：输入接口101、 ASIC芯片以及光模块。

ASIC芯片，用于：

基于UDP通信协议将输入接口101接收的高清视频数据封装成UDP数据包，或者，

基于TCP通信协议将输入接口101接收的高清视频数据封装成TCP数据包，或者，

基于自定义通信协议将输入接口101接收的高清视频数据封装成自定义数据包。

应当说明的，图20中未详细阐述的接口或模块的功能或定义，请参考图1 以及图19实施例。

参见图21，是本实用新型提供的另一种高清视频数据的接收设备的结构示意图。如图21所示，接收设备20，可包括但不限于：第二通信模块201、第二集成电路202以及输出接口203之外，还可包括：转换芯片，应当说明的，转换芯片与第二集成电路202分别独立集成在发接收设备20；其中，

第二通信模块201，可用于：从发送设备获取数据包，或者，从交换机获取数据包；

第二集成电路202，可用于：将数据包基于通信协议处理为高清视频数据；

转换芯片，用于通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口203。其中，第三通信时序接口可包括但不限于：HDMI接口、Type－C 接口、DP接口、USB接口、VGA接口、DVI接口或MIPI接口。

输出接口203，可用于：将上述高清视频数据输出到与接收设备20相连接的输出设备(如：显示设备)。

第二集成电路202，具体可用于：

当数据包为UDP数据包时，将UDP数据包基于UDP通信协议解封装为高清视频数据，或者，

当数据包为TCP数据包时，将TCP数据包基于TCP通信协议解封装为高清视频数据，或者，

当数据包为自定义数据包时，将自定义数据包基于自定义通信协议解封装为高清视频数据。

第二集成电路202，还可用于：

基于通信协议(如：UDP通信协议、TCP通信协议或自定义通信协议)将数据包解封装，获得第一数据，基于无失真解码算法将第一数据解压缩，获得高清视频数据；

更具体的，当数据包为UDP数据包时，将UDP数据包基于UDP通信协议解封装，获得第一数据，基于无失真解码算法将第一数据解压缩，获得高清视频数据；或者，

当数据包为TCP数据包时，将TCP数据包基于TCP通信协议解封装，获得第一数据，基于无失真解码算法将第一数据解压缩，获得高清视频数据；或者，

当数据包为自定义数据包时，将自定义数据包基于自定义通信协议解封装，获得第一数据，基于无失真解码算法将第一数据解压缩，获得高清视频数据。

无失真解码算法，包括：

游程解码算法、哈夫曼解码算法、二值图像的常数块解码算法、四叉树解码算法、小波变换解码算法或自定义算术解码算法。

第二集成电路202，具体可用于：将数据包解封装，得到第一数据之后，基于自定义算术解码算法将第一数据进行内插，恢复出高清视频数据。

应当说明的，第二集成电路202，可包括但不限于：FPGA芯片或ASIC芯片。

应当说明的，第二通信模块201，可包括但不限于：电模块或光模块；光模块的传输速率不低于第二阈值；电模块的传输速率不低于第二阈值；第二阈值可包括但不限于：1Gbps、2.5Gbps、5Gbps、10Gbps或25Gbps。

应当理解，图21的接收设备20仅为本申请实施例提供的一个例子，接收设备20可具有比示出的部件更多或更少的部件，可以组合两个或更多个部件，或者可具有部件的不同配置实现。

结合图21，当第二通信模块201为电模块，第二集成电路202为FPGA芯片时，参见图22，如图22所示，接收设备20，可包括但不限于：电模块、FPGA 芯片、转换芯片以及输出接口203。其中，电模块包括：PHY芯片(以太网物理层数据收发器)以及RJ－45接口；转换芯片与FPGA芯片分别独立集成在接收设备20；

电模块，可用于：

通过RJ－45接口接收由发送设备发送的UDP数据包，通过PHY芯片以及 FPGA芯片中MAC单元的第四通信时序接口将UDP数据包输出到FPGA芯片，其中，第四通信时序接口，可包括但不限于：XFI接口、MII接口、GMII接口、 SGMII接口、RGMII接口、XGMII接口、Serdes接口、XAUI接口或RXAUI接口，或者，

通过RJ－45接口接收由发送设备发送的TCP数据包，通过PHY芯片以及 FPGA芯片中MAC单元的第四通信时序接口将TCP数据包输出到FPGA芯片，或者，

通过RJ－45接口接收由发送设备发送的自定义数据包，通过PHY芯片以及 FPGA芯片中MAC单元的第四通信时序接口将自定义数据包输出到FPGA芯片，或者，

通过RJ－45接口由交换机转发的UDP数据包，通过PHY芯片以及FPGA芯片中MAC单元的第四通信时序接口将UDP数据包输出到FPGA芯片，或者，

通过RJ－45接口由交换机转发的TCP数据包，通过PHY芯片以及FPGA芯片中MAC单元的第四通信时序接口将TCP数据包输出到FPGA芯片，或者，

通过RJ－45接口由交换机转发的自定义数据包，通过PHY芯片以及FPGA 芯片中MAC单元的第四通信时序接口将自定义数据包输出到FPGA芯片。

FPGA芯片，具体可用于：

基于UDP通信协议将UDP数据包解封装为高清视频数据，或者，

基于TCP通信协议将TCP数据包解封装为高清视频数据，或者，

基于自定义通信协议将自定义数据包解封装为高清视频数据，或者，

将数据包解封装，得到第一数据之后，基于无失真解码算法将第一数据进行内插，恢复出高清视频数据。

应当说明的，图22中未详细阐述的接口或模块的功能或定义，请参考图21 实施例。

结合图21，当第二通信模块201为电模块，第二集成电路202为ASIC芯片时，参见图23，如图23所示，接收设备20，可包括但不限于：电模块、ASIC 芯片、转换芯片以及输出接口203。其中，电模块包括：PHY芯片以及RJ－45接口；转换芯片与ASIC芯片分别独立集成在接收设备；

电模块，可用于：

通过RJ－45接口接收由发送设备发送的UDP数据包，通过PHY芯片以及ASIC芯片中MAC单元的第四通信时序接口将UDP数据包输出到ASIC芯片，或者，

通过RJ－45接口接收由发送设备发送的TCP数据包，通过PHY芯片以及 ASIC芯片中MAC单元的第四通信时序接口将TCP数据包输出到ASIC芯片，或者，

通过RJ－45接口接收由发送设备发送的自定义数据包，通过PHY芯片以及 ASIC芯片中MAC单元的第四通信时序接口将自定义数据包输出到ASIC芯片，或者，

通过RJ－45接口由交换机转发的UDP数据包，通过PHY芯片以及ASIC芯片中MAC单元的第四通信时序接口将UDP数据包输出到ASIC芯片，或者，

通过RJ－45接口由交换机转发的TCP数据包，通过PHY芯片以及ASIC芯片中MAC单元的第四通信时序接口将TCP数据包输出到ASIC芯片，或者，

通过RJ－45接口由交换机转发的自定义数据包，通过PHY芯片以及ASIC芯片中MAC单元的第四通信时序接口将自定义数据包输出到ASIC芯片。

ASIC芯片，具体可用于：

基于UDP通信协议将电模块输出的UDP数据包解封装为高清视频数据，或者，

基于TCP通信协议将电模块输出的TCP数据包解封装为高清视频数据，或者，

基于自定义通信协议将电模块输出的自定义数据包解封装为高清视频数据；或者，或者，

将数据包解封装，得到第一数据之后，基于无失真解码算法将第一数据进行内插，恢复出高清视频数据。

应当说明的，图23中未详细阐述的接口或模块的功能或定义，请参考图21 以及图22实施例。

结合图21，当第二通信模块201为电模块，第二集成电路202为FPGA芯片时，参见图24，如图24所示，接收设备20，可包括但不限于：光模块、FPGA 芯片、转换芯片以及输出接口203。

光模块，可用于：

接收由发送设备发送的光信号，并将光信号转换为UDP数据包，通过FPGA 芯片中MAC单元的第四通信时序接口将UDP数据包输出到FPGA芯片，或者，

接收由发送设备发送的光信号，并将光信号转换为TCP数据包，通过FPGA 芯片中MAC单元的第四通信时序接口将TCP数据包输出到FPGA芯片，或者，

接收由发送设备发送的光信号，并将光信号转换为自定义数据包，通过 FPGA芯片中MAC单元的第四通信时序接口将自定义数据包输出到FPGA芯片，或者，

接收由交换机转发的光信号，并将光信号转换为UDP数据包，通过FPGA 芯片中MAC单元的第四通信时序接口将UDP数据包输出到FPGA芯片，或者，

接收由交换机转发的光信号，并将光信号转换为TCP数据包，通过FPGA 芯片中MAC单元的第四通信时序接口将TCP数据包输出到FPGA芯片，或者，

接收由交换机转发的光信号，并将光信号转换为自定义数据包，通过FPGA 芯片中MAC单元的第四通信时序接口将UDP数据包输出到FPGA芯片。

FPGA芯片，可用于：

基于UDP通信协议将UDP数据包解封装为高清视频数据，或者，

基于TCP通信协议将TCP数据包解封装为高清视频数据，或者，

基于自定义通信协议将自定义数据包解封装为高清视频数据。

转换芯片，可用于：将FPGA芯片处理后所获得的高清视频数据转换为高清视频数据；

输出接口203，可用于：将高清视频数据输出到输出设备(如：显示器等显示设备)。

应当说明的，图24中未详细阐述的接口或模块的功能或定义，请参考图21 实施例。

结合图21，当第二通信模块201为电模块，第二集成电路202为ASIC芯片时，参见图25，如图25所示，接收设备21，可包括但不限于：光模块、ASIC 芯片、转换芯片以及输出接口203。

ASIC芯片，可用于：

基于UDP通信协议将光模块输出的UDP数据包解封装为高清视频数据，或者，

基于TCP通信协议将光模块输出的TCP数据包解封装为高清视频数据，或者，

基于自定义通信协议将光模块输出的自定义数据包解封装为高清视频数据。

应当说明的，图25中未详细阐述的接口或模块的功能或定义，请参考图21 以及图24实施例。

结合图21，当第二通信模块201为电模块，第二集成电路202为ASIC芯片时，如图26所示，接收设备20，可包括但不限于：第二通信模块201、第二集成电路202以及输出接口203之外，还包括：转换芯片，转换芯片集成在第二集成电路202的内部；

第二通信模块201，可用于：从发送设备获取数据包，或者，从交换机获取数据包；

第二集成电路202，具体可用于：

当上述数据包为UDP数据包时，基于UDP通信协议将UDP数据包解封装为高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口203；所述第三通信时序接口包括：HDMI接口、Type－C接口、DP接口、USB接口、VGA接口或MIPI接口；或者，

当数据包为TCP数据包时，基于TCP通信协议将TCP数据包解封装为高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口203，或者，

当数据包为自定义数据包时，基于自定义通信协议将自定义数据包解封装为高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口203。

输出接口203，可用于：将高清视频数据输出到显示设备(如：显示器)。

应当说明的，图26中未详细阐述的接口或模块的功能或定义，请参考图21 实施例。

结合图26，当第二通信模块201为电模块，第二集成电路202为FPGA芯片时，如图27所示，接收设备23，可包括但不限于：电模块、FPGA芯片以及输出接口203。其中，FPGA芯片集成有转换芯片。

电模块，可用于：

通过RJ－45接口接收由发送设备发送的UDP数据包，通过PHY芯片以及 FPGA芯片中MAC单元的第四通信时序接口将UDP数据包输出到FPGA芯片，第四通信时序接口，包括：XFI接口、GMII接口、SGMII接口、RGMII接口、 XGMII接口、Serdes接口、XAUI接口或RXAUI接口；或者，

通过RJ－45接口接收由发送设备发送的TCP数据包，通过PHY芯片以及 FPGA芯片中MAC单元的第四通信时序接口将TCP数据包输出到FPGA芯片，或者，

通过RJ－45接口接收由发送设备发送的自定义数据包，通过PHY芯片以及 FPGA芯片中MAC单元的第四通信时序接口将自定义数据包输出到FPGA芯片，或者，

通过RJ－45接口由交换机转发的UDP数据包，通过PHY芯片以及FPGA芯片中MAC单元的第四通信时序接口将UDP数据包输出到FPGA芯片，或者，

通过RJ－45接口由交换机转发的TCP数据包，通过PHY芯片以及FPGA芯片中MAC单元的第四通信时序接口将TCP数据包输出到FPGA芯片，或者，

通过RJ－45接口由交换机转发的自定义数据包，通过PHY芯片以及FPGA 芯片中MAC单元的第四通信时序接口将自定义数据包输出到FPGA芯片。

FPGA芯片，可用于：

当数据包为UDP数据包时，通过FPGA芯片中MAC单元的第四通信时序接口将输入到FPGA芯片的UDP数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口；或者，

当数据包为TCP数据包时，通过FPGA芯片中MAC单元的第四通信时序接口将输入到FPGA芯片的TCP数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口；或者，

当数据包为自定义数据包时，通过FPGA芯片中MAC单元的第四通信时序接口将输入到FPGA芯片的自定义数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口。

输出接口203，可用于：

将高清视频数据输出到显示设备(如：显示器)。

应当说明的，图27中未详细阐述的接口或模块的功能或定义，请参考图21 及图26实施例。

结合图26，当第二通信模块201为电模块，第二集成电路202为ASIC芯片时，如图28所示，接收设备23，可包括但不限于：电模块、ASIC芯片以及输出接口203。其中，ASIC芯片中集成有转换芯片。

电模块，可用于：

通过RJ－45接口接收由发送设备发送的UDP数据包，通过PHY芯片以及 ASIC芯片中MAC单元的第四通信时序接口将UDP数据包输出到ASIC芯片，或者，

通过RJ－45接口接收由发送设备发送的TCP数据包，通过PHY芯片以及 ASIC芯片中MAC单元的第四通信时序接口将TCP数据包输出到ASIC芯片，或者，

通过RJ－45接口接收由发送设备发送的自定义数据包，通过PHY芯片以及 ASIC芯片中MAC单元的第四通信时序接口将自定义数据包输出到ASIC芯片，或者，

通过RJ－45接口由交换机转发的UDP数据包，通过PHY芯片以及ASIC芯片中MAC单元的第四通信时序接口将UDP数据包输出到ASIC芯片，或者，

通过RJ－45接口由交换机转发的TCP数据包，通过PHY芯片以及ASIC芯片中MAC单元的第四通信时序接口将TCP数据包输出到ASIC芯片，或者，

通过RJ－45接口由交换机转发的自定义数据包，通过PHY芯片以及ASIC芯片中MAC单元的第四通信时序接口将自定义数据包输出到ASIC芯片。

ASIC芯片，可用于：

当数据包为UDP数据包时，通过ASIC芯片中MAC单元的第四通信时序接口将输入到ASIC芯片的UDP数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口；或者，

当数据包为TCP数据包时，通过ASIC芯片中MAC单元的第四通信时序接口将输入到ASIC芯片的TCP数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口，或者，

当数据包为自定义数据包时，通过ASIC芯片中MAC单元的第四通信时序接口将输入到ASIC芯片的自定义数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口。

应当说明的，图28中未详细阐述的接口或模块的功能或定义，请参考图21 及图27实施例。

结合图26，当第二通信模块201为电模块，第二集成电路202为FPGA芯片时，如图29所示，接收设备23，可包括但不限于：光模块、FPGA芯片以及输出接口203。其中，FPGA芯片集成有转换芯片。

光模块，可用于：

接收由发送设备发送的光信号，并将光信号转换为UDP数据包，通过FPGA 芯片中MAC单元的第四通信时序接口将UDP数据包输出到FPGA芯片，或者，

接收由发送设备发送的光信号，并将光信号转换为TCP数据包，通过FPGA 芯片中MAC单元的第四通信时序接口将TCP数据包输出到FPGA芯片，或者，

接收由发送设备发送的光信号，并将光信号转换为自定义数据包，通过 FPGA芯片中MAC单元的第四通信时序接口将自定义数据包输出到FPGA芯片，或者，

接收由交换机转发的光信号，并将光信号转换为UDP数据包，通过FPGA 芯片中MAC单元的第四通信时序接口将UDP数据包输出到FPGA芯片，或者，

接收由交换机转发的光信号，并将光信号转换为TCP数据包，通过FPGA 芯片中MAC单元的第四通信时序接口将TCP数据包输出到FPGA芯片，或者，

接收由交换机转发的光信号，并将光信号转换为自定义数据包，通过FPGA 芯片中MAC单元的第四通信时序接口将自定义数据包输出到FPGA芯片。

FPGA芯片，可用于：

当数据包为UDP数据包时，通过FPGA芯片中MAC单元的第四通信时序接口将输入到FPGA芯片的UDP数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将所述高清视频数据输出到输出接口；或者，

当数据包为TCP数据包时，通过所述FPGA芯片中MAC单元的第四通信时序接口将输入到FPGA芯片的TCP数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将所述高清视频数据输出到输出接口；或者，

当数据包为自定义数据包时，通过FPGA芯片中MAC单元的第四通信时序接口将输入到FPGA芯片的自定义数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口。

应当说明的，图29中未详细阐述的接口或模块的功能或定义，请参考图21 实施例。

结合图26，当第二通信模块201为电模块，第二集成电路202为ASIC芯片时，如图30所示，接收设备23，可包括但不限于：光模块、ASIC芯片以及输出接口203。其中，ASIC芯片集成有转换芯片。

电模块，可用于：

通过所述RJ－45接口接收由发送设备发送的TCP数据包，通过PHY芯片以及ASIC芯片中MAC单元的第四通信时序接口将TCP数据包输出到ASIC芯片；或者，

通过所述RJ－45接口接收由发送设备发送的自定义数据包，通过PHY芯片以及ASIC芯片中MAC单元的第四通信时序接口将自定义数据包输出到ASIC 芯片；或者，

通过RJ－45接口由交换机转发的UDP数据包，通过PHY芯片以及ASIC芯片中MAC单元的第四通信时序接口将UDP数据包输出到ASIC芯片，或者，

通过RJ－45接口由交换机转发的TCP数据包，通过PHY芯片以及ASIC芯片中MAC单元的第四通信时序接口将TCP数据包输出到ASIC芯片，或者，

通过RJ－45接口由交换机转发的自定义数据包，通过PHY芯片以及ASIC芯片中MAC单元的第四通信时序接口将自定义数据包输出到ASIC芯片。

ASIC芯片，可用于：

当数据包为UDP数据包时，通过ASIC芯片中MAC单元的第四通信时序接口将输入到ASIC芯片的UDP数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口，或者，

当数据包为TCP数据包时，通过ASIC芯片中MAC单元的第四通信时序接口将输入到ASIC芯片的TCP数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口，或者，

当数据包为自定义数据包时，通过ASIC芯片中MAC单元的第四通信时序接口将输入到ASIC芯片的自定义数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口。

应当说明的，图30中未详细阐述的接口或模块的功能或定义，请参考图21 以及图29实施例。

结合图21，当第二通信模块201为电模块，第二集成电路202为ASIC芯片时，如图31所示，接收设备20，可包括但不限于：第二通信模块201、第二集成电路202以及输出接口203之外，还包括：转换芯片，第二通信模块201以及转换芯片都集成在第二集成电路202的内部；

第二通信模块201，可用于：从发送设备获取数据包，或者，从交换机获取数据包；

第二集成电路202，可用于：通过第二集成电路202中MAC单元的第四通信时序接口将输入到第二集成电路202的数据包进行处理，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口203；

应当说明的，第二集成电路202，可包括但不限于：FPGA芯片或ASIC芯片。

应当说明的，第二通信模块201，可包括但不限于：电模块或光模块；光模块的传输速率不低于第二阈值；电模块的传输速率不低于第二阈值；第二阈值可包括但不限于：1Gbps、2.5Gbps、5Gbps、10Gbps或25Gbps。

结合图31，是本实用新型提供的一种高清视频数据的接收设备的结构示意图。如图32所示，接收设备20，可包括但不限于：电模块、FPGA芯片以及输出接口203之外，还包括：转换芯片，电模块以及转换芯片都集成在FPGA芯片的内部；

电模块包括：PHY芯片以及RJ－45接口；

电模块用于：

通过RJ－45接口接收由发送设备发送的UDP数据包，通过PHY芯片以及FPGA芯片中MAC单元的第四通信时序接口将UDP数据包输出到FPGA芯片，或者，

通过RJ－45接口接收由发送设备发送的TCP数据包，通过PHY芯片以及 FPGA芯片中MAC单元的第四通信时序接口将TCP数据包输出到FPGA芯片，或者，

通过RJ－45接口接收由发送设备发送的自定义数据包，通过PHY芯片以及 FPGA芯片中MAC单元的第四通信时序接口将自定义数据包输出到FPGA芯片，或者，

通过RJ－45接口接收由交换机转发的UDP数据包，通过PHY芯片以及FPGA 芯片中MAC单元的第四通信时序接口将UDP数据包输出到FPGA芯片，或者，

通过RJ－45接口接收由交换机转发的TCP数据包，通过PHY芯片以及FPGA 芯片中MAC单元的第四通信时序接口将所述TCP数据包输出到FPGA芯片，或者，

通过RJ－45接口接收由交换机转发的自定义数据包，通过PHY芯片以及 FPGA芯片中MAC单元的第四通信时序接口将自定义数据包输出到FPGA芯片。

FPGA芯片，用于在FPGA芯片中MAC单元的第四通信时序接口将输入到 FPGA芯片的UDP数据包解封装，获得高清视频数据之后，通过转换芯片的第三通信时序接口将高清视频数据输出到所述输出接口；或者，

FPGA芯片，用于在FPGA芯片中MAC单元的第四通信时序接口将输入到 FPGA芯片的TCP数据包解封装，获得高清视频数据之后，通过转换芯片的第三通信时序接口将高清视频数据输出到所述输出接口；或者，

FPGA芯片，用于在FPGA芯片中MAC单元的第四通信时序接口将输入到 FPGA芯片的自定义数据包解封装，获得高清视频数据之后，通过转换芯片的第三通信时序接口将高清视频数据输出到所述输出接口。

应当说明的，FPGA芯片，还可用于将数据包(如：UDP数据包、TCP数据包或自定义数据包)解封装，获得第一数据，基于无失真解码算法将所述第一数据解压缩，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到所述输出接口；无失真解码算法，包括：游程解码算法、哈夫曼解码算法、二值图像的常数块解码算法、四叉树解码算法、小波变换解码算法或自定义算术解码算法；

应当说明的，图32中未详细阐述的接口或模块的功能或定义，请参考图31 实施例。

结合图31，是本实用新型提供的一种高清视频数据的接收设备的结构示意图。如图33所示，接收设备20，可包括但不限于：光模块、FPGA芯片以及输出接口203之外，还包括：转换芯片，光模块以及转换芯片都集成在FPGA芯片的内部；

光模块，用于：

接收由发送设备发送的光信号，并将光信号转换为UDP数据包，通过FPGA 芯片中MAC单元的第四通信时序接口将UDP数据包输出到FPGA芯片，或者，

接收由发送设备发送的光信号，并将光信号转换为TCP数据包，通过FPGA 芯片中MAC单元的第四通信时序接口将TCP数据包输出到FPGA芯片，或者，

接收由发送设备发送的光信号，并将光信号转换为自定义数据包，通过 FPGA芯片中MAC单元的第四通信时序接口将自定义数据包输出到FPGA芯片，或者，

接收由交换机转发的光信号，并将光信号转换为UDP数据包，通过FPGA 芯片中MAC单元的第四通信时序接口将UDP数据包输出到FPGA芯片，或者，

接收由交换机转发的光信号，并将光信号转换为TCP数据包，通过FPGA 芯片中MAC单元的第四通信时序接口将TCP数据包输出到FPGA芯片，或者，

接收由交换机转发的光信号，并将光信号转换为自定义数据包，通过FPGA 芯片中MAC单元的第四通信时序接口将自定义数据包输出到FPGA芯片。

应当说明的，图33中未详细阐述的接口或模块的功能或定义，请参考图31 及图32实施例。

结合图31，是本实用新型提供的一种高清视频数据的接收设备的结构示意图。如图34所示，接收设备20，可包括但不限于：电模块、ASIC芯片以及输出接口203之外，还包括：转换芯片，电模块以及转换芯片都集成在ASIC芯片的内部；

电模块包括：PHY芯片以及RJ－45接口；

电模块用于：

通过RJ－45接口接收由发送设备发送的UDP数据包，通过PHY芯片以及 ASIC芯片中MAC单元的第四通信时序接口将UDP数据包输出到ASIC芯片，或者，

通过RJ－45接口接收由发送设备发送的TCP数据包，通过PHY芯片以及 ASIC芯片中MAC单元的第四通信时序接口将TCP数据包输出到ASIC芯片，或者，

通过RJ－45接口接收由发送设备发送的自定义数据包，通过PHY芯片以及 ASIC芯片中MAC单元的第四通信时序接口将自定义数据包输出到ASIC芯片，或者，

通过RJ－45接口接收由交换机转发的UDP数据包，通过PHY芯片以及ASIC 芯片中MAC单元的第四通信时序接口将UDP数据包输出到ASIC芯片，或者，

通过RJ－45接口接收由交换机转发的TCP数据包，通过PHY芯片以及ASIC 芯片中MAC单元的第四通信时序接口将所述TCP数据包输出到ASIC芯片，或者，

通过RJ－45接口接收由交换机转发的自定义数据包，通过PHY芯片以及 ASIC芯片中MAC单元的第四通信时序接口将自定义数据包输出到ASIC芯片。

ASIC芯片，用于在ASIC芯片中MAC单元的第四通信时序接口将输入到 ASIC芯片的UDP数据包解封装，获得高清视频数据之后，通过转换芯片的第三通信时序接口将高清视频数据输出到所述输出接口，或者，

ASIC芯片，用于在ASIC芯片中MAC单元的第四通信时序接口将输入到 ASIC芯片的TCP数据包解封装，获得高清视频数据之后，通过转换芯片的第三通信时序接口将高清视频数据输出到所述输出接口，或者，

ASIC芯片，用于在ASIC芯片中MAC单元的第四通信时序接口将输入到 ASIC芯片的自定义数据包解封装，获得高清视频数据之后，通过转换芯片的第三通信时序接口将高清视频数据输出到所述输出接口。

应当说明的，ASIC芯片，还可用于将数据包(如：UDP数据包、TCP数据包或自定义数据包)解封装，获得第一数据，基于无失真解码算法将所述第一数据解压缩，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到所述输出接口；无失真解码算法，包括：游程解码算法、哈夫曼解码算法、二值图像的常数块解码算法、四叉树解码算法、小波变换解码算法或自定义算术解码算法；

应当说明的，图34中未详细阐述的接口或模块的功能或定义，请参考图31 实施例。

结合图31，是本实用新型提供的一种高清视频数据的接收设备的结构示意图。如图35所示，接收设备20，可包括但不限于：光模块、ASIC芯片以及输出接口203之外，还包括：转换芯片，光模块以及转换芯片都集成在ASIC芯片的内部；

光模块，用于：

接收由发送设备发送的光信号，并将光信号转换为UDP数据包，通过ASIC 芯片中MAC单元的第四通信时序接口将UDP数据包输出到ASIC芯片，或者，

接收由发送设备发送的光信号，并将光信号转换为TCP数据包，通过ASIC 芯片中MAC单元的第四通信时序接口将TCP数据包输出到ASIC芯片，或者，

接收由发送设备发送的光信号，并将光信号转换为自定义数据包，通过ASIC 芯片中MAC单元的第四通信时序接口将自定义数据包输出到ASIC芯片，或者，

接收由交换机转发的光信号，并将光信号转换为UDP数据包，通过ASIC 芯片中MAC单元的第四通信时序接口将UDP数据包输出到ASIC芯片，或者，

接收由交换机转发的光信号，并将光信号转换为TCP数据包，通过ASIC 芯片中MAC单元的第四通信时序接口将TCP数据包输出到ASIC芯片，或者，

接收由交换机转发的光信号，并将光信号转换为自定义数据包，通过ASIC 芯片中MAC单元的第四通信时序接口将自定义数据包输出到ASIC芯片。

应当说明的，图35中未详细阐述的接口或模块的功能或定义，请参考图31 及图34实施例。

参见图36，是本实用新型提供的一种高清视频数据的接收设备的结构示意图。如图36所示，接收设备20，可包括但不限于：第二通信模块201、第二集成电路202以及输出接口203，其中，第二通信模块201、第二集成电路202以及输出接口203相互连接。

第二通信模块201，可用于：从发送设备获取数据包，或者，从交换机获取数据包；

第二集成电路202，可用于：将上述数据包基于通信协议进行处理，获得高清视频数据。

输出接口203，可用于：将高清视频数据输出到输出设备(如：显示设备)。

第二集成电路202，具体可用于：

当数据包为UDP数据包时，基于UDP通信协议将所述UDP数据包解封装，获得高清视频数据，或者，

当所述数据包为TCP数据包时，基于TCP通信协议将所述UDP数据包解封装，获得高清视频数据，或者，

当所述数据包为自定义数据包时，基于自定义通信协议将所述自定义数据包解封装，获得高清视频数据；

第二集成电路202，具体还可用于：

当数据包为UDP数据包时，将UDP数据包基于UDP通信协议解封装，获得第一数据，基于无失真解码算法将第一数据解压缩，获得高清视频数据；或者，

当数据包为TCP数据包时，将TCP数据包基于TCP通信协议解封装，获得第一数据，基于无失真解码算法将第一数据解压缩，获得高清视频数据；或者，

当数据包为自定义数据包时，将自定义数据包基于自定义通信协议解封装，获得第一数据，基于无失真解码算法将第一数据解压缩，获得高清视频数据。

无失真解码算法，包括：

游程解码算法、哈夫曼解码算法、二值图像的常数块解码算法、四叉树解码算法、小波变换解码算法或自定义算术解码算法。

应当说明的，输出接口203，可包括但不限于：

HDMI接口、Type－C接口、DP接口、USB接口、VGA接口、DVI接口或 MIPI接口。

应当说明的，第二集成电路202，可包括但不限于：FPGA芯片或ASIC芯片。

应当说明的，第二通信模块201的传输速率不低于第二阈值；

第二通信模块201，可包括但不限于：电模块或光模块；光模块的传输速率不低于第二阈值；电模块的传输速率不低于第二阈值；其中，第二阈值可包括但不限于：1Gbps、2.5Gbps、5Gbps、10Gbps或25Gbps；其中，电模块包括：PHY芯片以及RJ－45接口。

结合图36，当第二通信模块201为电模块，第二集成电路202为FPGA芯片时，如图37所示，是本实用新型提供的又一种高清视频数据的发送设备的结构示意图。如图37所示，接收设备20，可包括但不限于：电模块、FPGA芯片以及输出接口203。

电模块，可用于：

通过所述RJ－45接口接收由发送设备发送的TCP数据包，通过PHY芯片以及FPGA芯片中MAC单元的第四通信时序接口将TCP数据包输出到FPGA芯片，或者，

通过所述RJ－45接口接收由发送设备发送的自定义数据包，通过PHY芯片以及FPGA芯片中MAC单元的第四通信时序接口将自定义数据包输出到FPGA 芯片，或者，

通过RJ－45接口由交换机转发的UDP数据包，通过PHY芯片以及FPGA芯片中MAC单元的第四通信时序接口将UDP数据包输出到FPGA芯片，或者，

通过RJ－45接口由交换机转发的TCP数据包，通过PHY芯片以及FPGA芯片中MAC单元的第四通信时序接口将TCP数据包输出到FPGA芯片，或者，

通过RJ－45接口由交换机转发的自定义数据包，通过PHY芯片以及FPGA 芯片中MAC单元的第四通信时序接口将自定义数据包输出到FPGA芯片。

FPGA芯片，可用于：

当数据包为UDP数据包时，通过FPGA芯片中MAC单元的第四通信时序接口将输入到FPGA芯片的UDP数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口203，或者，

当数据包为TCP数据包时，通过FPGA芯片中MAC单元的第四通信时序接口将输入到FPGA芯片的TCP数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口203，或者，

当数据包为自定义数据包时，通过FPGA芯片中MAC单元的第四通信时序接口将输入到FPGA芯片的自定义数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口203；

应当说明的，FPGA芯片，还可用于：

将数据包(如：UDP数据包、TCP数据包或自定义数据包)基于通信协议(如： UDP通信协议、TCP通信协议或自定义通信协议)解封装，获得第一数据，基于无失真解码算法将第一数据解压缩，获得高清视频数据。

输出接口203，用于：

将高清视频数据输出到与接收设备相连接的输出设备；

应当说明的，图37中未详细阐述的接口或模块的功能或定义，请参考图36 实施例。

结合图36，当第二通信模块201为电模块，第二集成电路202为ASIC芯片时，如图38所示，接收设备20，可包括但不限于：电模块、ASIC芯片以及输出接口203。

ASIC芯片，用于：

当数据包为UDP数据包时，通过ASIC芯片中MAC单元的第四通信时序接口将输入到ASIC芯片的UDP数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口203，或者，

当数据包为TCP数据包时，通过ASIC芯片中MAC单元的第四通信时序接口将输入到ASIC芯片的TCP数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口203，或者，

当数据包为自定义数据包时，通过ASIC芯片中MAC单元的第四通信时序接口将输入到ASIC芯片的自定义数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口203；

FPGA芯片，还可用于：

将数据包(如：UDP数据包、TCP数据包或自定义数据包)基于通信协议(如： UDP通信协议、TCP通信协议或自定义通信协议)解封装，获得第一数据，基于无失真解码算法将第一数据解压缩，获得高清视频数据。

应当说明的，图38中未详细阐述的接口或模块的功能或定义，请参考图36 及图37实施例。

结合图36，当第二通信模块201为电模块，第二集成电路202为FPGA芯片时，如图39所示，接收设备20，可包括但不限于：光模块、FPGA芯片以及输出接口203。

光模块，可用于：

接收由发送设备发送的光信号，并将光信号转换为UDP数据包，通过FPGA 芯片中MAC单元的第四通信时序接口将所述UDP数据包输出到FPGA芯片，或者，

接收由发送设备发送的光信号，并将光信号转换为TCP数据包，通过FPGA 芯片中MAC单元的第四通信时序接口将TCP数据包输出到FPGA芯片，或者，

接收由发送设备发送的光信号，并将光信号转换为自定义数据包，通过 FPGA芯片中MAC单元的第四通信时序接口将自定义数据包输出到FPGA芯片，或者，

接收由交换机转发的光信号，并将光信号转换为所述UDP数据包，通过 FPGA芯片中MAC单元的第四通信时序接口将UDP数据包输出到FPGA芯片，或者，

接收由交换机转发的光信号，并将光信号转换为所述TCP数据包，通过 FPGA芯片中MAC单元的第四通信时序接口将TCP数据包输出到FPGA芯片，或者，

接收由交换机转发的光信号，并将光信号转换为自定义数据包，通过FPGA 芯片中MAC单元的第四通信时序接口将自定义数据包输出到FPGA芯片。

FPGA芯片，可用于：

当数据包为UDP数据包时，在FPGA芯片中的MAC单元接收光模块输出的UDP数据包后，通过FPGA芯片中MAC单元的第四通信时序接口将输入到FPGA芯片的UDP数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口203，或者，

当数据包为TCP数据包时，通过FPGA芯片中MAC单元的第四通信时序接口将输入到FPGA芯片的TCP数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口203，或者，

当数据包为自定义数据包时，通过FPGA芯片中MAC单元的第四通信时序接口将输入到FPGA芯片的自定义数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口203或者，

输出接口203，用于：

将高清视频数据输出到与接收设备相连接的输出设备；

应当说明的，图39中未详细阐述的接口或模块的功能或定义，请参考图36 实施例。

结合图36，当第二通信模块201为电模块，第二集成电路202为ASIC芯片时，如图40所示，接收设备20，可包括但不限于：光模块、ASIC芯片以及输出接口203。

ASIC芯片，可用于：

当数据包为UDP数据包时，通过ASIC芯片中MAC单元的第四通信时序接口将输入到ASIC芯片的UDP数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口203，或者，

当数据包为TCP数据包时，通过ASIC芯片中MAC单元的第四通信时序接口将输入到ASIC芯片的TCP数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口203，或者，

当数据包为自定义数据包时，通过ASIC芯片中MAC单元的第四通信时序接口将输入到ASIC芯片的自定义数据包解封装，获得高清视频数据，通过转换芯片的第三通信时序接口将高清视频数据输出到输出接口203应当说明的，图 40中未详细阐述的接口或模块的功能或定义，请参考图36及图39实施例。

参见图41，是本实用新型提供的一种高清视频数据的传输***的示意图。如图31所示，发送设备10，可包括但不限于：输入接口101、第一转换芯片、第一集成电路102以及第一通信模块103，其中，输入接口101、第一转换芯片、第一集成电路102以及第一通信模块103依次连接。接收设备20，可包括但不限于：第二通信模块201、第二集成电路202、第二转换芯片以及输出接口203，其中，第二通信模块201、第二集成电路202、第二转换芯片以及输出接口203 依次连接。具体的，

输入接口101，用于接收不同色彩空间格式的高清视频数据；

第一转换芯片，用于通过第一转换芯片的第一通信时序接口将高清视频数据输出给第一集成电路102；

第一集成电路102，用于基于通信协议将高清视频数据处理成数据包；

第一通信模块103，用于将数据包发送给接收设备，或者，将数据包发送给交换机，交换机用于将数据包转发给接收设备。

第二通信模块201，可用于：从发送设备获取数据包，或者，从交换机获取数据包；

第二集成电路202，可用于：将上述数据包基于通信协议进行处理，获得高清视频数据。

第二转换芯片，用于通过第二转换芯片的第三通信时序接口将高清视频数据输出到输出接口203；

输出接口203，可用于：将高清视频数据输出到输出设备(如：显示设备)。

应当说明的，图41中未详细阐述的接口或模块的功能或定义，请参考图1 及21实施例。

Claims (28)

1.一种高清视频数据的发送设备，其特征在于，包括：

输入接口、转换芯片、第一集成电路以及第一通信模块；所述输入接口用于接收不同色彩空间格式的高清视频数据；所述转换芯片用于通过所述转换芯片的第一通信时序接口将所述高清视频数据输出给所述第一集成电路；所述第一集成电路用于将所述高清视频数据进行处理，获得数据包；所述第一通信模块用于将所述数据包进行发送；所述第一通信模块的传输速率不低于第一阈值；其中，所述输入接口、所述转换芯片、所述第一集成电路以及所述第一通信模块依次连接。

2.如权利要求1所述的发送设备，其特征在于，

所述输入接口，包括：HDMI接口、Type－C接口、DP接口、USB接口、VGA接口、DVI接口或MIPI接口；或者，

所述第一通信时序接口，包括：

LVDS接口、TTL接口、所述MIPI接口或自定义接口。

3.如权利要求1所述的发送设备，其特征在于，

当第一集成电路为FPGA芯片时，所述FPGA芯片，用于：

将所述高清视频数据基于UDP通信协议封装为UDP数据包，或者，

将所述高清视频数据基于TCP通信协议封装为TCP数据包，或者，

将所述高清视频数据基于自定义通信协议封装为自定义数据包；或者，

当第一集成电路为ASIC芯片时，所述ASIC芯片，用于：

将所述高清视频数据基于UDP通信协议封装为UDP数据包，或者，

将所述高清视频数据基于TCP通信协议封装为TCP数据包，或者，

将所述高清视频数据基于自定义通信协议封装为自定义数据包。

4.如权利要求1所述的发送设备，其特征在于，

所述第一集成电路，具体可用于：

基于无失真编码算法将高清视频数据通过进行压缩，获得第一数据，将第一数据通过通信协议进行封装，获得数据包；

其中，所述通信协议包括：UDP通信协议、TCP通信协议或自定义通信协议；所述第一集成电路包括：FPGA芯片或ASIC芯片；所述无失真编码算法，包括：游程编码算法、哈夫曼编码算法、二值图像的常数块编码算法、四叉树编码算法、小波变换编码算法或自定义算术编码算法。

5.如权利要求3或4所述的发送设备，其特征在于，

当第一通信模块为电模块时，所述电模块的传输速率不低于所述第一阈值；所述电模块包括：PHY芯片以及RJ－45接口；

所述电模块用于：

在所述第一集成电路将所述数据包输出给集成在所述第一集成电路中的MAC单元，通过所述MAC单元的第二通信时序接口将所述数据包输出给所述PHY芯片之后，通过所述PHY芯片将所述数据包输出给所述RJ－45接口，通过所述RJ－45接口发送给接收设备，或者，

通过所述PHY芯片将所述数据包输出给所述RJ－45接口，通过所述RJ－45接口发送给交换机，所述交换机用于将所述数据包转发给所述接收设备；或者，

当第一通信模块为光模块时，所述光模块的传输速率不低于所述第一阈值；

所述光模块用于：

在所述第一集成电路将所述数据包输出给集成在所述第一集成电路中的MAC单元，通过所述MAC单元的第二通信时序接口将所述数据包输出给所述光模块之后，

将所述数据包转换为光信号，并将所述光信号发送给接收设备，或者，

将所述数据包转换为光信号，并将所述光信号发送给交换机，所述交换机用于将所述光信号转发给所述接收设备；

其中，所述第二通信时序接口，包括：XFI接口、MII接口、GMII接口、SGMII接口、RGMII接口、XGMII接口、Serdes接口、XAUI接口或RXAUI接口；所述数据包包括：UDP数据包，TCP数据包或自定义数据包。

6.如权利要求5所述的发送设备，其特征在于，

当所述接收设备包括：第一接收设备以及第二接收设备时，

所述电模块用于：

在所述第一集成电路将所述数据包输出给集成在所述第一集成电路中的MAC单元，通过所述MAC单元的第二通信时序接口将所述数据包输出给所述PHY芯片之后，

通过所述PHY芯片将所述数据包输出给所述RJ－45接口，通过所述RJ－45接口发送给所述第一接收设备以及所述第二接收设备，或者，

通过所述PHY芯片将所述数据包输出给所述RJ－45接口，通过所述RJ－45接口发送给交换机，所述交换机用于将所述数据包转发给所述第一接收设备以及所述第二接收设备；或者，

所述光模块用于：

在所述第一集成电路将所述数据包输出给集成在所述第一集成电路中的MAC单元，通过所述MAC单元的第二通信时序接口将所述数据包输出给所述光模块之后，

将所述数据包转换为光信号，并将所述光信号发送给所述第一接收设备以及所述第二接收设备，或者，

将所述数据包转换为光信号，并将所述光信号发送给交换机，所述交换机用于将所述光信号转发给所述第一接收设备以及所述第二接收设备。

7.一种高清视频数据的发送设备，其特征在于，

输入接口、第一集成电路以及第一通信模块；所述输入接口用于接收不同色彩空间格式的高清视频数据；所述第一集成电路用于将所述高清视频数据进行处理，获得数据包；所述第一通信模块用于将所述数据包进行发送；所述第一通信模块的传输速率不低于第一阈值。

8.如权利要求7所述的发送设备，其特征在于，所述输入接口，包括：

HDMI接口、Type－C接口、DP接口、USB接口、VGA接口、DVI接口或MIPI接口。

9.如权利要求7所述的发送设备，其特征在于，还包括：

转换芯片，所述转换芯片集成在所述第一集成电路的内部；

当第一集成电路为FPGA芯片时，所述FPGA芯片，用于：

将所述FPGA芯片中所述转换芯片的第一通信时序接口输出的所述高清视频数据，基于UDP通信协议封装为UDP数据包；或者，

将所述FPGA芯片中所述转换芯片的第一通信时序接口输出的所述高清视频数据，基于TCP通信协议封装为TCP数据包；或者，

将所述FPGA芯片中所述转换芯片的第一通信时序接口输出的所述高清视频数据，基于自定义通信协议封装为自定义数据包；或者，

当第一集成电路为ASIC芯片时，所述ASIC芯片，用于：

将所述ASIC芯片中所述转换芯片的第一通信时序接口输出的所述高清视频数据，基于UDP通信协议封装为UDP数据包；或者，

将所述ASIC芯片中所述转换芯片的第一通信时序接口输出的所述高清视频数据，基于TCP通信协议封装为TCP数据包；或者，

将所述ASIC芯片中所述转换芯片的第一通信时序接口输出的所述高清视频数据，基于自定义通信协议封装为自定义数据包；其中，所述第一通信时序接口，包括：LVDS接口、TTL接口、MIPI接口或自定义接口。

10.如权利要求7所述的发送设备，其特征在于，还包括：

转换芯片，所述转换芯片集成在所述第一集成电路的内部；

所述第一集成电路，用于：

将所述第一集成电路中所述转换芯片的第一通信时序接口输出的所述高清视频数据，基于无失真编码算法将高清视频数据通过进行压缩，获得第一数据，将第一数据通过通信协议进行封装，获得数据包；

其中，所述通信协议包括：UDP通信协议、TCP通信协议或自定义通信协议；所述第一集成电路包括：FPGA芯片或ASIC芯片；所述无失真编码算法，包括：游程编码算法、哈夫曼编码算法、二值图像的常数块编码算法、四叉树编码算法、小波变换编码算法或自定义算术编码算法。

11.如权利要求7所述的发送设备，其特征在于，

当所述第一集成电路为FPGA芯片时，所述FPGA芯片，用于：

基于UDP通信协议将所述高清视频数据封装成UDP数据包；或者，

基于TCP通信协议将所述高清视频数据封装成TCP数据包；或者，

基于自定义通信协议将所述高清视频数据封装成自定义数据包；或者，

当所述第一集成电路为ASIC芯片时；所述ASIC芯片，用于：

基于所述UDP通信协议将所述高清视频数据封装成所述UDP数据包；或者，

基于所述TCP通信协议将所述高清视频数据封装成所述TCP数据包；或者，

基于所述自定义通信协议将所述高清视频数据封装成所述自定义数据包。

12.如权利要求7所述的发送设备，其特征在于，

所述第一集成电路，具体用于：

基于无失真编码算法将高清视频数据通过进行压缩，获得第一数据，将所述第一数据通过通信协议进行封装，获得数据包；

其中，所述通信协议包括：UDP通信协议、TCP通信协议或自定义通信协议；所述第一集成电路包括：FPGA芯片或ASIC芯片；所述无失真编码算法，包括：游程编码算法、哈夫曼编码算法、二值图像的常数块编码算法、四叉树编码算法、小波变换编码算法或自定义算术编码算法。

13.如权利要求9、10、11或12所述的发送设备，其特征在于，

所述第一通信模块集成在所述第一集成电路的内部；

当所述第一通信模块包括：电模块时，

所述电模块的传输速率不低于所述第一阈值，所述电模块包括：PHY芯片以及RJ－45接口；

所述电模块用于：

在所述第一集成电路将所述数据包输出给集成在所述第一集成电路中的MAC单元，通过所述MAC单元的第二通信时序接口将所述数据包输出给所述PHY芯片之后，通过所述PHY芯片将所述数据包输出给所述RJ－45接口，通过所述RJ－45接口发送给接收设备，或者，

通过所述PHY芯片将所述数据包输出给所述RJ－45接口，通过所述RJ－45接口发送给交换机，所述交换机用于将所述数据包转发给所述接收设备；或者，

当所述第一通信模块为光模块时，所述光模块的传输速率不低于所述第一阈值；

所述光模块用于：

在所述第一集成电路将所述数据包输出给集成在所述第一集成电路中的MAC单元，通过所述MAC单元的第二通信时序接口将所述数据包输出给所述光模块之后，

将所述数据包转换为光信号，并将所述光信号发送给接收设备，或者，

将所述数据包转换为光信号，并将所述光信号发送给交换机，所述交换机用于将所述光信号转发给所述接收设备；

其中，所述数据包包括：UDP数据包、TCP数据包或自定义数据包；所述第二通信时序接口，包括：XFI接口、MII接口、GMII接口、SGMII接口、RGMII接口、XGMII接口、Serdes接口、XAUI接口或RXAUI接口。

14.如权利要求9、10、11或12所述的发送设备，其特征在于，

当所述接收设备包括：第一接收设备以及第二接收设备时，

所述电模块用于：

在所述第一集成电路将所述数据包输出给集成在所述第一集成电路中的MAC单元，通过所述MAC单元的第二通信时序接口将所述数据包输出给所述PHY芯片之后，通过所述PHY芯片将所述数据包输出给所述RJ－45接口，通过所述RJ－45接口发送给所述第一接收设备以及所述第二接收设备，或者，

通过所述PHY芯片将所述数据包输出给所述RJ－45接口，通过所述RJ－45接口发送给交换机，所述交换机用于将所述数据包转发给所述第一接收设备以及所述第二接收设备；或者，

所述光模块用于：

在所述第一集成电路将所述数据包输出给集成在所述第一集成电路中的MAC单元，通过所述MAC单元的第二通信时序接口将所述数据包输出给所述光模块之后，将所述数据包转换为光信号，并将所述光信号发送给所述第一接收设备以及所述第二接收设备，或者，

将所述数据包转换为光信号，并将所述光信号发送给交换机，所述交换机用于将所述光信号转发给所述第一接收设备以及所述第二接收设备；

其中，所述数据包包括：UDP数据包、TCP数据包或自定义数据包；所述第二通信时序接口，包括：XFI接口、MII接口、GMII接口、SGMII接口、RGMII接口、XGMII接口、Serdes接口、XAUI接口或RXAUI接口。

15.一种高清视频数据的接收设备，其特征在于，包括：

第二通信模块、第二集成电路、转换芯片及输出接口；所述第二通信模块用于获取数据包；所述第二集成电路用于将所述数据包进行处理，获得高清视频数据；所述转换芯片用于通过所述转换芯片的第三通信时序接口将所述高清视频数据输出到所述输出接口；所述第二通信模块的传输速率不低于第二阈值；输出接口，用于：将所述高清视频数据输出到与所述接收设备相连接的输出设备；所述第三通信时序接口包括：HDMI接口、Type－C接口、DP接口、USB接口、VGA接口或MIPI接口。

16.如权利要求15所述的接收设备，其特征在于，

当第二通信模块为电模块时，所述电模块的传输速率不低于所述第二阈值；所述电模块包括：PHY芯片以及RJ－45接口；

所述电模块用于：

通过所述RJ－45接口接收由发送设备发送的UDP数据包，通过所述PHY芯片以及所述第二集成电路中MAC单元的第四通信时序接口将所述UDP数据包输出到所述第二集成电路，所述第四通信时序接口，包括：XFI接口、GMII接口、SGMII接口、RGMII接口、XGMII接口、Serdes接口、XAUI接口或RXAUI接口；或者，

通过所述RJ－45接口接收由发送设备发送的TCP数据包，通过所述PHY芯片以及所述第二集成电路中MAC单元的第四通信时序接口将所述TCP数据包输出到所述第二集成电路，或者，

通过所述RJ－45接口接收由发送设备发送的自定义数据包，通过所述PHY芯片以及所述第二集成电路中MAC单元的第四通信时序接口将所述自定义数据包输出到所述第二集成电路，或者，

通过所述RJ－45接口接收由交换机转发的UDP数据包，通过所述PHY芯片以及所述第二集成电路中MAC单元的第四通信时序接口将所述UDP数据包输出到所述第二集成电路，或者，

通过所述RJ－45接口接收由交换机转发的TCP数据包，通过所述PHY芯片以及所述第二集成电路中MAC单元的第四通信时序接口将所述TCP数据包输出到所述第二集成电路，或者，

通过所述RJ－45接口接收由交换机转发的自定义数据包，通过所述PHY芯片以及所述第二集成电路中MAC单元的第四通信时序接口将所述自定义数据包输出到所述第二集成电路，或者，

所述第二通信模块为光模块；所述光模块的传输速率不低于所述第二阈值；

所述光模块，用于：

接收由发送设备发送的光信号，并将所述光信号转换为UDP数据包，通过所述第二集成电路中MAC单元的第四通信时序接口将所述UDP数据包输出到所述第二集成电路，或者，

接收由所述发送设备发送的光信号，并将所述光信号转换为TCP数据包，通过所述第二集成电路中MAC单元的第四通信时序接口将所述TCP数据包输出到所述第二集成电路，或者，

接收由所述发送设备发送的光信号，并将所述光信号转换为自定义数据包，通过所述第二集成电路中MAC单元的第四通信时序接口将所述自定义数据包输出到所述第二集成电路，或者，

接收由交换机转发的光信号，并将所述光信号转换为所述UDP数据包，通过所述第二集成电路中MAC单元的第四通信时序接口将所述UDP数据包输出到所述第二集成电路，或者，

接收由所述交换机转发的光信号，并将所述光信号转换为所述TCP数据包，通过所述第二集成电路中MAC单元的第四通信时序接口将所述TCP数据包输出到所述第二集成电路，或者，

接收由所述交换机转发的光信号，并将所述光信号转换为所述自定义数据包，通过所述第二集成电路中MAC单元的第四通信时序接口将所述自定义数据包输出到所述第二集成电路。

17.如权利要求15所述的接收设备，其特征在于，当所述第二集成电路为FPGA芯片时，所述FPGA芯片，用于：

当所述数据包为UDP数据包时，将所述UDP数据包基于UDP通信协议解封装为高清视频数据，或者，

当所述数据包为TCP数据包时，将所述TCP数据包基于TCP通信协议解封装为高清视频数据，或者，

当所述数据包为自定义数据包时，将所述自定义数据包基于自定义通信协议解封装为高清视频数据；或者，

当所述第二集成电路为ASIC芯片时，所述ASIC芯片，用于：

当所述数据包为UDP数据包时，将所述UDP数据包基于UDP通信协议解封装为高清视频数据，或者，

当所述数据包为TCP数据包时，将所述TCP数据包基于TCP通信协议解封装为高清视频数据，或者，

当所述数据包为自定义数据包时，将所述自定义数据包基于自定义通信协议解封装为高清视频数据。

18.如权利要求15所述的接收设备，其特征在于，

所述第二集成电路，具体用于：

基于通信协议将所述数据包解封装，获得第一数据，基于无失真解码算法将所述第一数据解压缩，获得高清视频数据；

所述通信协议包括：UDP通信协议、TCP通信协议或自定义通信协议；

所述无失真解码算法，包括：

游程解码算法、哈夫曼解码算法、二值图像的常数块解码算法、四叉树解码算法、小波变换解码算法或自定义算术解码算法。

19.如权利要求15所述的接收设备，其特征在于，所述输出接口包括：HDMI接口、Type－C接口、DP接口、USB接口、VGA接口、DVI接口或MIPI接口。

20.一种高清视频数据的接收设备，其特征在于，包括：

第二通信模块、第二集成电路以及输出接口；所述第二通信模块用于获取数据包；所述第二集成电路用于将所述数据包进行处理，获得高清视频数据；所述第二通信模块的传输速率不低于第二阈值；输出接口，用于：将所述高清视频数据输出到与所述接收设备相连接的输出设备。

21.如权利要求20所述的接收设备，其特征在于，

当第二通信模块为电模块时，所述电模块的传输速率不低于所述第二阈值；所述电模块包括：PHY芯片以及RJ－45接口；

所述电模块用于：

通过所述RJ－45接口接收由发送设备发送的UDP数据包，通过所述PHY芯片以及所述第二集成电路中MAC单元的第四通信时序接口将所述UDP数据包输出到所述第二集成电路；所述第四通信时序接口，包括：XFI接口、GMII接口、SGMII接口、RGMII接口、XGMII接口、Serdes接口、XAUI接口或RXAUI接口，或者，

通过所述RJ－45接口接收由发送设备发送的TCP数据包，通过所述PHY芯片以及所述第二集成电路中MAC单元的第四通信时序接口将所述TCP数据包输出到所述第二集成电路，或者，

通过所述RJ－45接口接收由发送设备发送的自定义数据包，通过所述PHY芯片以及所述第二集成电路中MAC单元的第四通信时序接口将所述自定义数据包输出到所述第二集成电路，或者，

通过所述RJ－45接口接收由交换机转发的UDP数据包，通过所述PHY芯片以及所述第二集成电路中MAC单元的第四通信时序接口将所述UDP数据包输出到所述第二集成电路，或者，

通过所述RJ－45接口接收由交换机转发的TCP数据包，通过所述PHY芯片以及所述第二集成电路中MAC单元的第四通信时序接口将所述TCP数据包输出到所述第二集成电路，或者，

通过所述RJ－45接口接收由交换机转发的自定义数据包，通过所述PHY芯片以及所述第二集成电路中MAC单元的第四通信时序接口将所述自定义数据包输出到所述第二集成电路，或者，

所述第二通信模块为光模块；所述光模块的传输速率不低于所述第二阈值；

所述光模块，用于：

接收由发送设备发送的光信号，并将所述光信号转换为UDP数据包，通过所述第二集成电路中MAC单元的第四通信时序接口将所述UDP数据包输出到所述第二集成电路，或者，

接收由所述发送设备发送的光信号，并将所述光信号转换为TCP数据包，通过所述第二集成电路中MAC单元的第四通信时序接口将所述TCP数据包输出到所述第二集成电路，或者，

接收由所述发送设备发送的光信号，并将所述光信号转换为自定义数据包，通过所述第二集成电路中MAC单元的第四通信时序接口将所述自定义数据包输出到所述第二集成电路，或者，

接收由交换机转发的光信号，并将所述光信号转换为所述UDP数据包，通过所述第二集成电路中MAC单元的第四通信时序接口将所述UDP数据包输出到所述第二集成电路，或者，

接收由所述交换机转发的光信号，并将所述光信号转换为所述TCP数据包，通过所述第二集成电路中MAC单元的第四通信时序接口将所述TCP数据包输出到所述第二集成电路，或者，

接收由所述交换机转发的光信号，并将所述光信号转换为所述自定义数据包，通过所述第二集成电路中MAC单元的第四通信时序接口将所述自定义数据包输出到所述第二集成电路。

22.如权利要求20所述的接收设备，其特征在于，

所述第二通信模块集成在所述第二集成电路中；所述第二通信模块用于将所述数据包输出到所述第二集成电路；所述数据包包括：UDP数据包，TCP数据包或自定义数据包。

23.如权利要求21或22所述的接收设备，其特征在于，还包括：

转换芯片，所述转换芯片集成在所述第二集成电路的内部；

当第二集成电路为FPGA芯片时，所述FPGA芯片，用于：

当所述数据包为UDP数据包时，通过所述FPGA芯片中MAC单元的第四通信时序接口将输入到所述FPGA芯片的UDP数据包解封装，获得高清视频数据，所述转换芯片的第三通信时序接口用于将所述高清视频数据输出到所述输出接口，所述第三通信时序接口，包括：所述第三通信时序接口包括：HDMI接口、Type－C接口、DP接口、USB接口、VGA接口或MIPI接口；或者，

当所述数据包为TCP数据包时，通过所述FPGA芯片中MAC单元的第四通信时序接口将输入到所述FPGA芯片的TCP数据包解封装，获得高清视频数据，所述转换芯片的第三通信时序接口用于将所述高清视频数据输出到所述输出接口，或者，

当所述数据包为自定义数据包时，通过所述FPGA芯片中MAC单元的第四通信时序接口将输入到所述FPGA芯片的自定义数据包解封装，获得高清视频数据，所述转换芯片的第三通信时序接口用于将所述高清视频数据输出到所述输出接口，或者，

当第二集成电路为ASIC芯片时，所述ASIC芯片，用于：

通过所述ASIC芯片中MAC单元的第四通信时序接口将输入到所述ASIC芯当所述数据包为UDP数据包时，片的UDP数据包解封装，获得高清视频数据，所述转换芯片的第三通信时序接口用于将所述高清视频数据输出到所述输出接口；或者，

当所述数据包为TCP数据包时，通过所述ASIC芯片中MAC单元的第四通信时序接口将输入到所述ASIC芯片的TCP数据包解封装，获得高清视频数据，所述转换芯片的第三通信时序接口用于将所述高清视频数据输出到所述输出接口；或者，

当所述数据包为自定义数据包时，通过所述ASIC芯片中MAC单元的第四通信时序接口将输入到所述ASIC芯片的自定义数据包解封装，获得高清视频数据，所述转换芯片的第三通信时序接口用于将所述高清视频数据输出到所述输出接口。

24.如权利要求21或22所述的接收设备，其特征在于，还包括：

转换芯片，所述转换芯片集成在所述第二集成电路的内部；

所述第二集成电路，用于：

基于通信协议将所述数据包解封装，获得第一数据，基于无失真解码算法将所述第一数据解压缩，获得高清视频数据，所述转换芯片的第三通信时序接口用于将所述高清视频数据输出到所述输出接口；其中，

所述通信协议包括：UDP通信协议、TCP通信协议或自定义通信协议；所述第二集成电路，包括：FPGA芯片或ASIC芯片；

所述无失真解码算法，包括：

游程解码算法、哈夫曼解码算法、二值图像的常数块解码算法、四叉树解码算法、小波变换解码算法或自定义算术解码算法；所述第三通信时序接口，包括：所述第三通信时序接口包括：HDMI接口、Type－C接口、DP接口、USB接口、VGA接口或MIPI接口。

25.如权利要求21或22所述的接收设备，其特征在于，

当所述第二集成电路为FPGA芯片时，所述FPGA芯片，用于：

当所述数据包为UDP数据包时，基于UDP通信协议将UDP数据包解封装，获得高清视频数据，或者，

当所述数据包为TCP数据包时，基于TCP通信协议将TCP数据包解封装，获得所述高清视频数据，或者，

当所述数据包为自定义数据包时，基于自定义通信协议将自定义数据包解封装，获得所述高清视频数据；或者，

当所述第二集成电路为ASIC芯片时，所述ASIC芯片，用于：

当所述数据包为UDP数据包时，基于UDP通信协议将UDP数据包解封装，获得所述高清视频数据，或者，

当所述数据包为TCP数据包时，基于TCP通信协议将TCP数据包解封装，获得所述高清视频数据，或者，

当所述数据包为自定义数据包时，基于自定义通信协议将自定义数据包解封装，获得所述高清视频数据。

26.如权利要求21或22所述的接收设备，其特征在于，

所述第二集成电路，具体用于：

基于通信协议将所述数据包解封装，获得第一数据，基于无失真解码算法将所述第一数据解压缩，获得高清视频数据；其中，

所述通信协议包括：UDP通信协议、TCP通信协议或自定义通信协议；所述第二集成电路，包括：FPGA芯片或ASIC芯片；

所述无失真解码算法，包括：

游程解码算法、哈夫曼解码算法、二值图像的常数块解码算法、四叉树解码算法、小波变换解码算法或自定义算术解码算法。

27.如权利要求20所述的接收设备，其特征在于，还包括：

所述输出接口包括：HDMI接口、Type－C接口、DP接口、USB接口、VGA接口、DVI接口或MIPI接口。

28.一种高清视频数据的传输***，其特征在于，包括：

发送设备和接收设备；所述发送设备与所述接收设备基于网线或光纤进行连接；其中，

所述发送设备包括：输入接口、转换芯片、第一集成电路以及第一通信模块；所述输入接口、所述转换芯片、所述第一集成电路以及所述第一通信模块相互连接；

所述发送设备用于：

通过所述输入接口接收不同色彩空间格式的高清视频数据，通过所述转换芯片的第一通信时序接口将所述高清视频数据输出给所述第一集成电路；通过所述第一集成电路将所述高清视频数据处理成数据包，通过所述第一通信模块将所述数据包进行发送；

所述接收设备包括：第二通信模块、第二集成电路、转换芯片及输出接口；

所述接收设备用于：

通过所述第二通信模块用于获取数据包，通过所述第二集成电路将所述数据包进行处理，获得高清视频数据，通过转换芯片的第三通信时序接口将所述高清视频数据输出到所述输出接口；输出接口，用于：将所述高清视频数据输出到与所述接收设备相连接的输出设备。

Images