CN111398781A - 一种模拟芯片测试电路及*** - Google Patents
一种模拟芯片测试电路及*** Download PDFInfo
- Publication number
- CN111398781A CN111398781A CN202010216807.4A CN202010216807A CN111398781A CN 111398781 A CN111398781 A CN 111398781A CN 202010216807 A CN202010216807 A CN 202010216807A CN 111398781 A CN111398781 A CN 111398781A
- Authority
- CN
- China
- Prior art keywords
- analog
- digital
- circuit
- test
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请提供一种模拟芯片测试电路及***,用于模拟芯片的测试。其中,测试电路包括:通讯电路、测试控制电路、模拟输出电路和模拟输入电路,通讯电路与测试控制电路连接,测试控制电路分别与模拟输出电路和模拟输入电路连接;通讯电路用于接收源自服务器的控制信号,并将控制信号发送到测试控制电路,测试控制电路用于基于控制信号生成相应的电平信号,并输出至模拟输出电路,模拟输出电路用于将电平信号转换为模拟信号后输出;模拟输入电路用于接收源自待测模拟芯片输出的待测模拟信号,并将待测模拟信号转换为数字信号后输出至测试控制电路,测试控制电路用于基于数字信号对待测模拟芯片进行测试,并将测试结果通过通讯电路发送给服务器。
Description
技术领域
本申请涉及芯片测试技术领域,具体而言,涉及一种模拟芯片测试电路及***。
背景技术
集成电路(Integrated Circuit,IC)在国防、工业、日常生活和高新技术等领域有着广泛应用,但是由于实际的制造过程和材料本身缺陷,会导致不良IC芯片的产生,集成电路测试设备是集成电路行业非常重要的一环,是芯片质量的保证。目前国内的集成电路测试技术还主要依靠进口的测试设备,成本昂贵,且操作复杂。
发明内容
本申请实施例的目的在于提供一种模拟芯片测试电路及***,能够用于对模拟芯片的测试,测试操作简单。
第一方面,本申请实施例提供一种模拟芯片测试电路,包括:通讯电路、测试控制电路、模拟输出电路和模拟输入电路,所述通讯电路与所述测试控制电路连接,所述测试控制电路分别与所述模拟输出电路和所述模拟输入电路连接;所述通讯电路用于接收源自服务器的控制信号,并将所述控制信号发送到所述测试控制电路,所述测试控制电路用于基于所述控制信号生成相应的电平信号,并将所述电平信号输出至所述模拟输出电路,所述模拟输出电路用于将所述电平信号转换为模拟信号后输出;所述模拟输入电路用于接收源自待测模拟芯片输出的待测模拟信号,并将所述待测模拟信号转换为数字信号后输出至所述测试控制电路,所述测试控制电路用于基于所述数字信号对所述待测模拟芯片进行测试,并将测试结果通过所述通讯电路发送给服务器。
上述提供的模拟芯片测试电路,能够用于为待测模拟芯片提供高精度、高带宽的激励信号或对待测模拟芯片的模拟输出波形进行采样测量,测试操作简单,该测试电路可以充分满足大部分模拟芯片的测试需求。
在一种可能的实施方式中,所述模拟输出电路包括M个数模转换器、N个第一滤波器组和N个第一信号放大电路,每个数模转换器的输入端均与所述测试控制电路连接,每个所述第一滤波器组用于与M个数模转换器中的其中一个数模转换器连接,N个第一滤波器组分别与N个第一信号放大电路对应连接,M和N为正整数且M≥N;所述模拟输入电路包括X个模数转换器、Y个第二滤波器组和Y个第二信号放大电路,每个模数转换器的输出端均与所述测试控制电路连接,每个所述第二滤波器组用于与X个模数转换器中的其中一个模数转换器连接,Y个第二滤波器组分别与Y个第二信号放大电路对应连接,X和Y为正整数且X≥Y。
在一种可能的实施方式中,每个所述第一滤波器组和每个所述第二滤波器组中包括一个或者多个滤波器,在第一滤波器组或者第二滤波器组中包括多个滤波器的情况下,同一滤波器组中的多个滤波器之间的滤波频率参数互不相同。
在一种可能的实施方式中,所述测试电路还包括:设置于数模转换器和第一滤波器组之间的L个第一开关,L为所述模拟输出电路中包含的滤波器的个数,L≥N;所述M个数模转换器包括N个j位的第一数模转换器和1个k位的第二数模转换器,所述第二数模转换器包括N个通道的输出;L个第一开关分别连接模拟输出电路中的L个滤波器的输入,且每个第一开关连接N个第一数模转换器中的其中一个第一数模转换器的输出和第二数模转换器中的其中一个通道的输出,所述第一开关在非断开的情况下用于将相连的滤波器的输入在所述第一数模转换器和所述第二数模转换器之间切换;j和k为正整数且j不等于k。
在一种可能的实施方式中,所述测试电路还包括:设置于数模转换器和第一滤波器组之间的L个第一开关,L为所述模拟输出电路中包含的滤波器的个数,L≥N;所述M个数模转换器包括N个j位的第一数模转换器和N个k位的第二数模转换器;L个第一开关分别连接模拟输出电路中的L个滤波器的输入,且每个第一开关连接N个第一数模转换器中的其中一个第一数模转换器的输出和N个第二数模转换器中的其中一个第二数模转换器的输出,所述第一开关在非断开的情况下用于将相连的滤波器的输入在所述第一数模转换器和所述第二数模转换器之间切换;j和k为正整数且j不等于k。
在以上两种实施方式中,通过第一开关的切换作用,每个第一滤波器组可选择j位数模转换器所输出的模拟信号或者选择k位数模转换器所输出的模拟信号作为自身的输入信号,以便于在测试电路中,可根据实际情况切换不同分辨率的数模转换器。
在一种可能的实施方式中,所述测试电路还包括:设置于模数转换器和第二滤波器组之间的Z个第二开关,Z为所述模拟输入电路中包含的滤波器的个数,Z≥Y;所述X个模数转换器包括Y个s位的第一模数转换器和Y个t位的第二模数转换器;Z个第二开关分别连接模拟输入电路中的Z个滤波器的输出,且每个第二开关连接Y个第一模数转换器中的其中一个模数转换器的输入和Y个第二模数转换器中的其中一个模数转换器的输入,所述第二开关在非断开的情况下用于将相连的滤波器的输出在所述第一模数转换器和所述第二模数转换器之间切换;s和t为正整数且s不等于t。
通过第二开关的切换作用,每个第二滤波器组可选择向s位的模数转换器输出模拟信号或者选择向t位的模数转换器输出模拟信号。
在一种可能的实施方式中,所述第一滤波器组和所述第二滤波器组中的每个滤波器均为低通滤波器。
在一种可能的实施方式中,在N个第一信号放大电路的输出端与N个用于输出模拟信号的输出接口之间分别设有一个第三开关;和/或,在Y个第二信号放大电路的输入端与Y个用于接收待测模拟信号的输入接口之间分别设有一个第四开关。
在一种可能的实施方式中,所述第三开关和所述第四开关为继电器。
在一种可能的实施方式中,所述通讯电路包括:通信接口、物理层收发器PHY和通信控制电路,所述通信接口、所述PHY和所述通信控制电路依次连接,所述通信控制电路与所述测试控制电路连接。
第二方面,本申请实施例提供一种模拟芯片测试***,包括:服务器以及如第一方面所述的模拟芯片测试电路,所述模拟芯片测试电路通过通讯电路与所述服务器建立通信连接。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的模拟芯片测试电路的示意图;
图2为本申请实施例提供的模拟输出电路的一种电路图;
图3为本申请实施例提供的模拟输入电路的一种电路图;
图4为本申请实施例提供的模拟输出电路的另一电路图;
图5为本申请实施例提供的模拟芯片测试电路的一种具体示例图。
图标:100-模拟芯片测试电路;110-通讯电路;120-测试控制电路;130-模拟输出电路;140-模拟输入电路。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。
本申请实施例提供一种模拟芯片测试电路,该模拟芯片测试电路是整个模拟芯片测试***中十分重要的一环,其主要的功能是为待测模拟芯片提供高精度、高带宽的激励信号或采样待测模拟芯片的模拟信号。本申请中所述的待测模拟芯片为输入所需为模拟信号或者输出为模拟信号的芯片,包括但不限于模数转换芯片、数模转换芯片、功率放大器、模拟基带芯片及低噪声运放芯片等。
具体的,图1示出了模拟芯片测试电路的示意图。如图1所示,测试电路100包括:通讯电路110、测试控制电路120、模拟输出电路130和模拟输入电路140,通讯电路110与测试控制电路120连接,测试控制电路120分别与模拟输出电路130和模拟输入电路140连接。其中,通讯电路110用于接收源自服务器的控制信号,并将控制信号发送到测试控制电路120,测试控制电路120用于基于控制信号生成相应的电平信号,并将电平信号输出至模拟输出电路130,模拟输出电路130用于将电平信号转换为模拟信号后输出;模拟输入电路140用于接收源自待测模拟芯片输出的待测模拟信号,并将待测模拟信号转换为数字信号后输出至测试控制电路120,测试控制电路120用于基于数字信号对待测模拟芯片进行测试,并将测试结果通过通讯电路110发送给服务器。模拟输出电路130可包含至少一路输出,模拟输入电路140可包含至少一路输入。
在具体的应用过程中,例如对一个模数转换芯片(AD芯片)进行测试,AD芯片能够将输入的模拟信号转换为数字信号输出,因此,需要向待测AD芯片提供输入所需的模拟信号。将AD芯片的输入与测试电路的其中一路输出连接,测试电路通过通讯电路接收源自服务器的控制信号,并基于该控制信号,在测试控制电路中生成相应的数字电平信号并发送到模拟输出电路,模拟输出电路可对测试控制电路发来的数字电平信号进行处理,如数模转换、滤波、信号放大等处理,将处理后得到的高质量模拟信号输出至待测AD芯片。在向待测AD芯片提供模拟信号后,可配合其他的现有数字测试电路读取芯片输出的数字信号,并基于芯片输出的数字信号对该AD芯片进行测试。测试电路100能够产生不同幅度、不同频率以及不同偏置的各类规则及不规则信号,如可以向待测模拟芯片提供连续的正弦波、锯齿波或者方波等,具体需生成的模拟信号波形可由服务器确定。
又例如,对一个数模转换芯片(DA芯片)进行测试,DA芯片能够将输入的数字信号转换为模拟信号输出,因此,将待测DA芯片的输出与测试电路的其中一路输入连接,测试电路通过模拟输入电路采集待测DA芯片输出的待测模拟信号,模拟输入电路可对待测模拟信号进行处理,如信号放大、滤波、模数转换等处理,并将处理后获得的待测数字信号发送至测试控制电路,测试控制电路可基于该待测数字信号实现对待测DA芯片的测试,并将测试结果通过通讯电路发给服务器。
进一步的,图2示出了模拟输出电路130的一种电路图,模拟输出电路130包括M个数模转换器(DAC)、N个第一滤波器组和N个第一信号放大电路,每个数模转换器的输入端均与测试控制电路连接,每个第一滤波器组用于与M个数模转换器中的其中一个数模转换器连接,N个第一滤波器组分别与N个第一信号放大电路对应连接。图3示出了模拟输入电路140的一种电路图,模拟输入电路140包括X个模数转换器(ADC)、Y个第二滤波器组和Y个第二信号放大电路,每个模数转换器的输出端均与测试控制电路连接,每个第二滤波器组用于与X个模数转换器中的其中一个模数转换器连接,Y个第二滤波器组分别与Y个第二信号放大电路对应连接。其中,M和N为正整数且M≥N,X和Y为正整数且X≥Y。第一信号放大电路的输出端通过一输出接口可与一待测模拟芯片连接,用于向待测模拟芯片输出模拟信号,第二信号放大电路的输入端通过一输入端口可与一待测模拟芯片连接,用于采集该待测模拟芯片所输出的模拟信号。因此,测试电路共有N路模拟信号输出,和Y路模拟信号输入。
每个第一滤波器组和每个第二滤波器组中可包括一个或者多个滤波器,在第一滤波器组或者第二滤波器组中包括多个滤波器的情况下,同一滤波器组中的多个滤波器之间的滤波频率参数互不相同,比如,多个滤波器为用于滤除高次谐波的低通滤波器,该多个滤波器之间的通带频率范围互不相同。此外,N个第一滤波器组可以彼此相同,也可以不同。
需说明的是,在本实施例中,每个第一滤波器组用于与M个数模转换器中的其中一个数模转换器连接表示的含义可以是:每个第一滤波器组对应一路模拟信号的输出,在应用某路进行模拟信号输出时,相应的第一滤波器组仅与一个数模转换器连接(如果该第一滤波器组中仅包括一个滤波器,则该滤波器与其中一个数模转换器连接;如果该第一滤波器组中包括多个滤波器,则多个滤波器中的其中一个滤波器与其中一个数模转换器连接)。每个第二滤波器组用于与X个模数转换器中的其中一个模数转换器连接表示的含义可以是,每个第二滤波器组对应一路模拟信号的输入,在应用某路进行模拟信号输入时,相应的第二滤波器组仅与一个模数转换器连接(如果该第二滤波器组中仅包括一个滤波器,则该滤波器与其中一个模数转换器连接,如果该第二滤波器组中包括多个滤波器,则该多个滤波器中的其中一个滤波器与其中一个数模转换器连接)。
假设模拟输出电路130中包含的滤波器个数为L,L≥N。对于模拟输出电路130,在M=N=L时,N个数模转换器、N个第一滤波器组(N个滤波器)、N个第一信号放大电路依次连接,且一一对应,这种情况比较简单,在此不予详细说明,以下主要针对多DAC、多滤波器的情况进行说明。
具体的,测试电路还包括:设置于数模转换器和第一滤波器组之间的L个第一开关,在M>N时,有如下两种实施方式:
在一种可能的实施方式中,M个数模转换器包括N个j位的第一数模转换器和1个k位的第二数模转换器,第二数模转换器包括N个通道的输出,具体电路图如图4所示。L个第一开关分别连接模拟输出电路中的L个滤波器的输入,且每个第一开关连接N个第一数模转换器中的其中一个第一数模转换器的输出和第二数模转换器中的其中一个通道的输出,第一开关在非断开的情况下用于将相连的滤波器的输入在第一数模转换器和第二数模转换器之间切换。j和k为正整数且j不等于k。第二数模转换器可以输出N路独立的模拟信号。
在另一种可能的实施方式中,M个数模转换器包括N个j位的第一数模转换器和N个k位的第二数模转换器;L个第一开关分别连接模拟输出电路中的L个滤波器的输入,且每个第一开关连接N个第一数模转换器中的其中一个第一数模转换器的输出和N个第二数模转换器中的其中一个第二数模转换器的输出,第一开关在非断开的情况下用于将相连的滤波器的输入在第一数模转换器和第二数模转换器之间切换。j和k为正整数且j不等于k。
具体的,j位的第一数模转换器和k位的第二数模转换器例如可以是16位的数模转换器和24位的数模转换器,当然,数模转换器的位数也不排除还可以为其他值,比如,12位的数模转换器和32位的数模转换器等,其中一个数模转换器的位数高于另一个数模转换器的位数,以便于在测试电路中,可根据实际情况切换不同分辨率的数模转换器。第一数模转换器与第二数模转换器配合使用,从而,通过第一开关的切换作用,第一滤波器组可选择16位数模转换器所输出的模拟信号或者选择24位数模转换器所输出的模拟信号作为自身的输入信号,同时选择合适的滤波参数,从而使输出的模拟信号质量更优。每个滤波器通过一个第一开关分别与一个第一数模转换器和一个第二数模转换器直接或间接地连接,第一开关在断开情况下,相连的滤波器与两个数模转换器断开;第一开关在闭合情况下,可选择将相连的滤波器与第一数模转换器闭合或者与第二数模转换器闭合。在实际工作状态下,第一滤波器组仅接收一个数模转换器输出的模拟信号,具体的,服务器可以在向测试电路发送控制信号的同时,在控制信号中指示模拟信号从哪一路进行输出,以及闭合哪些第一开关或者断开哪些第一开关,然后,测试控制电路可基于该控制信号控制该路对应的第一滤波器组中的目标滤波器所连的第一开关闭合,从而使目标滤波器连接到第一数模转换器或者第二数模转换器,第一滤波器组中除目标滤波器以外的其他滤波器所连的第一开关断开。
第一开关可以是单个开关或者由多个开关所形成的一组开关。该开关可以为继电器,继电器线圈的得电或失电可由测试控制电路基于服务器的控制信号来控制。此外,第一开关除了可以由继电器实现以外,本实施例也不排除还可以采取其他能够实现相同功能的开关,如单刀双掷开关等。
进一步的,假设模拟输入电路140中包含的滤波器个数为Z,Z≥Y。对于模拟输入电路140,在X=Y=Z时,Y个模数转换器、Y个第二滤波器组(Y个滤波器)、Y个第二信号放大电路依次连接,且一一对应,这种情况比较简单,在此不予详细说明,以下主要针对多ADC、多滤波器的情况进行说明。
具体的,测试电路还包括:设置于模数转换器和第二滤波器组之间的Z个第二开关。在一种实施方式中,在X>Y时,X个模数转换器包括Y个s位的第一模数转换器和Y个t位的第二模数转换器;Z个第二开关分别连接模拟输入电路中的Z个滤波器的输出,且每个第二开关连接Y个第一模数转换器中的其中一个模数转换器的输入和Y个第二模数转换器中的其中一个模数转换器的输入,第二开关在非断开的情况下用于将相连的滤波器的输出在第一模数转换器和第二模数转换器之间切换;s和t为正整数且s不等于t。
具体的,s位的第一模数转换器和t位的第二模数转换器例如可以是16位的模数转换器和24位的模数转换器,当然,模数转换器的位数也不排除还可以为其他值,比如,12位的模数转换器和32位的模数转换器等,其中一个模数转换器的位数高于另一个模数转换器的位数,以便于在测试电路中,可根据实际情况切换不同分辨率的模数转换器。第一模数转换器与第二模数转换器配合使用。每个滤波器通过一个第二开关分别与一个第一模数转换器和一个第二模数转换器直接或间接地连接,第二开关在断开情况下,相连的滤波器与两个模数转换器断开;第二开关在闭合情况下,可选择将相连的滤波器与第一模数转换器闭合或者与第二模数转换器闭合。在实际工作状态下,第二滤波器组仅向一个模数转换器输出模拟信号,具体的,第二开关的断开或闭合可由服务器的控制信号控制,测试控制电路基于控制信号控制第二滤波器组中的目标滤波器所连的第二开关闭合,从而使目标滤波器连接到目标模数转换器,第二滤波器组中除目标滤波器以外的其他滤波器所连的第二开关断开。
第二开关可以为继电器,通过第二开关的切换作用,每个第二滤波器组可选择向16位的模数转换器输出模拟信号或者选择向24位的模数转换器输出模拟信号,同时选择合适的滤波参数,使测试控制电路得到的数字信号质量更优。模数转换器、第二开关和第二滤波器组中的多个滤波器的连接关系可以参照上述模拟输出电路的实施方式。第二开关还可以为其他能够实现相同功能的开关。
可选的,该测试电路还包括辅助功能模块,包括:电源模块,该电源模块用于接收外部输入的直流电源,并将其转换为多路不同的工作电压,并为整个测试电路供电;自检模块,用于对电源模块输出的多路电压进行自检和校准;时钟模块,该时钟模块有测试电路自带的晶振和外部时钟两路输入,然后选择其中一路时钟信号输入到锁相环,倍频或分频成所需频率的时钟,然后分成两路同步时钟,分别输出到测试控制电路和数模转换器或模数转换器,使其同步工作。辅助功能模块的实施方式可以参照现有的技术。
在N个第一信号放大电路的输出端与N个用于输出模拟信号的输出接口之间分别设有一个第三开关;和/或,在Y个第二信号放大电路的输入端与Y个用于接收待测模拟信号的输入接口之间分别设有一个第四开关。第三开关和第四开关可以为继电器或者为其他形式的开关,第三开关和第四开关的闭合可由测试控制电路基于服务器的控制信号来控制。假设模拟信号从某路进行输出,则控制该路对应的第三开关闭合。
图5示出了模拟芯片测试电路的一种具体的示例图。从图5可见,该测试电路可提供4通道【CH0至CH3】的任意波形发生器(Arbitrary Waveform Generator,AWG),也可提供4通道【CH0至CH3】的数字化仪(Digitizer,DGT)。并且,4路模拟信号输出和4路模拟信号输入中的任意一路可以单端模式工作,也可以差分模式工作,比如,图中的CH0可以分别有CH0+和CH0-,通过CH0+和CH0-输出差分信号,也可以只用一路CH0+或者一路CH0-,作为单端信号输出。对于某一待测模数转换(AD)芯片,本申请测试电路可以通过任一路(例如CH0)任意波形发生器向其输出如方波或正弦波等任意波形。对于某一待测数模转换(DA)芯片,本申请测试电路可以通过任一路(例如CH0)数字化仪对其模拟输出波形进行采样测量。
如图5所示,通讯电路110包括:通信接口、物理层收发器PHY和通信控制电路,通信接口、PHY和通信控制电路依次连接,通信控制电路与测试控制电路连接,通信接口例如为网线接口。在图5中,通信控制电路用于和服务器及测试控制电路进行通信;测试控制电路用于使用内存和存储器进行数据算法生成和数据处理等,输出信号到DAC,以及处理ADC输入的信号;ADC/DAC分别用于采集模拟信号和输出模拟信号;ADC和DAC所连的滤波器为低通滤波器,如巴特沃斯低通滤波器,用以滤除高次谐波;信号放大电路中使用了专用集成电路芯片(Application Specific Integrated Circuits,ASIC),相比普通通用芯片来说具有更快的运行速度,同时还有体积小,功耗低,可靠性高的特点,所以能提高整个电路的性能和集成度。
具体的,本实施例测试电路中所使用的部分芯片型号如下:16位DAC型号为AD9726,24位DAC型号为ADAU1962,第一信号放大电路包括驱动芯片和增益芯片,两者一般配合使用,以实现对信号的放大,驱动芯片的型号为THS4631,增益芯片的型号为ADA4927;16位ADC的型号为LTC2107,24位ADC的型号为LTC2380,第二信号放大电路包括驱动芯片和增益芯片,驱动芯片的型号为THS3001,LMH6552。测试控制电路和通信控制电路可以由FPGA(Field Programmable Gate Array,现场可编程逻辑门阵列)实现。图5所示的电路设计提高了测试电路的集成度,通过多路输出和多路采样通道能够大幅提升芯片的测试效率,16位输出频率50MHz、采样频率200MHz的AWG和16位输入频率50MHz、采样频率200MHz的DGT可提高测试速度,24位的AWG和24位的DGT可提高测试精度。该测试电路可以充分满足大部分模拟芯片的测试需求。
本实施例中的测试电路可集成在一测试板上,该测试板主要包括如下两部分功能:
信号输出:服务器通过网线和网线接口连接到该测试板,服务器向测试板发送控制信号,该控制信号中包括控制指令和数据,控制信号通过电路连接到达通信控制电路,然后再传递到测试控制电路。测试控制电路读取内存中的程序进行功能的预先配置,然后读取通信控制电路发送的信号,在缓存的参与下根据其中的数据生成相应的数字电平信号,同时,基于其中的控制指令控制测试电路中的相应开关闭合,数模转换器将数字电平信号转换成连续的模拟信号,经过低通滤波器滤波,然后经驱动和增益芯片对该模拟信号进行放大,再经过继电器到达输出接口。
信号输入:待测模拟芯片输出引脚输出的模拟电压信号经输入接口和继电器到达驱动和增益芯片,然后再经低通滤波器滤波,到达模数转换器。模数转换器对滤波器传来的模拟电压信号进行采样后转换成数字电平信号发送给测试控制电路,测试控制电路在缓存的参与下将该数字电平信号与预设的数字基准信号进行计算比较,如果比对结果一致,说明待测模拟芯片的测试通过,如果比对结果不一致,说明待测模拟芯片的测试不通过,然后将测试结果依次经通信控制电路、PHY和通信接口发送给服务器。从而实现了对待测模拟芯片的测试。
本申请实施例所提供的模拟芯片测试电路能够完成对待测模拟芯片的参数测试,能够大幅加快测试速度,同时,高集成度带来了更多的通道数量,提高了并测数量,同时也提高了单位时间的产出和效率,具有较好的测试效果。
进一步的,本申请实施例还提供一种模拟芯片测试***,包括:服务器以及本实施例上述所提供的模拟芯片测试电路,该模拟芯片测试电路通过通讯电路与服务器建立通信连接。该模拟芯片测试***的工作原理及产生的技术效果在前一实施例中已有说明,所以在此不做赘述,具体实施方式可以参考上述测试电路中的相应内容。
在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (10)
1.一种模拟芯片测试电路,其特征在于,包括:通讯电路、测试控制电路、模拟输出电路和模拟输入电路,所述通讯电路与所述测试控制电路连接,所述测试控制电路分别与所述模拟输出电路和所述模拟输入电路连接;
所述通讯电路用于接收源自服务器的控制信号,并将所述控制信号发送到所述测试控制电路,所述测试控制电路用于基于所述控制信号生成相应的电平信号,并将所述电平信号输出至所述模拟输出电路,所述模拟输出电路用于将所述电平信号转换为模拟信号后输出;
所述模拟输入电路用于接收源自待测模拟芯片输出的待测模拟信号,并将所述待测模拟信号转换为数字信号后输出至所述测试控制电路,所述测试控制电路用于基于所述数字信号对所述待测模拟芯片进行测试,并将测试结果通过所述通讯电路发送给服务器。
2.根据权利要求1所述的测试电路,其特征在于,所述模拟输出电路包括M个数模转换器、N个第一滤波器组和N个第一信号放大电路,每个数模转换器的输入端均与所述测试控制电路连接,每个所述第一滤波器组用于与M个数模转换器中的其中一个数模转换器连接,N个第一滤波器组分别与N个第一信号放大电路对应连接,M和N为正整数且M≥N;
所述模拟输入电路包括X个模数转换器、Y个第二滤波器组和Y个第二信号放大电路,每个模数转换器的输出端均与所述测试控制电路连接,每个所述第二滤波器组用于与X个模数转换器中的其中一个模数转换器连接,Y个第二滤波器组分别与Y个第二信号放大电路对应连接,X和Y为正整数且X≥Y。
3.根据权利要求2所述的测试电路,其特征在于,每个所述第一滤波器组和每个所述第二滤波器组中包括一个或者多个滤波器,在第一滤波器组或者第二滤波器组中包括多个滤波器的情况下,同一滤波器组中的多个滤波器之间的滤波频率参数互不相同。
4.根据权利要求3所述的测试电路,其特征在于,所述测试电路还包括:设置于数模转换器和第一滤波器组之间的L个第一开关,L为所述模拟输出电路中包含的滤波器的个数,L≥N;所述M个数模转换器包括N个j位的第一数模转换器和1个k位的第二数模转换器,所述第二数模转换器包括N个通道的输出;L个第一开关分别连接模拟输出电路中的L个滤波器的输入,且每个第一开关连接N个第一数模转换器中的其中一个第一数模转换器的输出和第二数模转换器中的其中一个通道的输出,所述第一开关在非断开的情况下用于将相连的滤波器的输入在所述第一数模转换器和所述第二数模转换器之间切换;j和k为正整数且j不等于k。
5.根据权利要求3所述的测试电路,其特征在于,所述测试电路还包括:设置于数模转换器和第一滤波器组之间的L个第一开关,L为所述模拟输出电路中包含的滤波器的个数,L≥N;所述M个数模转换器包括N个j位的第一数模转换器和N个k位的第二数模转换器;L个第一开关分别连接模拟输出电路中的L个滤波器的输入,且每个第一开关连接N个第一数模转换器中的其中一个第一数模转换器的输出和N个第二数模转换器中的其中一个第二数模转换器的输出,所述第一开关在非断开的情况下用于将相连的滤波器的输入在所述第一数模转换器和所述第二数模转换器之间切换;j和k为正整数且j不等于k。
6.根据权利要求3-5任一项所述的测试电路,其特征在于,所述测试电路还包括:设置于模数转换器和第二滤波器组之间的Z个第二开关,Z为所述模拟输入电路中包含的滤波器的个数,Z≥Y;所述X个模数转换器包括Y个s位的第一模数转换器和Y个t位的第二模数转换器;Z个第二开关分别连接模拟输入电路中的Z个滤波器的输出,且每个第二开关连接Y个第一模数转换器中的其中一个模数转换器的输入和Y个第二模数转换器中的其中一个模数转换器的输入,所述第二开关在非断开的情况下用于将相连的滤波器的输出在所述第一模数转换器和所述第二模数转换器之间切换;s和t为正整数且s不等于t。
7.根据权利要求3所述的测试电路,其特征在于,所述第一滤波器组和所述第二滤波器组中的每个滤波器均为低通滤波器。
8.根据权利要求2所述的测试电路,其特征在于,在N个第一信号放大电路的输出端与N个用于输出模拟信号的输出接口之间分别设有一个第三开关;和/或,在Y个第二信号放大电路的输入端与Y个用于接收待测模拟信号的输入接口之间分别设有一个第四开关。
9.根据权利要求1所述的测试电路,其特征在于,所述通讯电路包括:通信接口、物理层收发器PHY和通信控制电路,所述通信接口、所述PHY和所述通信控制电路依次连接,所述通信控制电路与所述测试控制电路连接。
10.一种模拟芯片测试***,其特征在于,包括:服务器以及如权利要求1-9任一项所述的模拟芯片测试电路,所述模拟芯片测试电路通过通讯电路与所述服务器建立通信连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010216807.4A CN111398781A (zh) | 2020-03-25 | 2020-03-25 | 一种模拟芯片测试电路及*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010216807.4A CN111398781A (zh) | 2020-03-25 | 2020-03-25 | 一种模拟芯片测试电路及*** |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111398781A true CN111398781A (zh) | 2020-07-10 |
Family
ID=71432827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010216807.4A Pending CN111398781A (zh) | 2020-03-25 | 2020-03-25 | 一种模拟芯片测试电路及*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111398781A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112578266A (zh) * | 2020-11-27 | 2021-03-30 | 杭州长川科技股份有限公司 | 应用于半导体测试设备的自检*** |
CN113125940A (zh) * | 2021-04-16 | 2021-07-16 | 桥弘数控科技(上海)有限公司 | 一种电路板校正方法、装置及电子设备 |
CN113742003A (zh) * | 2021-09-15 | 2021-12-03 | 深圳市朗强科技有限公司 | 一种基于fpga芯片的程序代码执行方法及设备 |
CN114624571A (zh) * | 2022-03-11 | 2022-06-14 | 合肥悦芯半导体科技有限公司 | 转换器芯片测试电路及*** |
CN114660979A (zh) * | 2022-05-25 | 2022-06-24 | 南京宏泰半导体科技有限公司 | 一种多通道共享带宽的任意信号发生与采集装置 |
CN114710157A (zh) * | 2022-03-25 | 2022-07-05 | 合肥悦芯半导体科技有限公司 | 一种数模转换器测试电路和*** |
CN116148568A (zh) * | 2022-12-30 | 2023-05-23 | 北京航天测控技术有限公司 | 一种基于fpga的模拟信号综合测量装置 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6175939B1 (en) * | 1999-03-30 | 2001-01-16 | Credence Systems Corporation | Integrated circuit testing device with dual purpose analog and digital channels |
US20020107654A1 (en) * | 2001-02-08 | 2002-08-08 | Mitsubishi Denki Kabushiki Kaisha | Apparatus for testing semiconductor integrated circuit |
US20040177293A1 (en) * | 2003-02-13 | 2004-09-09 | Ricca Paolo Dalla | Programmable multi-function module for automatic test equipment systems |
CN101587167A (zh) * | 2009-07-08 | 2009-11-25 | 天津渤海易安泰电子半导体测试有限公司 | 多功能集成电路芯片测试机 |
CN201434902Y (zh) * | 2009-07-08 | 2010-03-31 | 天津渤海易安泰电子半导体测试有限公司 | 用于芯片测试机上的模拟数字混合信号芯片测试卡 |
CN201611379U (zh) * | 2009-12-02 | 2010-10-20 | 杭州国芯科技股份有限公司 | 一种集成电路***测试装置 |
CN102798772A (zh) * | 2011-05-27 | 2012-11-28 | 叶志锋 | 智能通用测试平台 |
CN203149087U (zh) * | 2013-02-01 | 2013-08-21 | 安徽工程大学 | 模拟集成电路测试仪 |
CN205123711U (zh) * | 2015-11-12 | 2016-03-30 | 深圳市博巨兴实业发展有限公司 | 一种模数转换芯片量产测试电路 |
CN105744263A (zh) * | 2015-12-18 | 2016-07-06 | 北京伽略电子股份有限公司 | 一种集成ccd驱动时序及***测试的电路及其使用方法 |
CN106443412A (zh) * | 2016-09-09 | 2017-02-22 | 杭州万高科技股份有限公司 | 一种ic测试装置及方法 |
-
2020
- 2020-03-25 CN CN202010216807.4A patent/CN111398781A/zh active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6175939B1 (en) * | 1999-03-30 | 2001-01-16 | Credence Systems Corporation | Integrated circuit testing device with dual purpose analog and digital channels |
US20020107654A1 (en) * | 2001-02-08 | 2002-08-08 | Mitsubishi Denki Kabushiki Kaisha | Apparatus for testing semiconductor integrated circuit |
US20040177293A1 (en) * | 2003-02-13 | 2004-09-09 | Ricca Paolo Dalla | Programmable multi-function module for automatic test equipment systems |
CN101587167A (zh) * | 2009-07-08 | 2009-11-25 | 天津渤海易安泰电子半导体测试有限公司 | 多功能集成电路芯片测试机 |
CN201434902Y (zh) * | 2009-07-08 | 2010-03-31 | 天津渤海易安泰电子半导体测试有限公司 | 用于芯片测试机上的模拟数字混合信号芯片测试卡 |
CN201611379U (zh) * | 2009-12-02 | 2010-10-20 | 杭州国芯科技股份有限公司 | 一种集成电路***测试装置 |
CN102798772A (zh) * | 2011-05-27 | 2012-11-28 | 叶志锋 | 智能通用测试平台 |
CN203149087U (zh) * | 2013-02-01 | 2013-08-21 | 安徽工程大学 | 模拟集成电路测试仪 |
CN205123711U (zh) * | 2015-11-12 | 2016-03-30 | 深圳市博巨兴实业发展有限公司 | 一种模数转换芯片量产测试电路 |
CN105744263A (zh) * | 2015-12-18 | 2016-07-06 | 北京伽略电子股份有限公司 | 一种集成ccd驱动时序及***测试的电路及其使用方法 |
CN106443412A (zh) * | 2016-09-09 | 2017-02-22 | 杭州万高科技股份有限公司 | 一种ic测试装置及方法 |
Non-Patent Citations (3)
Title |
---|
SHASHANK S METI等: "Performance Analysis of Integrated ADC & DAC with PLL for future communication systems", 《2018 3RD IEEE INTERNATIONAL CONFERENCE ON RECENT TRENDS IN ELECTRONICS, INFORMATION & COMMUNICATION TECHNOLOGY (RTEICT)》 * |
何海迅: "高分辨率高速DA转换电路的研究与实现", 《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》 * |
祖俊婕: "高速高精度数据转换器测试验证***设计与实现", 《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112578266A (zh) * | 2020-11-27 | 2021-03-30 | 杭州长川科技股份有限公司 | 应用于半导体测试设备的自检*** |
CN113125940A (zh) * | 2021-04-16 | 2021-07-16 | 桥弘数控科技(上海)有限公司 | 一种电路板校正方法、装置及电子设备 |
CN113125940B (zh) * | 2021-04-16 | 2022-08-23 | 桥弘数控科技(上海)有限公司 | 一种电路板校正方法、装置及电子设备 |
CN113742003A (zh) * | 2021-09-15 | 2021-12-03 | 深圳市朗强科技有限公司 | 一种基于fpga芯片的程序代码执行方法及设备 |
CN113742003B (zh) * | 2021-09-15 | 2023-08-22 | 深圳市朗强科技有限公司 | 一种基于fpga芯片的程序代码执行方法及设备 |
CN114624571A (zh) * | 2022-03-11 | 2022-06-14 | 合肥悦芯半导体科技有限公司 | 转换器芯片测试电路及*** |
CN114710157A (zh) * | 2022-03-25 | 2022-07-05 | 合肥悦芯半导体科技有限公司 | 一种数模转换器测试电路和*** |
CN114660979A (zh) * | 2022-05-25 | 2022-06-24 | 南京宏泰半导体科技有限公司 | 一种多通道共享带宽的任意信号发生与采集装置 |
CN116148568A (zh) * | 2022-12-30 | 2023-05-23 | 北京航天测控技术有限公司 | 一种基于fpga的模拟信号综合测量装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111398781A (zh) | 一种模拟芯片测试电路及*** | |
US6864699B2 (en) | Apparatus for testing integrated circuits having an integrated unit for testing digital and analog signals | |
CN100541207C (zh) | 确定复合阻抗元件的阻抗的特性以便于其阻抗的表征的测量电路和方法 | |
CN111965447B (zh) | 一种硬件可组态的模拟信号综合测试*** | |
CN101839931B (zh) | 一种交流信号测量装置、***和方法 | |
CN110798212B (zh) | 一种时域交织波形合成时序失配校准装置及方法 | |
CN111142705B (zh) | 一种自电容检测装置、方法及移动终端 | |
CN101701971A (zh) | 高精度多通道模拟信号源 | |
CN112230191A (zh) | 一种耦合式实时校准的多通道相参信号模拟装置及方法 | |
CN101141205B (zh) | 一种td-scdma射频指标测试***及方法 | |
CN107508644A (zh) | 一种反馈通道在线校准方法及其装置 | |
CN113556126A (zh) | 高速模数转换器模块 | |
CN204855783U (zh) | 一种三相电能表现场校验*** | |
CN110658715B (zh) | 一种基于抽头动态可调进位链细时间内插延时线的tdc电路 | |
CN110703117A (zh) | 一种便携式蓄电池性能测试装置 | |
CN211826966U (zh) | 一种载荷数字处理板 | |
CN213846649U (zh) | 一种低杂散、低相位噪声功率信号源 | |
CN112630626B (zh) | 片上自测试***及方法 | |
CN114362768A (zh) | 一种可调载波中低频信号发生器 | |
CN112653459A (zh) | 一种可实时校准的射频信号源 | |
CN110907050A (zh) | 温度测量装置 | |
CN210839494U (zh) | 一种衰减系数可选的模拟电路 | |
CN212008915U (zh) | 一种雷达收发机测试仪 | |
CN101413971A (zh) | 一种电能表及应用于其中的信号放大方法 | |
CN211263652U (zh) | 一种基于stm32单片机的线路负载及故障检测*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200710 |