CN1137170A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1137170A
CN1137170A CN96102945A CN96102945A CN1137170A CN 1137170 A CN1137170 A CN 1137170A CN 96102945 A CN96102945 A CN 96102945A CN 96102945 A CN96102945 A CN 96102945A CN 1137170 A CN1137170 A CN 1137170A
Authority
CN
China
Prior art keywords
wiring
mask
film
anodic oxidation
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96102945A
Other languages
English (en)
Other versions
CN1092840C (zh
Inventor
菅原彰
小沼利光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1137170A publication Critical patent/CN1137170A/zh
Application granted granted Critical
Publication of CN1092840C publication Critical patent/CN1092840C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在主要由铝制成的电极上形成抗蚀掩模。在电解液中通过进行阳极氧化在不包括被掩盖的区域外的电极上形成阳极氧化膜。由于阳极氧化膜不在被掩盖处形成,在被掩盖区域中很容易形成接触孔。除去一部分与形成接触电极中的窗口对应的栅电极,在形成接触电极时可将栅电极隔开。

Description

制造半导体器件的方法
本发明涉及一种在电极上形成布线接触的方法,或形成一种仅由铝或主要由铝制成的布线。
已经知道有一种薄膜晶体管是由图5A至5D所示的方法制造的。这类薄膜晶体管在玻璃衬底上形成,并具有很小的截止电流,这对于液晶显示器件或其它薄膜集成电路是非常重要的因素。
在图5A至5D所示的薄膜晶体管中,截止电流特性通过偏移栅区而得以改进,这些偏移的区域是在沟道形成区和源/漏区之间形成的电缓冲区。如图5A至5D所示的结构在例如日本未审查的专利公开第4-360580中有所说明。
图5A至5D所示的薄膜晶体管的制造方法将在下面扼要加以叙述。首先,先制备玻璃衬底201,并用溅射或等离子CVD法在该衬底的表面上形成氧化硅膜202。氧化硅膜202作为打底薄膜防止杂质或类似物扩散到玻璃衬底201。然后用等离子CVD或低压热CVD来沉积非晶硅膜。如果需要,可通过加热处理或用激光照射使非晶硅膜结晶。在不需高质量性能的场合,可让非晶硅膜维持原状不变。
在给非晶硅膜构图以形成薄膜晶体管的有源层203之后,用等离子CVD或溅射法沉积起栅绝缘膜作用的氧化硅膜204。然后通过沉积和对铝膜构图以形成栅电极205。该栅电极205称为第一层布线。(图5A)
随后,用栅电极205作为阳极通过阳极氧化法在栅电极205周围形成阳极氧化层206。在具有图5A至5B结构的薄膜晶体管中,形成阳极氧化层206的技术是很重要的。(图5B)
然后,如图5C所示,用离子注入法或等离子掺杂,将杂质(假定为磷(P)离子)注入有源层203以形成源/漏区。在此步骤中,在栅电极205下面和其周围的阳极氧化层206(两者都作为掩模),设有杂质离子注入区208和209。另一方面,离子注入区207和210,从而分别形成源区和漏区。在没有接纳杂质离子的区中,在阳极氧化层206下面的区208造成偏移栅区,而栅电极205下面的区209造成沟道形成区。
由于可以自对准方式进行图5C的杂质离子注入步骤,不需进行作为掩模对准步骤的复杂步骤,使这种制造方法有非常高的生产率。此外,所得器件具有特性变化非常小的优点。
在图5C的离子注入步骤之后,沉积一层作为层间绝缘膜的氧化硅211。接触孔形成后,形成源电极212和漏电极213。同时也形成栅电极205的引出电极214。虽然在图5D中,源和漏电极212和213及栅电极205的引出电极214看起来好像是在相同的横截面中,但实际上,如果假定栅电极205是在纸张表面上,则引出电极214是在观看者这一侧或在其对侧,源和漏电极212和213及引出电极214称之为第二层布线。
使用图5A至5D制造方法的薄膜晶体管在特性上和在形成偏移栅区的方法上是很优越的。
对于大面积有源液晶显示器件或其他大规模集成电路的应用中,用铝的栅电极在降低布线电阻方面很有好处。这在以电压控制的器件一绝缘栅场效应晶体管中是很重要的。图5A至5D的结构之所以还有好处,是因为栅电极和栅布线都覆盖以具有高击穿电压的致密阳极氧化膜,故可以大大降低不希望有的漏电或与在层间绝缘膜上形成的各种布线的相互作用。
虽然图5A至5D的薄膜晶体管是很有用的,但图5D的步骤涉及的情况很困难。在图5D步骤中,不仅要形成源和漏电极212和213的接触孔,也要形成栅电极205的引出电极214用的接触孔。
对于源和漏电极212和213的接触孔的形成要部分除去的膜是氧化硅膜211和204。国此,使用例如缓冲氢氟酸酸(BHF)的氢氟酸类型来进行湿法刻蚀。由于缓冲氢氟酸对硅的刻蚀率远小于氧化硅,当刻蚀到有源层203时,就可以结束刻蚀;亦即有源层203可用作刻蚀抑制层。
图6A和6B为用氢氟酸型刻蚀剂刻蚀氧化硅206的情况。首先,如图6A所示,用氢氟酸型刻蚀剂(例如缓冲氢氟酸)刻蚀氧化硅膜211。然后刻蚀氧化铝层206,其中在进行刻蚀氧化层206的同时也刻蚀铝栅电极205。
氧化层206和栅电极205分别具有2,000和4,000至7,000的厚度。通常,氧化铝的刻蚀率较铝高约几十个百分点。氧化层206的刻蚀虽然不均匀,不精细,但可将之除去以致逐渐崩解。因此,当到达氧化层206的刻蚀完成的时刻,在栅电极205中出现必需的过刻蚀,如图6B中302所示。结果,同样会出现的是,氧化层206和氧化硅膜211留在过刻蚀部分上面的部分会倒塌。这可理解为与卸下(lift-off)方法的刻蚀处理相似的现象。
为解决上述现象,本发明人发展了一套技术,其中刻蚀剂改变为铬酸混合物所处的情况是在氧化硅膜的主要部分已被除去,而氧化铝层206是用铬酸混合物来刻蚀之际。用氢氟酸型刻蚀剂特别是缓冲氢氟酸来刻蚀氧化硅膜211时是高度可重现的,而且可以定量测定。因此,在氧化铝层206已露出的时刻来改变刻蚀剂是比较容易的做法。
铬酸混合物溶液是由铬酸加含磷酸、醋酸和硝酸的溶液制成的。只有氧化铝层206可用铬酸混合物作选择性地刻蚀,因为这时已没有能力刻蚀铝了。亦即,铬酸混合物使铝栅电极205可作刻蚀抑制层。
然而,还有新的问题出现。那就是铬酸混合物的组成在刻蚀期间会有相当大的变化,其刻蚀效果会随制造步骤改变。因为这会使生产的器件失效且使器件中的特性改变,故这是不希望出现的。
另一个问题是,当用铬酸混合物除去氧化铝层206时,在铝栅电极205的露出表面上形成了钝化膜。虽然正是这个钝化膜抑制了主要由铝制成的栅电极205的刻蚀,由于其电阻率高,它损害了引出电极(由图5D中的214所示)和栅电极205之间的电接触。
为解决这个问题,需用氢氟酸型刻蚀剂以除去钝化膜,但这会以如图6B所示的方式使刻蚀过程损伤栅电极205。此外,由于钝化膜很薄,需要用精巧的刻蚀处理,重复率当然很低。这导改生产率的严重问题。
另一种解决刻蚀氧化铝层206的方法是使用干式刻蚀。然而现在还设有干式刻蚀方法可选择性且高重复率地刻蚀氧化铝层206。
此外,实际上的正常做法是同时生产多个而不是一个薄膜晶体管。
例如,在结合有***驱动器电路的有源矩阵液晶显示器件中,在同一衬底上形成了排成阵列的几百个乘几百个或更多的薄膜晶体管和组成***驱动器电路的薄膜晶体管(至少几百个)。
在这种情况下,通常的做法是在所有薄膜晶体管共同步骤的制造步骤中进行阳极氧化。(诚然可以想像在多个步骤中进行阳极氧化,但这会使制造工序复杂,引起例如降低生产和增加制造成本的问题。)
在这种阳极氧化步骤中,所有薄膜晶体管的栅电极在电气上都连接在一起。因此,阳极氧化步骤后,在需要的部分需要有一个使栅电极彼此隔开的步骤。
这样做不局限于有源矩阵液晶显示器件的情况,也可用于制造其他集成电路的情况。
另一方面,为了在有源矩阵液晶显示器件和其他薄膜集成电路的制造中降低成本和增加产量,很重要的是减少制造步骤的数目。
例如,在,目前有源矩阵液晶显示器件的扩大使用强烈地和降低制造成本有关。在使用有源矩阵液晶显示器件的新近发展的各种信息处理装置中,后者占了信息处理装置制造成本的大部分。因此降低有源矩阵显示器件的制造成本导致信息处理装置制造成本的降低。
另一方面,薄膜晶体管的制造工序是造成有源矩阵液晶显示器件大部分制造工序的原因。因此,降低薄膜晶体管的制造成本对于降低有源矩阵液晶显示器件的制造成本是很重要的。
如上所述,虽然用阳极氧化法在铝栅极周围形成氧化层,然后用离子注入法以氧化铝层作为掩模按自对准方式形成偏移栅区的技术在某些方面有其优点,但它也与制造中的问题有关,即难于通过刻蚀氧化铝层以形成接触孔。
本发明的目的是要解决上述问题。本发明的另一个目的是提供一种技术,它可以容易地和高重复率地形成接触电极或铝电极用的布线或在布线周围形成氧化铝层。
各种使用薄膜晶体管的器件(例如有源矩阵液晶显示器件)的扩大使用和薄膜晶体管制造成本的降低有关。因此,极其重要的是从工业观点尽量降低薄膜晶体管的制造步骤的数目,从而降低其制造成本。
因此,本发明再一个目的是要尽量减少薄膜晶体管制造工序的步骤数目,这种薄膜晶体管各具有一种结构,其中氧化层是用阳极氧化法在铝栅电极周围形成的,从而可以降低薄膜晶体管的制造成本。
根据本发明的一个方面,提供了一种半导体器件的制造方法,它包括下列步骤:
形成只由或主要由铝制成的布线或电极;
至少在以后要形成接触的布线或电极的区域中,以及在以后要分开的布线或电极的区域中形成掩模;以及
在电解液中通过使用布线或电极作为阳极进行阳极氧,以化在不包括已经形成掩模的区域中的布线或电极上形成阳极氧化膜。
在上述方法中,“主要由铝制成”指铝和某些元素混合。例如,硅和稀土元素,例如钪,可以0.1至1%的量混入铝中,以防止它在例如于半导体制造工序中进行的热处理中的异常生长。
图1A至1D展示上述方法的实施例,这是在玻璃衬底上制造薄膜晶体管的工序。首先,在图1A所示的步骤中,形成由混有钪的铝制成的栅电极105,然后形成抗刻蚀的掩模106和107。此后,在电解液中用阳极氧化法在不包括已掩遮的区域中的栅电极105上形成阳极氧化膜108。
在移后应形成栅电极105的接触电极处的区域中形成掩模106。在稍后要分开的栅电极105的区域中形成掩模107。
根据本发明的另一方面,提供了一种半导体器件的制造方法,它包括下列步骤:
形成只由或主要由铝制成的布线或电极;
至少在稍后要形成接触处的布线或电极的区域中和在稍后要分开的布线或电极处的区域中,形成掩模;
在电解液中用布线或电极作为阳极通过进行阳极氧化,在不包括已形成掩模处的区域中的布线或电极上形成阳极氧化膜;
形成氧化硅膜以便覆盖布线或电极;
部分刻蚀氧化硅膜,从而露出未形成阳极氧化膜处的区域中的布线或电极;
在整个结构上形成金属膜;以及
对金属构图,从而形成布线或电极的接触并在不同的地方分开布线或电极。
图1A至1D展示上述方法的具体实施例。参看图1A,首先形成主要由铝制成的栅电极105。然后,分别在稍后要形成接触电极处的区域中和在稍后要分开的栅电极处的区域中形成抗蚀掩模106和107。此后,在不包括在电解液中通过阳极氧化掩盖的区域中的栅电极105上形成阳极氧化膜108。(图1A)
接着,在图1C所示步骤中,沉积一作为层间绝缘膜的氧化硅膜100。将氧化硅膜100部分刻蚀,就形成栅电极105的接触孔113和窗口114。
在这种情况下,形成构成接触电极和布线的金属膜117。然后形成对金属膜117构图的抗蚀掩模118。(图1C)
此后,通过刻蚀,即对金属膜117构图而形成栅电极105的接触。同时,通过除去和刻蚀窗口114区域中的金属膜117和栅电极105而将栅电极分开。(图1D)
刻蚀氧化硅膜100用的刻蚀剂的实例为氢氟酸型刻蚀剂例如氢氟酸、缓冲氢氟酸(BHF)、混有醋酸的氢氟酸或缓冲氢氟酸,这些氢氟酸型刻蚀剂加入了表面活性试剂。缓冲氢氟酸的一种实例为氟化氨和氢氟酸(10∶1)的混合物。这些氢氟酸型刻蚀剂对氧化硅和铝的刻蚀率比对硅的高得多。因此,他们在选择性地除去一种只由或主要由氧化硅或铝制成的构件,或在这种构件中形成接触孔时是很有用的。
另一种做法是使用例如CF4或CHF3的氟类气体来进行干式刻蚀。
根据本发明再另一个方面,提供了一种制造半导体器件的方法,它包括下列步骤:
在半导体上形成绝缘膜;
在绝缘膜上形成只由或主要由铝制成的布线或电极;
至少在稍后要形成接触处的布线或电极的区域中,和在稍后要分开处的布线或电极的区域中形成掩模;
在电解液中用布线或电极作为阳极进行阳极氧化以在不包括已形成掩模处的区域中的布线或电极上形成阳极氧化膜;
除去该掩模;
形成绝缘膜,以覆盖布线或电极;
同时形成半导体和布线或电极用的接触孔,并在稍后要分开处的区域中露出布线或电极;
在整个表面上形成金属膜;以及
对金属膜构图,从而形成布线或电极的接触,并在有这样意图的区域中将布线或电极分开。
根据本发明再一个方面,提供了一种制造半导体器件的方法,它包括下列步骤:
形成只由或主要由铝制成的布线或电极;
使用布线或电极作为阳极在电解液中进行阳极氧化,以在不包括其预定区域的布线或电极上形成阳极氧化膜;以及
形成布线或电极的预定区的接触电极,并同时除去布线或电极的部分。
值得注意的是,本发明可尖用于制造不仅是薄膜半导,也可以是一般的MOS晶体管。
根据本发明,在阳极氧化步骤,通过在只由或主要由铝制成的布线或电极上或其附近形成阳极氧化层,以在事前形成掩模来将选择区排除在外,可以容易地在随后的步骤中形成上述布线或电极的接触孔。结果,其阳极氧化膜是在只由或主要由铝制成的布线或电极上及附近形成的半导体器件的生产率和产量可大大加以改进。
此外,也通过掩模方法,在上述阳极氧化步骤之前的形成掩模的上述步骤中,形成这样一种区域,此区中的多个薄膜晶体管的栅电极稍后要彼此分开,且此区可防止被阳极氧化膜覆盖。在随后用构图来形成布线和电极的步骤中也可在此区实现刻蚀。结果,不需独立的步骤使栅电极彼此分开。
图1A至1D、图2A至2D、图3A至3D和图4A至4D为根据本发明第一实施例的制造薄膜晶体管工序的截面视图;
图5A至5D是常规的制造薄膜晶体管工序的截面视图;
图6A和6B为图5D所示的接触孔的放大视图;
图7为一例薄膜晶体管的电路构图;
图8为对应于图7的电路图;
图9A和9B及图10A和10B为根据本发明第一实施例的制造薄膜晶体管工序的顶视图;以及
图11A和11B为根据本发明第二实施例的制造薄膜晶体管工序的截面视图。
实施例1
本实施例的特征在于,在形成具有主要由铝制成的栅电极的薄膜晶体管中,阳极氧化层不是形成在一部分栅电极上,这部分是用作栅电极的接触部分。这个实施例还有的特征在于,在形成多个薄膜晶体管的同时也作为形成源/漏区的接触电极或布线甚或作为栅电极的接触电极或布线的必须步骤,也是将栅电极彼此分开的步骤。
图1A至1D、图2A至2D、图3A至3D和图4A至4D展示了根据这个实施例的制造工序。图2A至2D为取自沿图1A的A-A′线的截面视图。图2A至3D为取自沿图1A的B-B′线的截面视图。图4A至4D为取自沿图1A的C-C′线的截面视图。图1A、2A、3A和4A彼此互相对应,图1B、2B、3B和4B彼此互相对应,等等。
首先,3,000原的氧化硅膜102作为打底涂层膜以等离子CVD法沉积在玻璃衬底101上。虽然在本实施例中因假定为生产有源矩阵液晶显示器件的工序而使用玻璃衬底,但其他适用的绝缘衬底或具有绝缘表面的衬底也可以使用。
用等离子CVD法或低压热CVD法在打底涂层膜102上沉积500原的非晶硅膜。此非晶硅膜为起始膜,用以形成计划中的薄膜晶体管的有源层,这里的有源层是半导体层,层中形成了源/漏区和沟道形成区。
然后通过加热或用激光照射使非晶硅膜结晶。在此实施例中,结晶硅膜是用KrF激元激光照射形成的。这样形成的结晶硅膜被构图成薄膜晶体管的有源层103。图9A是在这情况下的有源层103的顶视图。
虽然图9A展示的只有一个有源层103,但与几百至几十万或更多薄膜晶体管对应的有源层103,是在生产有源矩阵液晶显示器件的象素区和***驱动电路中,通过在几十厘米×几十厘米的玻璃衬底101上构图同时形成的。
在有源层103形成后,用等离子CVD法沉积1,000厚的氧化硅膜104作为栅绝缘膜。用电子束蒸发或溅射法沉积此后成为栅电极的主要由铝制成的5,000厚的膜。为防止铝的异常生长,钪以0.1Wt%混入上述膜中。
然后将主要由铝制成的膜构图成栅电极105。该栅电极(也叫做栅布线)105称为第一层布线。
然后在栅电极105上形成抗蚀掩模106和107。下一步骤在已形成抗蚀掩模的区域中形成栅电极105的接触孔。稍后在已形成抗蚀掩模107处的区域中进行栅电极的分开。
接着,在电解液中以阳极氧化法形成主要由铝制成的材料的氧化物制成的层108。氧化层108的厚度设定为2,000。在本实施例中,pH值经氨调节成中性的乙二醇溶液被用作电解液。
在这阳极氧化步骤中,被抗蚀掩模106和107覆盖的栅电极105的部分并不接触电解液,故此处不进行氧化,其上也不形成氧化层108。
如此,可得图1A、2A、3A和4A所示的情况。图9B是这种情况的顶视图。图2A的横截面沿图9B中的线D-D′取得,图1A的横截面沿图9B中的线E-E′取得,图3A的横截面沿图9B的线F-F′取得,而图4A的横截面沿图9B中的线G-G′取得。
阳极氧化步骤完成后,除去抗蚀掩模106和107。然后注入杂质以形成源/漏区。在这实施例中,形成N沟道薄膜晶体管。用等离子掺杂以注入P(磷)离子。(图1B、2B、3B和4B)。
用P离子的注入形成源区109和漏区112。同时形成沟道形成区111和偏移栅区110。
之后,使用TEOS气体,通过等离子CVD法沉积一层2,000厚的氧化硅膜作为层间绝缘膜。然后如图2C所示分别形成源区109和漏区112的接触孔115和116。同时如图1C和3C所示,形成栅电极105的接触孔113,并通过如图1C和4C所示,除去在隔开区域中的一部分氧化硅膜100。亦即同时形成接触孔113、115和116及窗口114。
通过使用缓冲氢氟酸和醋酸的混合刻蚀剂的湿法刻蚀完成上述步骤。在该步骤中,在相应于接触孔115和116(见图2C)的区域,一旦完成氧化硅膜100的刻蚀就开始刻蚀氧化硅膜104。在和接触孔113(见图3C)和窗口114(见图4C)的区域中,一旦完成氧化硅100的刻蚀就开始刻蚀栅电极105。
虽然图中的氧化硅膜100画成好像厚度不均匀,但因其在相应于栅电极105的区域中升高了其厚度,故可认为它有均匀的厚度。
根据测量,当缓冲氢氟酸用作刻蚀剂时,铝的刻蚀率约为氧化硅的一半。氧化硅膜104的厚度约为1,000(最大为1,500),而一般栅电极105的厚度大于4,000。因此,在上述步骤以氧化硅膜104的刻蚀来形成接触孔115和116的情况下,将栅电极105的顶部刻蚀。但栅电极105只稍受刻蚀,因而不会导致如图6B所示的情况。
上述刻蚀步骤是在氧化硅的刻蚀率的基础上适用于到露出硅有源层103时为止。以上述方式,同时形成分别为源区109和漏区112的接触孔115和116、栅电极的接触孔113和在不连接区中的窗口114。(图1C、2C、3C和4C)
图10A为这种情况的顶视图,其中形成了分别是源区109和漏区112的接触孔115和116、栅电极105的接触孔113和在不连接区中的窗口114。
接下去在接触孔115和116中露出有源层113,在接触孔113和窗口114中露出栅电极105。
在形成接触孔113时即使出现某些不对准的情况,所得薄膜晶体管的操作也不会出现特殊的问题。因在有关的制造操作中允许有一定程度的误差。由于几乎设有电流通过栅电极105,在栅电极105及其引出电极间的接触面积的些小变化不太影响所得晶体管的操作。
接着沉积一由钛膜和铝膜组成的多层膜117。这种多层117是要构成第二层布线。之所以要用钛膜和铝膜的多层膜,是要防止可能在接触孔115和116处的电接触失效。然后形成抗蚀掩模118以对多层膜117构图。这样就可得到较1C、2C、3C和4C所示的情况。
此时用BCl3、Cl2和SiH4的混合气体进行干式刻蚀以除去多层膜117的露出部分。
在这步骤中,将由钛膜和铝膜组成的多层膜117构图。同时存在于窗口114区域中的多层膜117的部分和栅电极105的部分都加以刻蚀。在这种构图步骤中,就将栅电极105分开。亦即,同时进行第二层布线的构图和栅极布线(电极)105的分开。
由于使用氯气型刻蚀气体来进行干式刻蚀,在遇到氧化硅膜104时,刻蚀就基本上停止。因此氧化硅膜104可基本上用作刻蚀抑制膜。这是因为在以氯气型气体刻蚀时,氧化硅膜的刻蚀率较铝和钛膜的刻蚀率低得多。
上述刻蚀步骤可用湿式刻蚀进行,但这时刻蚀步骤变得复杂,因要用不同的刻蚀剂来刻蚀钛膜和铝膜。
在上述方法中,形成了源区119和漏区120(见图2D)和栅电极105的接触孔(见图1D和3D)。此外,栅电极105在窗口114被分开(见图1D和4D)。图10B为这种情况的顶视图。因此,完成了薄膜晶体管。图10B及早地展示了在窗口114处的栅电极被分开。
虽然本实施例针对单个薄膜晶体管的生产情况以简化说明,实际上形成了有许多薄膜晶体管的复杂电路。图7示这种电路的一部分的实例。具体地说,图7所示的电路(倒相电路)组成了有源矩阵液晶显示器件中的***驱动电路的一部分。
图8电路图相应于图7。图7中的布线702对应于图1A至1D、图2A至2D等的栅电极105,而图7中的电极703和704对应于图1A至1D、图2A至2D等的栅电极。
图7中,701指隔开区。栅电极(布线)702在区域701处被部分除去的方式和对栅电极105在窗口114所做的方式相同(见图1D、4D和10B)。
虽然图7只示出部分电路图形,实际上构成了复杂的电路,其中提供了有很多的与区701一样的隔开区。
实施例2
本实施例是第一实施例的改型,其特征在于,使用在第一实施例中栅电极105被分开的窗口114的区域来形成布线(见图1D和10B)。
图11A和11B为根据本实施例的总的结构图。这实施例中,如图11A所示,利用了不连接的区域来形布线1001。图11B为取自沿图11A中线E-E的截面视图。
布线1001可以这样形成,使其作为部分的栅电极105而沉积,并在用掩模以对导电膜117构图时在窗口114中与部分栅电极105分离,以形成接触电极121。栅电极105在它与布线1001分离时就被分开。
根据本发明,在阳极氧化步骤中,通过在铝布线或电极或主要由铝制成(第一层)的布线或电极上或附近形成阳极氧化层,以便事先通过形成掩模将选择区域排除在外,就容易在随后的步骤中形成上述布线或电极的接触(第二层)。
由于无需除去很难刻蚀的只由或主要由氧化铝制成的膜(阳极氧化膜)就可以形成接触孔,因而制造薄膜半导体器件或半导体集成电路的过程就可以更为容易和更加稳定。结果。可以提高薄膜半导体器件或半导体集成电路的生产量。
此外,在上述形成掩模的步骤中,也通过给稍后要分开的第一层布线或电极的区域加上掩模,在其构图的同时,可将第二层布线或电极公开。因此,构图步骤的数目可减少一个。这有助于降低生产成本,增加产量。
由于本发明是结合最佳实骤例来叙述的,本发明的范围不应局限于在实施例所公开的那些具体实例上。在不偏离所附权利要求下,可作出许多改型。例如,在实施例中使用了铝,但其他可阳极氧化的金属,例如钽也可以用来代替铝。还有,作为层间绝缘体,有可能使用其他材料,例如用氮化硅来代替氧化硅。

Claims (12)

1.一种制造半导体器件的方法,包括下列步骤:
在衬底上制备一包括可阳极氧化材料的布线;
在要用作接触区的一部分所说布线上和一部分要隔开的所说布线上形成掩模;以及
用所述掩模只使所说布线露出的表面进行阳极氧化。
2.根据权利要求1的方法,其特征在于,所说布线包括铝。
3.根据权利要求1的方法,其特征在于所说阳极氧化是在电解液中用所说布线作为阳极进行的。
4.一种制造半导体器件的方法,包括下列步骤:
在衬底上制备一包括可阳极氧化材料的布线;
在要用作接触区的第一部分所说布线上和在所说布线要在其处隔开的第二部分所说布线上形成掩模;
使用所说掩模,只在所说布线的露出表面进行阳极氧化;
在所说阳极氧化后在所说布线上形成氧化硅膜;
有选择地刻蚀所说氧化硅膜,以露出该布线的所说第一和第二部分,其中所说第一和第二部分并不随阳极氧化膜形成;
在所说氧化硅膜和布线的所说第一和第二部分上形成导电膜;以及
对所说导电膜构图,以便形成与布线的第一部分相接触的电极,并使所说布线在所说第二部分隔开。
5.根据权利要求4的方法,其特征在于,所说布线包括铝。
6.根据权利要求4的方法,其特征在于,所说阳极氧化是在电解液中用所说布线作为阳极进行的。
7.根据权利要求4的方法,其特征在于,所说掩模是在所说阳极氧化后但在所说氧化硅膜形成前被除去的。
8.一种制造半导体器件的方法,包括下列步骤:
在半导体层上形成绝缘层;
在所说绝缘层上制备一包括可阳极氧化材料的布线;
在要用作接触区的所说布线的第一部分上和在所说布线要分开处的所说布线的第二部分上形成掩模;
只阳极氧化所说布线的露出表面,其中所说第一和第二部分因有所说掩模不被阳极氧化;
在所说阳极氧化后除去所说掩模;
在除去所说掩模后于所说布线和所说绝缘层上形成层间绝缘膜;
有选择地刻蚀所说层间绝缘模以露出布线的所说第一和第二部分,其中所说半导体层的接触孔以所说刻蚀通过所说层间绝缘膜的同时形成的;
续所说刻蚀后,在所说层间绝缘膜和布线的所说第一和第二部分上形成导电膜;以及
对所说导电膜构图,形成与布线的第一部分接触的电极并在所说第二部分隔开所说布线。
9.根据权利要求8的方法,其特征在于,所说布线包括铝。
10.根据权利要求8的方法,其特征在于,所说阳极氧化是在电解液中以所说布线作为阳极来进行的。
11.根据权利要求8的方法,其特征在于,经所说阳极氧化后和形成所说氧化硅膜前,除去所说掩模。
12.一种制造半导体器件的方法,包括下列步骤:
制备一具有绝缘表面的衬底;
在所说绝缘表面上形成多个半导体小岛;
在每个半导体小岛上形成绝缘膜,所说绝缘膜起作晶体管栅绝缘膜的作用;
在所说衬底上形成栅极布线,所说栅极布线包括在所说半导体小岛上延伸的栅电极;
在要用作接触区的所说栅极布线的第一部分上和在所说布线要被隔开的所说栅极布线的第二部分上形成掩模;
将所说栅极布线的露出表面阳极氧化以在其上形成阳极氧化膜,其中所说第一和第二部分由于所说掩模不受所说阳极氧化作用;
在所说阳极氧化后除去所说掩模;
至少用所说栅极布线作为掩模将掺杂的离子注入所说半导体小岛,以在所说半导体小岛中形成杂质区;
在所说衬底上形成层间绝缘膜,覆盖着所说半导体小岛、所说绝缘膜和备有所说阳极氧化膜的所说栅极布线;
选择性地刻蚀所说层间绝缘膜,以便形成所说半导体小岛的接触孔和栅极布线的第一部分,并露出布线的所说第二部分;
在所说层间绝缘膜上形成导电膜,以便通过所说接触孔在电学上接触半导体小岛和栅极布线的第一部分;
通过选择性刻择蚀将所说导膜刻构图,以形成所说栅布线和所说半导体小岛的电极,并同时在所说第二部分隔开所说栅极布线。
CN96102945A 1995-03-13 1996-03-13 制造半导体器件的方法 Expired - Fee Related CN1092840C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7080755A JPH08250746A (ja) 1995-03-13 1995-03-13 半導体装置の作製方法
JP80755/95 1995-03-13

Publications (2)

Publication Number Publication Date
CN1137170A true CN1137170A (zh) 1996-12-04
CN1092840C CN1092840C (zh) 2002-10-16

Family

ID=13727234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96102945A Expired - Fee Related CN1092840C (zh) 1995-03-13 1996-03-13 制造半导体器件的方法

Country Status (5)

Country Link
US (1) US5849604A (zh)
JP (1) JPH08250746A (zh)
KR (1) KR100309630B1 (zh)
CN (1) CN1092840C (zh)
TW (1) TW293174B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100344798C (zh) * 2002-03-25 2007-10-24 三洋电机株式会社 具有精细结构的元件及其制造方法
CN100421219C (zh) * 2005-05-09 2008-09-24 尔必达存储器股份有限公司 半导体器件制造方法和半导体器件
CN1877837B (zh) * 1999-03-26 2012-09-05 株式会社半导体能源研究所 蜂窝电话及数码照相机

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3725266B2 (ja) * 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
WO1999025906A1 (fr) * 1997-11-18 1999-05-27 Mitsubishi Chemical Corporation Fluide de conversion chimique destine a la formation d'une couche mince d'oxyde metallique
JP4363684B2 (ja) 1998-09-02 2009-11-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板およびこれを用いた液晶表示装置
US6433473B1 (en) 1998-10-29 2002-08-13 Candescent Intellectual Property Services, Inc. Row electrode anodization
US7230965B2 (en) * 2001-02-01 2007-06-12 Cymer, Inc. Anodes for fluorine gas discharge lasers
JP2008511985A (ja) * 2004-08-31 2008-04-17 エージェンシー フォー サイエンス,テクノロジー アンド リサーチ ナノ構造体及びそれを製造する方法
US7524713B2 (en) * 2005-11-09 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN102301431B (zh) 2008-12-23 2014-12-17 3M创新有限公司 阳极化薄膜结构的电连接
US9252053B2 (en) 2014-01-16 2016-02-02 International Business Machines Corporation Self-aligned contact structure
CN104461142B (zh) * 2014-12-10 2017-06-30 京东方科技集团股份有限公司 触控显示基板及其制备方法、触控显示装置
CN104966674A (zh) 2015-07-09 2015-10-07 京东方科技集团股份有限公司 薄膜晶体管和阵列基板的制备方法及相关装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879219A (en) * 1980-09-19 1989-11-07 General Hospital Corporation Immunoassay utilizing monoclonal high affinity IgM antibodies
JP2786628B2 (ja) * 1987-10-15 1998-08-13 シャープ株式会社 液晶パネルの電極構造
JP2741883B2 (ja) * 1989-02-10 1998-04-22 株式会社日立製作所 液晶パネルの製造方法
JPH0816758B2 (ja) * 1989-02-17 1996-02-21 松下電器産業株式会社 液晶画像表示装置およびその製造方法
JPH0772780B2 (ja) * 1989-03-06 1995-08-02 日本電気株式会社 薄膜トランジスタアレイ基板
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
US5576225A (en) * 1992-05-09 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of forming electric circuit using anodic oxidation
US5532853A (en) * 1993-03-04 1996-07-02 Samsung Electronics Co., Ltd. Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line
KR950019817A (ko) * 1993-12-17 1995-07-24 이헌조 액정모듈의 수분방지용 패드

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1877837B (zh) * 1999-03-26 2012-09-05 株式会社半导体能源研究所 蜂窝电话及数码照相机
CN100344798C (zh) * 2002-03-25 2007-10-24 三洋电机株式会社 具有精细结构的元件及其制造方法
CN100421219C (zh) * 2005-05-09 2008-09-24 尔必达存储器股份有限公司 半导体器件制造方法和半导体器件

Also Published As

Publication number Publication date
KR100309630B1 (ko) 2002-06-20
US5849604A (en) 1998-12-15
TW293174B (zh) 1996-12-11
CN1092840C (zh) 2002-10-16
JPH08250746A (ja) 1996-09-27

Similar Documents

Publication Publication Date Title
CN1051882C (zh) 绝缘栅薄膜晶体管
CN1092840C (zh) 制造半导体器件的方法
CN1041973C (zh) 半导体器件
CN1260817C (zh) 含有绝缘栅场效应晶体管的半导体器件及其制造方法
CN1173388C (zh) 具有薄膜晶体管的半导体器件
CN1270380C (zh) 半导体器件及其制造方法
CN1417863A (zh) 平板显示器及其制造方法
CN1773724A (zh) 半导体装置及其制造方法
CN1111814A (zh) 半导体器件及其制造方法
CN1645628A (zh) 绝缘栅极型半导体装置及其制造方法
CN100339973C (zh) 半导体装置的制造方法
CN101038874A (zh) 形成硅氧化物膜的方法和制造电容器与半导体装置的方法
CN1812106A (zh) 半导体存储装置及其制造方法
CN1623236A (zh) 金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板制造方法
CN1507055A (zh) 集成电路电容器
CN1201376C (zh) 半导体装置的制造方法
CN1153915A (zh) 显示装置的制造方法
CN1487569A (zh) 薄膜晶体管的制造方法
CN1320653C (zh) 半导体集成电路器件
CN1815754A (zh) 半导体元件的结构与制造方法
CN1885565A (zh) 半导体装置及其制造方法
CN1097311C (zh) 半导体装置的制造方法和半导体装置
CN1237622C (zh) 有非发光型显示器的电子装置
CN1848392A (zh) 半导体器件及其制造方法
CN1487596A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20021016

Termination date: 20130313