CN104966674A - 薄膜晶体管和阵列基板的制备方法及相关装置 - Google Patents

薄膜晶体管和阵列基板的制备方法及相关装置 Download PDF

Info

Publication number
CN104966674A
CN104966674A CN201510400941.9A CN201510400941A CN104966674A CN 104966674 A CN104966674 A CN 104966674A CN 201510400941 A CN201510400941 A CN 201510400941A CN 104966674 A CN104966674 A CN 104966674A
Authority
CN
China
Prior art keywords
layer
gate electrode
electrode
gate insulator
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510400941.9A
Other languages
English (en)
Inventor
袁广才
闫梁臣
徐晓光
王磊
彭俊彪
兰林锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
BOE Technology Group Co Ltd
Original Assignee
South China University of Technology SCUT
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT, BOE Technology Group Co Ltd filed Critical South China University of Technology SCUT
Priority to CN201510400941.9A priority Critical patent/CN104966674A/zh
Publication of CN104966674A publication Critical patent/CN104966674A/zh
Priority to PCT/CN2015/096953 priority patent/WO2017004939A1/en
Priority to US15/108,678 priority patent/US10141340B2/en
Priority to EP15871296.8A priority patent/EP3320555B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管和阵列基板的制备方法及相关装置，由于栅极绝缘层是通过对栅电极初始层的表面进行氧化处理形成的，因此与现有技术中通过PECVD的方法形成二氧化硅(SiO2)或氮化硅(SiNx)材料的绝缘层相比，可以避免采用PECVD设备，从而可以降低生产成本；并且由于栅极绝缘层是通过对栅电极初始层的表面进行氧化处理形成的，因此可以在常温的环境下进行，从而有利于柔性衬底基板的使用。

Description

薄膜晶体管和阵列基板的制备方法及相关装置
技术领域
本发明涉及半导体技术领域，尤指一种薄膜晶体管和阵列基板的制备方法及相关装置。
背景技术
随着平板显示行业的发展，对显示面板的要求越来越高，其中对面板中薄膜晶体管的迁移率也提出了更高的要求。目前，现有的薄膜晶体管(Thin FilmTransistor，TFT)一般为非晶硅薄膜晶体管，非晶硅薄膜晶体管即薄膜晶体管的有源层为非晶硅材料，非晶硅薄膜晶体管的载流子的迁移率较低，其电子迁移率为0.1-1cm2V-1s-1，不能适应目前显示行业的发展。因此开发了低温多晶硅(LTPS，Low Temperature Poly Silicon)薄膜晶体管和氧化物(Oxide)薄膜晶体管。
LTPS薄膜晶体管即薄膜晶体管的有源层为低温多晶硅材料，低温多晶硅是指在较低温度下将非晶硅转变为多晶硅，LTPS薄膜晶体管其载流子迁移率很高约为100-500cm2V-1s-1，但是其均匀性问题很难解决，因而在面向大尺寸面板的应用时，出现了很难克服的障碍。氧化物薄膜晶体管即薄膜晶体管的有源层为氧化物半导体材料，氧化物薄膜晶体管在保证较好的大尺寸均匀性的前提下，可以做到其载流子迁移率为10cm2V-1s-1。因此，氧化物薄膜晶体管由于迁移率高、均一性好、透明以及制作工艺简单，可以更好地满足大尺寸显示面板的需求，而备受人们的关注。
目前，在制备氧化物薄膜晶体管的过程中，一般采用溅射的方法制备金属氧化物半导体层，这就使得半导体沟道层、栅电极、源电极和漏电极的制备均可以在同一个设备(溅射仪)中进行；然而，在氧化物薄膜晶体管中，绝缘层的材料大多为二氧化硅(SiO2)或氮化硅(SiNx)，因此绝缘层需要采用等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)的方法制备，从而使制备成本较高；同时采用PECVD的方法制备SiO2或SiNx需要较高的温度，使得氧化物薄膜晶体管无法在柔性衬底上制备。
因此，提供一种无需采用PECVD法制备绝缘层的薄膜晶体管的制备方法是本领域技术人员亟需解决的技术问题。
发明内容
本发明实施例提供一种薄膜晶体管和阵列基板的制备方法及相关装置，用以避免采用PECVD法制备薄膜晶体管中的绝缘层。
本发明实施例提供的一种薄膜晶体管的制备方法，包括：在衬底基板上形成有源层、以及源电极和漏电极的图形；在形成所述有源层之前，还包括:
在所述衬底基板上形成栅电极初始层，且所述栅电极初始层的表面为金属材料；
对所述栅电极初始层的表面进行氧化处理，使所述栅电极初始层的表面被氧化形成栅极绝缘层，所述栅电极初始层中未被氧化的部分形成栅电极层。
较佳地，在本发明实施例提供的上述制备方法中，在所述衬底基板上形成栅电极初始层具体包括：
在所述衬底基板上形成预镀电极层；
在所述预镀电极层的表面形成电镀电极层。
较佳地，在本发明实施例提供的上述制备方法中，采用电镀的方法在所述预镀电极层的表面形成电镀电极层。
较佳地，在本发明实施例提供的上述制备方法中，所述电镀电极层的材料为铝或铝合金。
较佳地，在本发明实施例提供的上述制备方法中，所述预镀电极层的材料为导电材料。
较佳地，在本发明实施例提供的上述制备方法中，采用物理气相沉积法、旋涂法、打印法、印刷法或溶胶凝胶法在所述衬底基板上形成所述预镀电极层。
较佳地，在本发明实施例提供的上述制备方法中，对所述栅电极初始层的表面进行氧化处理，具体包括：
将形成有所述栅电极初始层的衬底基板放入通电的电解质溶液中进行氧化处理，使所述栅电极初始层的表面被氧化形成栅极绝缘层。
较佳地，在本发明实施例提供的上述制备方法中，将形成有所述栅电极初始层的衬底基板放入通电的电解质溶液中进行氧化处理，具体为：
将形成有所述栅电极初始层的衬底基板放入电解质溶液中，并使所述栅电极初始层与电源的阳极电连接，所述电解质溶液与电源的阴极电连接；
在所述电源的阳极与阴极之间施加预设大小的电压预设时长后，使所述栅电极初始层的表面被氧化形成栅极绝缘层。
较佳地，在本发明实施例提供的上述制备方法中，采用物理气相沉积法、旋涂法、打印法或印刷法在所述栅极绝缘层上形成有源层，且所述有源层的材料为金属氧化物材料。
相应地，本发明实施例还提供了一种阵列基板的制备方法，所述阵列基板中的薄膜晶体管采用本发明实施例提供的上述任一种薄膜晶体管的制备方法制备。
较佳地，在本发明实施例提供的上述制备方法中，在形成栅极绝缘层和栅电极层之后，在形成有源层之前，还包括：对所述栅电极层和所述栅极绝缘层进行构图，保留栅电极对应区域和电极引线对应区域的所述栅电极层和所述栅极绝缘层，形成栅电极、电极引线、以及位于所述栅电极和所述电极引线上方的栅极绝缘层的图形。
较佳地，在本发明实施例提供的上述制备方法中，在形成栅电极初始层之后，在形成栅极绝缘层之前，还包括：在所述电极引线对应区域的栅电极初始层上的预设区域形成第一氧化阻挡层的图形，其中所述第一氧化阻挡层用于在后续对所述栅电极初始层的表面进行氧化处理时，防止所述第一氧化阻挡层所覆盖的栅电极初始层的表面被氧化；
在形成栅极绝缘层之后，还包括：去除所述第一氧化阻挡层的图形。
较佳地，在本发明实施例提供的上述制备方法中，在对所述栅电极初始层进行构图之后，在形成栅极绝缘层之前，还包括：在除了所述电极引线对应区域和所述栅电极对应区域之外的其它区域的栅电极初始层上形成第二氧化阻挡层的图形，其中所述第二氧化阻挡层用于在后续对所述栅电极初始层的表面进行氧化处理时，防止所述第二氧化阻挡层所覆盖的栅电极初始层的表面被氧化；
在形成栅极绝缘层之后，还包括：去除所述第二氧化阻挡层的图形。
较佳地，在本发明实施例提供的上述制备方法中，所述第一氧化阻挡层的图形和所述第二氧化阻挡层的图形通过一次构图工艺形成；和/或，
在形成栅极绝缘层之后，通过一次工艺去除所述第一氧化阻挡层的图形和所述第二氧化阻挡层的图形。
较佳地，在本发明实施例提供的上述制备方法中，对所述栅电极初始层的表面进行氧化处理，具体包括：
将形成有所述栅电极初始层的衬底基板放入通电的电解质溶液中进行氧化处理，
所述第一氧化阻挡层和所述第二氧化阻挡层所覆盖的栅电极初始层的表面未被氧化，形成栅电极层和位于所述预设区域的电极连接部，所述第一氧化阻挡层和所述第二氧化阻挡层未覆盖的栅电极初始层的表面被氧化形成栅极绝缘层；其中所述电极连接部为位于所述预设区域的且厚度与所述栅极绝缘层的厚度相同以及同层的栅电极初始层，所述栅电极层为所述栅电极初始层未被氧化的部分中除了所述电极连接部的其它部分。
较佳地，在本发明实施例提供的上述制备方法中，对所述栅电极层和所述栅极绝缘层进行构图，具体包括：
去除除了所述电极引线对应区域和所述栅电极对应区域之外的其它区域的栅电极层，保留所述栅电极对应区域和所述电极引线对应区域的所述栅电极层和所述栅极绝缘层，形成所述栅电极、所述电极引线、以及位于所述栅电极和所述电极引线上方的栅极绝缘层的图形。
较佳地，在本发明实施例提供的上述制备方法中，在形成栅电极初始层之后，在形成栅极绝缘层和栅电极层之前，还包括：对所述栅电极初始层进行构图，保留栅电极对应区域和电极引线对应区域的所述栅电极初始层，形成初始栅电极和初始电极引线的图形。
较佳地，在本发明实施例提供的上述制备方法中，在对所述栅电极初始层进行构图之后，在形成栅极绝缘层和栅电极层之前，还包括：在所述初始电极引线上的预设区域形成第一氧化阻挡层的图形，其中所述第一氧化阻挡层用于在后续对所述初始电极引线的表面进行氧化处理时，防止所述第一氧化阻挡层所覆盖的初始电极引线的表面被氧化；
在形成栅极绝缘层之后，还包括：去除所述第一氧化阻挡层的图形。
较佳地，在本发明实施例提供的上述制备方法中，对所述栅电极初始层的表面进行氧化处理，具体包括：
将形成有所述初始栅电极和初始电极引线的衬底基板放入通电的电解质溶液中进行氧化处理，
所述第一氧化阻挡层所覆盖的初始电极引线的表面未被氧化，所述第一氧化阻挡层未覆盖的所述初始电极引线的表面以及所述初始栅电极的表面被氧化形成栅极绝缘层，所述初始电极引线中未被氧化的部分形成电极引线和电极连接部，所述初始栅电极中未被氧化的部分形成栅电极；其中所述电极连接部为位于所述预设区域的且厚度与所述栅极绝缘层的厚度相同以及同层的初始电极引线，所述成电极引线为所述初始电极引线未被氧化的部分中除了所述电极连接部的其它部分。
相应地，本发明实施例还提供了一种薄膜晶体管，衬底基板，位于所述衬底基板上的栅电极、位于所述栅电极上方的栅极绝缘层、位于所述栅极绝缘层上方的有源层、以及源电极和漏电极；
所述栅极绝缘层是通过对第一金属进行氧化处理后形成的。
较佳地，在本发明实施例提供的上述薄膜晶体管中，所述栅电极包括：预镀电极和包覆于所述预镀电极表面的电镀电极，且所述电镀电极的材料为所述第一金属。
较佳地，在本发明实施例提供的上述薄膜晶体管中，所述栅电极包括：预镀电极；
所述栅极绝缘层是通过对包覆于所述预镀电极的表面的材料为第一金属的电镀电极进行氧化处理后形成的。
较佳地，在本发明实施例提供的上述薄膜晶体管中，所述第一金属为铝或铝合金。
相应地，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的上述任一种薄膜晶体管。
较佳地，在本发明实施例提供的上述阵列基板中，还包括：依次位于所述衬底基板上的电极引线、位于所述电极引线上方预设区域的电极连接部、以及覆盖所述电极引线上方除了所述预设区域之外的其它区域的绝缘层；
所述电极连接部的材料为第二金属。
较佳地，在本发明实施例提供的上述阵列基板中，所述绝缘层是通过对所述第二金属进行氧化处理后形成的。
较佳地，在本发明实施例提供的上述阵列基板中，所述电极引线与所述栅电极设置为同层同材质。
较佳地，在本发明实施例提供的上述阵列基板中，所述第二金属与所述第一金属材料相同，且所述绝缘层与所述栅极绝缘层同层设置。
相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述阵列基板。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。
本发明实施例提供的上述薄膜晶体管和阵列基板的制备方法及相关装置，由于栅极绝缘层是通过对栅电极初始层的表面进行氧化处理形成的，因此与现有技术中通过PECVD的方法形成二氧化硅(SiO2)或氮化硅(SiNx)材料的绝缘层相比，可以避免采用PECVD设备，从而降低生产成本；并且由于栅极绝缘层是通过对栅电极初始层的表面进行氧化处理形成的，因此可以在常温的环境下进行，可以有利于柔性衬底基板的使用。
附图说明
图1为本发明实施例提供的薄膜晶体管的制备方法的具体流程图；
图2a至图2h分别为本发明实施例一提供的阵列基板的制备方法在执行各步骤后的结构示意图；
图3a至图3f分别为本发明实施例二提供的阵列基板的制备方法在执行各步骤后的结构示意图；
图4a和图4b分别为本发明实施例提供的薄膜晶体管的结构示意图；
图5a和图5b分别为本发明实施例提供的阵列基板的结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的薄膜晶体管和阵列基板的制备方法及相关装置的具体实施方式进行详细地说明。
其中，附图中各膜层厚度和形状不反映薄膜晶体管及阵列基板的真实比例，目的只是示意说明本发明内容。
本发明实施例提供的一种薄膜晶体管的制备方法，如图1所示，包括以下步骤：
S101、在衬底基板上形成栅电极初始层，且栅电极初始层的表面为金属材料；
S102、对栅电极初始层的表面进行氧化处理，使栅电极初始层的表面被氧化形成栅极绝缘层，栅电极初始层中未被氧化的部分形成栅电极层；
S103、在形成栅极绝缘层和栅电极层之后，形成有源层、以及源电极和漏电极的图形形成有源层、以及源电极和漏电极的图形。
本发明实施例提供的上述薄膜晶体管的制备方法，由于栅极绝缘层是通过对栅电极初始层的表面进行氧化处理形成的，因此与现有技术中通过PECVD的方法形成二氧化硅(SiO2)或氮化硅(SiNx)材料的绝缘层相比，可以避免采用PECVD设备，从而降低生产成本；并且由于栅极绝缘层是通过对栅电极初始层的表面进行氧化处理形成的，因此可以在常温的环境下进行，从而有利于柔性衬底基板的使用。
较佳地，在本发明实施例提供的上述制备方法中，步骤S101在衬底基板上形成栅电极初始层具体可以包括：
在衬底基板上形成预镀电极层；
在预镀电极层的表面形成电镀电极层。
较佳地，在本发明实施例提供的上述制备方法中，采用电镀的方法在预镀电极层的表面形成电镀电极层。这里将栅电极初始层设置为预镀电极层和电镀电极层，目的是对为了在对栅电极初始层表面进行氧化处理时，设置的电镀电极层容易被氧化。并且在对栅电极初始层表面进行氧化处理时，可以是将电镀电极层完全氧化，也可以是将电镀电极层的表面一侧进行部分氧化，具体氧化的程度根据需要的栅极绝缘层的厚度以及设置的电极电极层的厚度决定，在此不作限定。
具体地，采用电镀的方法制备电镀电极层时，可以将衬底基板上所形成的预镀电极层作为负极，利用电解反应在负极上进行镀膜，从而在预镀电极层的表面形成电镀电极层，采用该方法制备电镀电极层，在制备过程中不需要真空设备，可以进一步降低成本，并且制备电镀电极层有利于表面氧化处理，从而利于栅极绝缘层的制备。
具体地，在本发明实施例提供的上述制备方法中，可以采用非电镀的方法形成预镀电极层，具体可以采用物理气相沉积法、旋涂法、打印法、印刷法或溶胶凝胶法在衬底基板上形成预镀电极层，当然也可以采用磁控溅射的方法在衬底基板上形成预镀电极层，在此不作限制。
较佳地，在本发明实施例提供的上述制备方法中，优选采用旋涂法、打印法、印刷法或溶胶凝胶法等液相的方法形成预镀电极层，这样在制备过程中就不需要真空设备，从而进一步降低成本。
具体地，在本发明实施例提供的上述制备方法中，预镀电极层的材料为导电材料，主要目的是为了通过电镀的方法在该预镀电极层上形成电镀电极层。较佳地，预镀电极层的材料选为导电金属或导电金属氧化物；预镀电极层的厚度控制在5nm～300nm之间。
较佳地，在本发明实施例提供的上述制备方法中，电镀电极层的材料为铝或铝合金，电镀电极层的厚度控制在150nm～600nm之间，在此不作限定。
更佳地，在本发明实施例提供的上述制备方法中，电镀电极层的材料选为铝合金，这样在电镀时可以抑制小丘生长，保证电镀电极层的均匀性。
较佳地，在本发明实施例提供的上述制备方法中，对栅电极初始层的表面进行氧化处理，具体包括：
将形成有栅电极初始层的衬底基板放入通电的电解质溶液中进行氧化处理，使栅电极初始层的表面被氧化形成栅极绝缘层，栅电极初始层中未被氧化的部分形成栅电极层。
具体地，在本发明实施例提供的上述制备方法中，将形成有栅电极初始层的衬底基板放入通电的电解质溶液中进行氧化处理，具体为：
将形成有栅电极初始层的衬底基板放入电解质溶液中，并使栅电极初始层与电源的阳极电连接，电解质溶液与电源的阴极电连接；
在电源的阳极与阴极之间施加预设大小的电压预设时长后，使栅电极初始层的表面被氧化形成栅极绝缘层。
具体地，在具体实施时，在电源的阳极与阴极之间施加预设大小的电压以及预设时长由电解质溶液的材料以及需要对栅电极初始层的表面进行氧化的程度决定，在此不作限定。
在具体实施时，在本发明实施例提供的上述制备方法中，将衬底基板上的栅电极初始层接电源的阳极后放入电解质溶液的一端，将与电源阴极连接的电极棒***电解质溶液的另一端使电解质溶液与电源的阴极电连接，在电源的阳极与阴极之间施加预设大小的电压预设时长后，栅电极初始层的表面就会被氧化，从而在栅电极初始层的表面形成一层氧化物薄膜即栅极绝缘层。由于栅极绝缘层的形成是通过将形成有栅电极初始层的衬底基板放入通电的电解质溶液中进行氧化处理得到，整个过程是在室温下进行，不需要高的温度，因此可以适应于柔性衬底基板。并且整个过程只需要一个廉价的直流电源，而不需要大型昂贵的PECVD设备，且电解质溶液可以重复使用，所以用这种方法制备的栅极绝缘层的成本会大大降低。
具体实施时，在本发明实施例提供的上述制备方法中，栅极绝缘层的厚度可以控制在100nm～300nm之间，在此不作限定。
进一步地，在本发明实施例提供的上述制备方法中，为了避免使用PECVD设备，可以采用物理气相沉积法、旋涂法、打印法或印刷法在栅极绝缘层上形成有源层，且有源层的材料为金属氧化物材料。
较佳地，在本发明实施例提供的上述制备方法中，优选采用旋涂法、打印法或印刷法形成有源层，这样在制备过程中就不需要真空设备，从而进一步降低成本。
具体地，在本发明实施例提供的上述制备方法中，金属氧化物材料可以含有锌、铟、镓、和锡元素中的至少一种，在此不作限定。
进一步地，在具体实施时，在本发明实施例提供的上述制备方法中，有源层的厚度可以控制在15nm～200nm之间，在此不作限定。
进一步地，在本发明实施例提供的上述制备方法中，形成源电极和漏电极的图形具体可以包括：在有源层上形成一层导电薄膜，对该导电薄膜进行构图，就可以形成源电极和漏电极的图形。
较佳地，在本发明实施例提供的上述制备方法中，可以通过掩模、光刻或者剥起(lift-off)等方法对该导电薄膜进行构图，同时形成源电极和漏电极的图形，在此不作限定。
进一步地，在具体实施时，在本发明实施例提供的上述制备方法中，源电极和漏电极的厚度可以控制在100nm～1000nm之间，在此不作限定。
基于同一发明构思，本发明实施例还提供了一种阵列基板的制备方法，该阵列基板中的薄膜晶体管采用本发明实施例提供的上述任一种薄膜晶体管的制备方法制备。该阵列基板的制备方法的实施可以参见上述薄膜晶体管的制备方法的实施例，重复之处不再赘述。
进一步地，在具体实施时，衬底基板上一般包括同层设置的栅电极和电极引线，因此本发明实施例提供的上述制备方法中，可以在形成栅极绝缘层和栅电极层之后再对栅电极层和栅极绝缘层进行构图，形成栅电极、电极引线、以及位于栅电极和电极引线上方的栅极绝缘层的图形；也可以在形成栅电极初始层之后，形成栅极绝缘层和栅电极层之前，就对栅电极初始层进行构图，形成初始栅电极和初始电极引线的图形，然后再对初始栅电极和初始电极引线的表面进行氧化处理，初始栅电极和初始电极引线的表面被氧化形成栅极绝缘层，而初始栅电极未被氧化的部分形成栅电极、以及初始电极引线未被氧化的部分形成电极引线。
因此，较佳地，在本发明实施例提供的上述制备方法中，在形成栅极绝缘层和栅电极层之后，在形成有源层之前，还包括：对栅电极层和栅极绝缘层进行构图，保留栅电极对应区域和电极引线对应区域的栅电极层和栅极绝缘层，形成栅电极、电极引线、以及位于栅电极和电极引线上方的栅极绝缘层的图形。这样将电极引线与栅电极以及位于其上方的栅极绝缘层通过一次构图工艺完成，不用单独增加制作电极引线的工艺，只需变更掩膜图案就可以实现，从而可以减少工艺复杂度，降低生产成本。
在具体实施时，在本发明实施例提供的上述制备方法中，电极引线一般需要通过在位于其上方的栅极绝缘层中设置接触孔以备后续电极引线实现电连接用。但是由于位于电极引线上方的栅极绝缘层是通过对栅电极初始层的表面进行氧化所得到的，因此在栅极绝缘层中刻蚀接触孔时刻蚀较难控制，并且在刻蚀接触孔时空容易刻蚀到其下面的电极引线。
因此，较佳地，在本发明实施例提供的上述制备方法中，在形成栅电极初始层之后，在形成栅极绝缘层和栅电极层之前，还包括：在电极引线对应区域的栅电极初始层上的预设区域形成第一氧化阻挡层的图形，其中第一氧化阻挡层用于在后续对栅电极初始层的表面进行氧化处理时，防止第一氧化阻挡层所覆盖的栅电极初始层的表面被氧化；
在形成栅极绝缘层之后，还包括：去除第一氧化阻挡层的图形。这样在形成栅极绝缘层之前先在电极引线对应区域的栅电极初始层上的预设区域形成第一氧化阻挡层的图形，这样在对栅电极初始层的表面进行氧化处理时，由于预设区域有第一氧化阻挡层，因此预设区域的栅电极初始层的表面不能被氧化，从而相当于在预设区域形成一电极连接部，以备后续电极引线与其它电极或信号线实现电连接用。这与现有技术中通过在栅极绝缘层中设置接触孔的方法相比，不仅可以省去设置接触孔的刻蚀步骤，并且还可避免过孔工艺形成的各种不良，提高良率。
需要说明的时，在本发明实施例提供的上述制备方法中，预设区域可以是栅电极初始层中任何不需要将进行表面氧化处理的区域，在此不作限定。
在本发明实施例提供的上述制备方法中，在上述形成栅电极和电极引线的图形的过程中，由于对栅极绝缘层进行刻蚀较难控制，并且需要对栅极层和栅极绝缘层均进行刻蚀，刻蚀难度较大。
因此，进一步地，在本发明实施例提供的上述制备方法中，在对栅电极层进行构图之后，在形成栅极绝缘层之前，还包括：在除了电极引线对应区域和栅电极对应区域之外的其它区域的栅电极初始层上形成第二氧化阻挡层的图形，其中第二氧化阻挡层用于在后续对栅电极初始层的表面进行氧化处理时，防止第二氧化阻挡层所覆盖的栅电极初始层的表面被氧化；
在形成栅极绝缘层之后，还包括：去除第二氧化阻挡层的图形。
较佳地，在本发明实施例提供的上述制备方法中，第一氧化阻挡层的图形和第二氧化阻挡层的图形通过一次构图工艺形成；和/或，
在形成栅极绝缘层之后，通过一次工艺去除第一氧化阻挡层的图形和第二氧化阻挡层的图形。
具体地，由于栅电极初始层上形成有第一氧化阻挡层和第二氧化阻挡层的图形，因此在本发明实施例提供的上述制备方法中，对栅电极初始层的表面进行氧化处理，具体包括：
将形成有栅电极初始层的衬底基板放入通电的电解质溶液中进行氧化处理，
第一氧化阻挡层和第二氧化阻挡层所覆盖的栅电极初始层的表面未被氧化，形成栅电极层和位于预设区域的电极连接部，第一氧化阻挡层和第二氧化阻挡层未覆盖的栅电极初始层的表面被氧化形成栅极绝缘层；其中电极连接部为位于预设区域的且厚度与栅极绝缘层的厚度相同以及同层的栅电极初始层，栅电极层为栅电极初始层未被氧化的部分中除了电极连接部的其它部分。
进一步地，在本发明实施例提供的上述制备方法中，对栅电极层和栅极绝缘层进行构图，具体包括：去除除了电极引线对应区域和栅电极对应区域之外的其它区域的栅电极层，保留栅电极对应区域和电极引线对应区域的栅电极层和所述栅极绝缘层，形成栅电极、电极引线、以及位于栅电极和电极引线上方的栅极绝缘层的图形。这样由于在不需要设置电极引线和栅电极的区域中设置第二氧化阻挡层，因此可以避免在对栅电极初始层的表面进行氧化处理时，该区域中的栅电极初始层的表面变为栅极绝缘层，因此在对栅电极层和栅极绝缘层进行构图时，仅是去除该区域中的栅电极初始层就可以形成栅电极、电极引线、以及位于栅电极和电极引线上方的栅极绝缘层的图形。而如果该区域不设置第二氧化阻挡层，则在对栅电极初始层的表面进行氧化处理时，该区域的栅电极初始层的表面就会变为栅极绝缘层，从而导致在对栅电极层和栅极绝缘层进行构图时，需要先去除该区域的栅极绝缘层，再去除该区域的栅电极层才可以形成栅电极、电极引线、以及位于栅电极和电极引线上方的栅极绝缘层的图形，因此制备难度较大。
或者，为了避免对栅极绝缘层进行刻蚀，较佳地，在本发明实施例提供的上述制备方法中，在形成栅电极初始层之后，在形成栅极绝缘层和栅电极层之前，还包括：对栅电极初始层进行构图，保留栅电极对应区域和电极引线对应区域的栅电极初始层，形成初始栅电极和初始电极引线的图形。这样可以只对刻蚀容易控制的栅电极初始层进行刻蚀进行成初始栅电极和初始电极引线的图形，之后再对初始栅电极和初始电极引线的表面进行氧化处理，同时形成栅电极、电极引线、以及位于栅电极的电极引线表面的栅极绝缘层的图形，避免了对栅极绝缘层进行刻蚀。
进一步地，在本发明实施例提供的上述制备方法中，在对栅电极初始层进行构图之后，在形成栅极绝缘层和栅电极层之前，还包括：在初始电极引线上的预设区域形成第一氧化阻挡层的图形，其中第一氧化阻挡层用于在后续对初始电极引线的表面进行氧化处理时，防止第一氧化阻挡层所覆盖的初始电极引线的表面被氧化；
在形成栅极绝缘层之后，还包括：去除第一氧化阻挡层的图形。这样在形成栅极绝缘层之前先在初始电极引线上的预设区域形成第一氧化阻挡层的图形，在对初始电极引线的表面进行氧化处理时，由于预设区域有第一氧化阻挡层，因此预设区域的初始电极引线的表面不能被氧化，从而相当于在预设区域形成一电极连接部，以备后续电极引线实现电连接用。这与现有技术中通过在栅极绝缘层中设置接触孔的方法相比，不仅可以省去设置接触孔的刻蚀步骤，并且还可避免过孔工艺形成的各种不良，提高良率。
需要说明的时，在本发明实施例提供的上述制备方法中，预设区域可以是初始电极引线中任何不需要将进行表面氧化处理的区域，在此不作限定。
具体地，由于电极引线上形成有第一氧化阻挡层的图形，因此在本发明实施例提供的上述制备方法中，对栅电极初始层的表面进行氧化处理形成栅极绝缘层，具体包括：
将形成有初始栅电极和初始电极引线的衬底基板放入通电的电解质溶液中进行氧化处理，
第一氧化阻挡层所覆盖的初始电极引线的表面未被氧化，第一氧化阻挡层未覆盖的初始电极引线的表面以及初始栅电极的表面被氧化形成栅极绝缘层，初始电极引线中未被氧化的部分形成电极引线和电极连接部，初始栅电极中未被氧化的部分形成栅电极；其中电极连接部为位于预设区域的且厚度与栅极绝缘层的厚度相同以及同层的初始电极引线，电极引线为初始电极引线中未被氧化的部分中除了电极连接部的其它部分。
进一步地，在本发明实施例提供的上述制备方法中，在电极引线对应区域的栅电极初始层上的预设区域形成氧化阻挡层的图形具体可以通过光刻的方法对形成在栅电极初始层上的氧化阻挡层进行构图，从而得到第一氧化阻挡层和第二氧化阻挡层、或第一氧化阻挡层的图形。
具体地，在具体实施时，在本发明实施例提供的上述制备方法中，第一氧化阻挡层和第二氧化阻挡层的厚度可以控制在200nm～5000nm之间，在此不作限定。
进一步地，当阵列基板应用于显示面板时，在本发明实施例提供的上述制备方法中，还可以包括像素电极和保护层的制备，具体制备工艺与现有技术相同，在此不作赘述。
下面通过两个具体的实施例对本发明实施例提供的阵列基板的制备方法的各步骤进行详细的说明。
实施例一：
阵列基板的制备方法具体可以包括：
(1)在衬底基板01上形成预镀电极层11，如图2a所示；
在具体实施时，在衬底基板上通过旋涂或打印的方法制备铟锡氧化物(ITO)或者导电银胶等材料的预镀电极薄膜100nm左右，通过光刻的方法在预镀电极薄膜中形成预镀电极层的图形。
或者，在具体实施时，衬底基板为柔性衬底，在柔性衬底上通过喷墨打印的方法制备材料为导电银胶的预镀电极层300nm左右。
(2)采用电镀的方法在预镀电极层11的表面形成电镀电极层12，如图2b所示；
在具体实施时，将形成有预电镀电极层的衬底基板放入三氯化铝(AlCl3)溶液中进行电镀，在预镀电极层的表面形成一层厚度为600nm左右的电镀电极层。具体地，电镀电极层的材料为铝(Al)。
或者，在具体实施时，采用电镀的方法在预镀电极层的表面形成一层厚度为300nm左右、且材料为铝-钕(Al-Nd)合金的电镀电极层。
(3)在电镀电极层12上电极引线对应区域A的预设区域形成第一氧化阻挡层13的图形，以及在电镀电极层12上除了电极引线对应区域A和栅电极对应区域B之外的其它区域形成第二氧化阻挡层14的图形，如图2c所示；
在具体实施时，可以在电镀电极层上形成一层厚度为2000nm左右的光刻胶层，通过光刻的方法对光刻胶层进行构图，在预设区域形成第一氧化阻挡层的图形，在除了电极引线对应区域和栅电极对应区域之外的其它区域形成第二氧化阻挡层的图形。
(4)对裸露的电镀电极层12的表面进行氧化处理，电镀电极层12被氧化的部分形成栅极绝缘层15，电镀电极层12未被氧化的部分以及预渡电极层11形成栅电极层10，如图2d所示；
在具体实施时，将上述形成有第一氧化阻挡层和第二氧化阻挡层图形的衬底基板放入电解质溶液的一端，并且使电镀电极层接电源的阳极，电源的阴极接石墨或金属后放入电解质溶液的另外一端，先在阳极和阴极之间加恒定的电流，阳极和阴极之间的电压将随时间线性升高，当电压达到设定值150V时恒定这个电压1～2小时，之后将衬底基板取出用氮气吹干再进行清洗，从而电镀电极层裸露的表面被氧化形成一层厚度为200nm左右的氧化膜(三氧化二铝Al2O3膜)，即栅极绝缘层，当然增加氧化时间，电镀电极层也可以完全被氧化为栅极绝缘层，在此不作限定。
或者，在具体实施时，将上述形成有第一氧化阻挡层和第二氧化阻挡层图形的衬底基板放入电解质溶液的一端，并且使电镀电极层接电源的阳极，电源的阴极接不锈钢板后放入电解质溶液的另外一端，先在阳极和阴极之间加恒定的电流(具体电流参数为0.1mA/cm2)，阳极和阴极之间的电压将随时间线性升高，当电压达到100V时保持，直至阳极和阴极之间的电流减小至约为0.001mA/cm2时，将衬底基板取出用氮气吹干再进行清洗，从而电镀电极层裸露的表面被氧化形成一层厚度为140nm左右的氧化膜(三氧化二铝Al2O3膜)，即栅极绝缘层，当然增加氧化时间，电镀电极层也可以完全被氧化为栅极绝缘层，在此不作限定。
(5)通过一次刻蚀工艺去除第一氧化阻挡层13的图形和第二氧化阻挡层14的图形，在预设区域形成电极连接部16(图中虚线框所示部分)，规定位于预设区域内与栅极绝缘层15厚度相同的未被氧化的电镀电极层12为电极连接部16，如图2e所示；
(6)使用光刻的方法将除了电极引线对应区域A和栅电极对应区域B之外的其它区域的栅电极层10去除，形成栅电极17、电极引线18、以及位于栅电极17和电极引线18上方的栅极绝缘层15的图形，如图2f所示；
(7)在栅电极对应区域B的栅极绝缘层15的上方形成有源层19的图形，如图2g所示；
在具体实施时，可以通过通过旋涂的方法在栅极绝缘层上制备一层厚度为50nm左右的金属氧化物薄膜，通过光刻的方法对金属氧化物薄膜进行构图，形成有源层的图形。具体地，金属氧化物薄膜的材料可以为铟镓锌氧化物(IGZO)，进一步地，在IGZO中，In：Ga：Zn＝1:1:1。
或者，在具体实施时，可以通过通过喷墨打印的方法在栅极绝缘层上制备一层厚度为30nm左右的金属氧化物薄膜，通过光刻的方法对金属氧化物薄膜进行构图，形成有源层的图形。具体地，金属氧化物薄膜的材料可以为铟锌氧化物(IZO)，进一步地，在IZO中，In：Zn＝1:1。
(8)在有源层19的上方形成源电极20和漏电极21的图形，如图2h所示；
在具体实施时，可以通过旋涂的方法在有源层的上方制备一层厚度为500nm的金属氧化物导电薄膜，通过剥起、或光刻等方法对金属氧化物导电薄膜进行构图，同时形成源电极和漏电极的图形。具体地，金属氧化物导电薄膜的材料可以为铟锡氧化物(ITO)。
或者，在具体实施时，可以通过喷墨打印的方法在有源层的上方制备一层厚度为500nm的金属氧化物导电薄膜，对金属氧化物导电薄膜进行构图，同时形成源电极和漏电极的图形。具体地，金属氧化物导电薄膜的材料可以为导电银胶。
综上，通过上述步骤(1)至(8)形成的阵列基板，如图2h所示，包括衬底基板01、位于衬底基板上的栅电极17和电极引线18、位于电极引线18上方预设区域的电极连接部16、位于栅电极17和电极引线18上的栅极绝缘层15、位于栅电极17上方的栅极绝缘层15上的有源层19，以及位于有源层19上的源电极20和漏电极21；其中，栅电极17和电极引线18分别均由预镀电极层11和未被氧化的电镀电极层12组成。
上述实施例一提供的阵列基板的制备方法，无需采用PECVD设备，可降低成本，并且可在室温下进行，可以很好的兼容柔性衬底；另外，在上述方法中，采用金属氧化物材料制备有源层，可以使薄膜晶体管具有迁移率高、制备温度低、均匀性好、对可见光透明等优点。
实施例二：
阵列基板的制备方法具体包括除了上述实施例一中的步骤(1)和(2)之外，还可以包括：
(3)对电镀电极层12和预镀电极层11进行构图，除了电极引线对应区域和栅电极对应区域之外的其它区域的电镀电极层12和预镀电极层11，保留电极引线对应区域和栅电极对应区域的电镀电极层12和预镀电极层11，在电极引线对应区域形成初始电极引线40的图形，在栅电极对应区域形成初始栅电极30的图形，如图3a所示，
(4)在初始电极引线40上的预设区域形成第一氧化阻挡层13的图形，如图3b所示；
在具体实施时，可以在电镀电极层上形成一层厚度为2000nm左右的光刻胶层，通过光刻的方法对光刻胶层进行构图，在预设区域形成第一氧化阻挡层的图形。
(5)对裸露的电镀电极层12的表面进行氧化处理，电镀电极层12的表面被氧化形成栅极绝缘层15，初始电极引线40中未被氧化的电镀电极层12和预镀电极层11形成电极引线18，初始栅电极30中未被氧化的电镀电极层12和预镀电极层11形成栅电极17，如图3c所示；
在具体实施时，将上述形成有第一氧化阻挡层图形的衬底基板放入电解质溶液的一端，并且使电镀电极层接电源的阳极，电源的阴极接石墨或金属后放入电解质溶液的另外一端，先在阳极和阴极之间加恒定的电流，阳极和阴极之间的电压将随时间线性升高，当电压达到设定值150V时恒定这个电压1～2小时，之后将衬底基板取出用氮气吹干再进行清洗，从而电镀电极层裸露的表面形成一层厚度为200nm左右的氧化膜(三氧化二铝Al2O3膜)，即栅极绝缘层，当然增加氧化时间，电镀电极层也可以完全被氧化为栅极绝缘层，在此不作限定。
(6)通过一次刻蚀工艺去除第一氧化阻挡层13的图形，在预设区域形成电极连接部16，规定位于预设区域内与栅极绝缘层15厚度相同的未被氧化的电镀电极层12为电极连接部16，如图3d所示；
(7)在栅电极17对应区域的栅极绝缘层15的上方形成有源层19的图形，如图3e所示；
(8)在有源层19的上方形成源电极20和漏电极21的图形,如图3f所示。由于步骤(7)和(8)与实施例一相同，在此不作赘述。
在具体实施时，可以通过旋涂的方法在有源层的上方制备一层厚度为500nm的金属氧化物导电薄膜，通过剥起或光刻的方法对金属氧化物导电薄膜进行构图，同时形成源电极和漏电极的图形。具体地，金属氧化物导电薄膜的材料可以为铟锡氧化物(ITO)。
综上，通过上述步骤(1)至(8)形成的阵列基板，如图3f所示，包括衬底基板01、位于衬底基板上的栅电极17和电极引线18、位于电极引线18上刚预设区域的电极连接部16、位于栅电极17和电极引线18上的栅极绝缘层15、位于栅电极17上方的栅极绝缘层15上的有源层19，以及位于有源层19上的源电极20和漏电极21；其中，栅电极17和电极引线18分别均由预镀电极层11和未被氧化的电镀电极层12组成。
上述实施例二提供的阵列基板的制备方法，无需采用PECVD设备，可降低成本，并且可在室温下进行，可以很好的兼容柔性衬底；另外，在上述方法中，采用金属氧化物材料制备有源层，可以使薄膜晶体管具有迁移率高、制备温度低、均匀性好、对可见光透明等优点。
基于同一发明构思，本发明实施例还提供了一种薄膜晶体管，如图4a和图4b所示，包括：衬底基板001，位于衬底基板001上的栅电极011、位于栅电极011上方的栅极绝缘层012、位于栅极绝缘层012上方的有源层013、以及源电极014和漏电极015；
其中，栅极绝缘层012是通过对第一金属进行氧化处理后形成的。
本发明实施例还提供的上述薄膜晶体管，由于栅极绝缘层是通过对第一金属进行氧化处理后形成的，因此与现有技术中通过PECVD的方法形成二氧化硅(SiO2)或氮化硅(SiNx)材料的绝缘层相比，可以避免采用PECVD设备，从而降低生产成本；并且由于栅极绝缘层是通过对栅电极初始层的表面进行氧化处理形成的，因此可以在常温的环境下进行，可以有利于柔性衬底基板的使用。
较佳地，在本发明实施例提供的上述薄膜晶体管中，如图4a所示，栅电极011包括：预镀电极111和包覆于预镀电极111的表面的电镀电极112，且电镀电极112的材料为第一金属。即相当于栅极绝缘层是通过对初始的电镀电极进行部分氧化处理后形成的。
或者，较佳地，在本发明实施例提供的上述薄膜晶体管中，如图4b所示，栅电极011为预镀电极；
栅极绝缘层012是通过对包覆于预镀电极的表面的材料为第一金属的电镀电极进行氧化处理后形成的。即相当于栅极绝缘层是通过对电镀电极进行完全氧化处理后形成的。
具体地，在本发明实施例提供的上述薄膜晶体管中，预镀电极的主要目的是为了通过电镀的方法在该预镀电极上形成电镀电极，因此预镀电极的材料为导电材料。
进一步地，在本发明实施例提供的上述薄膜晶体管中，对第一金属进行氧化处理的方法与上述制备方法的实施例中对栅电极初始层的表面进行氧化处理的方法相同，在此不再赘述。
较佳地，在本发明实施例提供的上述薄膜晶体管中，预镀电极的材料选为导电金属或导电金属氧化物；预镀电极的厚度控制在5nm～300nm之间。
较佳地，在本发明实施例提供的上述薄膜晶体管中，第一金属可以为铝或铝合金，在此不作限定。
较佳地，在本发明实施例提供的上述薄膜晶体管中，第一金属为铝合金，即电镀电极的材料为铝合金，这样在电镀时可以抑制小丘生长，保证电镀电极的均匀性。
进一步地，在本发明实施例提供的上述薄膜晶体管中，电镀电极的厚度控制在150nm～600nm之间，在此不作限定。
进一步地，在本发明实施例提供的上述薄膜晶体管中，为了避免在制备时采用PECVD设置，有源层的材料为金属氧化物材料。
较佳地，在本发明实施例提供的上述薄膜晶体管中，金属氧化物材料可以含有锌、铟、镓、和锡元素中的至少一种，在此不作限定。
进一步地，在具体实施时，在本发明实施例提供的上述薄膜晶体管中，有源层的厚度可以控制在15nm～200nm之间，在此不作限定。
基于同一发明构思，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的上述薄膜晶体管，该阵列基板的实施可以参见上述薄膜晶体管的实施例，重复之处不再赘述。
本发明实施例还提供的上述阵列基板，由于栅极绝缘层是通过对第一金属进行氧化处理后形成的，因此与现有技术中通过PECVD的方法形成二氧化硅(SiO2)或氮化硅(SiNx)材料的绝缘层相比，可以避免采用PECVD设备，从而降低生产成本；并且由于栅极绝缘层是通过对栅电极初始层的表面进行氧化处理形成的，因此可以在常温的环境下进行，可以有利于柔性衬底基板的使用。
较佳地，在本发明实施例提供的上述阵列基板中，如图5a和图5b所示，还包括：依次位于衬底基板001上的电极引线016、位于电极引线016上方预设区域的电极连接部017、以及覆盖电极引线016上方除了预设区域之外的其它区域的绝缘层018；其中，
电极连接部017的材料为第二金属。
较佳地，在本发明实施例提供的上述阵列基板中，绝缘层22是通过对第二金属进行氧化处理后形成的。
进一步地，在本发明实施例提供的上述阵列基板中，绝缘层的厚度与电极连接部的厚度相同。
进一步地，在本发明实施例提供的上述薄膜晶体管中，对第二金属进行氧化处理的方法与上述制备方法的实施例中对栅电极初始层的表面进行氧化处理的方法相同，在此不再赘述。
较佳地，在本发明实施例提供的上述阵列基板中，电极引线与栅电极设置为同层同材质。这样可以将电极引线与栅电极通过一次构图工艺形成，从而进一步降低生产成本。
较佳地，在本发明实施例提供的上述阵列基板中，第二金属与第一金属材料相同，且绝缘层与栅极绝缘层同层设置。这样可以将绝缘层与栅极绝缘层通过一次构图工艺形成，从而进一步降低生产成本。
进一步第，在本发明实施例提供的上述阵列基板中，由于第二金属与第一金属材料相同，因此当电极引线与栅电极设置为同层同材质时，如图5a所示，当栅电极011包括预镀电极111和包覆于预镀电极111的表面的电镀电极112时，电极连接部017与电极引线016在接触处为一体结构；或者如图5b所示，当栅电极011仅包括预镀电极111时，电极连接部017位于电极引线016上方，但与电极引线016并非一体结构。
进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，栅极绝缘层的厚度可以控制在100nm～300nm之间，在此不作限定。
具体地，本发明实施提供的上述阵列基板可以应用于液晶显示(LiquidCrystal Display，LCD)面板，当然也可以应用于有机发光二极管(Organic LightEmitting Diode，OLED)显示面板，在此不做限定。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述阵列基板，该显示面板可以是液晶显示面板，也可以是OLED显示面板，对于显示面板的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示面板的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示米面板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述显示面板的实施例，重复之处不再赘述。
本发明实施例提供的一种薄膜晶体管和阵列基板的制备方法及相关装置，由于栅极绝缘层是通过对栅电极初始层的表面进行氧化处理形成的，因此与现有技术中通过PECVD的方法形成二氧化硅(SiO2)或氮化硅(SiNx)材料的绝缘层相比，可以避免采用PECVD设备，从而降低生产成本；并且由于栅极绝缘层是通过对栅电极初始层的表面进行氧化处理形成的，因此可以在常温的环境下进行，可以有利于柔性衬底基板的使用。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (30)

1.一种薄膜晶体管的制备方法，包括：在衬底基板上形成有源层、以及源电极和漏电极的图形；其特征在于：在形成所述有源层之前，还包括:
在所述衬底基板上形成栅电极初始层，且所述栅电极初始层的表面为金属材料；
对所述栅电极初始层的表面进行氧化处理，使所述栅电极初始层的表面被氧化形成栅极绝缘层，所述栅电极初始层中未被氧化的部分形成栅电极层。
2.如权利要求1所述的制备方法，其特征在于，在所述衬底基板上形成栅电极初始层具体包括：
在所述衬底基板上形成预镀电极层；
在所述预镀电极层的表面形成电镀电极层。
3.如权利要求2所述的制备方法，其特征在于，采用电镀的方法在所述预镀电极层的表面形成电镀电极层。
4.如权利要求2所述的制备方法，其特征在于，所述电镀电极层的材料为铝或铝合金。
5.如权利要求2所述的制备方法，其特征在于，所述预镀电极层的材料为导电材料。
6.如权利要求2所述的制备方法，其特征在于，采用物理气相沉积法、旋涂法、打印法、印刷法或溶胶凝胶法在所述衬底基板上形成所述预镀电极层。
7.如权利要求1所述的制备方法，其特征在于，对所述栅电极初始层的表面进行氧化处理，具体包括：
将形成有所述栅电极初始层的衬底基板放入通电的电解质溶液中进行氧化处理，使所述栅电极初始层的表面被氧化形成栅极绝缘层。
8.如权利要求7所述的制备方法，其特征在于，将形成有所述栅电极初始层的衬底基板放入通电的电解质溶液中进行氧化处理，具体为：
将形成有所述栅电极初始层的衬底基板放入电解质溶液中，并使所述栅电极初始层与电源的阳极电连接，所述电解质溶液与电源的阴极电连接；
在所述电源的阳极与阴极之间施加预设大小的电压预设时长后，使所述栅电极初始层的表面被氧化形成栅极绝缘层。
9.如权利要求1-8任一项所述的制备方法，其特征在于，采用物理气相沉积法、旋涂法、打印法或印刷法在所述栅极绝缘层上形成有源层，且所述有源层的材料为金属氧化物材料。
10.一种阵列基板的制备方法，其特征在于，所述阵列基板中的薄膜晶体管采用如权利要求1-9任一项所述的制备方法制备。
11.如权利要求10所述的制备方法，其特征在于，在形成栅极绝缘层和栅电极层之后，在形成有源层之前，还包括：对所述栅电极层和所述栅极绝缘层进行构图，保留栅电极对应区域和电极引线对应区域的所述栅电极层和所述栅极绝缘层，形成栅电极、电极引线、以及位于所述栅电极和所述电极引线上方的栅极绝缘层的图形。
12.如权利要求11所述的制备方法，其特征在于，在形成栅电极初始层之后，在形成栅极绝缘层和栅电极层之前，还包括：在所述电极引线对应区域的栅电极初始层上的预设区域形成第一氧化阻挡层的图形，其中所述第一氧化阻挡层用于在后续对所述栅电极初始层的表面进行氧化处理时，防止所述第一氧化阻挡层所覆盖的栅电极初始层的表面被氧化；
在形成栅极绝缘层之后，还包括：去除所述第一氧化阻挡层的图形。
13.如权利要求12所述的制备方法，其特征在于，在对所述栅电极初始层进行构图之后，在形成栅极绝缘层之前，还包括：在除了所述电极引线对应区域和所述栅电极对应区域之外的其它区域的栅电极初始层上形成第二氧化阻挡层的图形，其中所述第二氧化阻挡层用于在后续对所述栅电极初始层的表面进行氧化处理时，防止所述第二氧化阻挡层所覆盖的栅电极初始层的表面被氧化；
在形成栅极绝缘层之后，还包括：去除所述第二氧化阻挡层的图形。
14.如权利要求13所述的制备方法，其特征在于，所述第一氧化阻挡层的图形和所述第二氧化阻挡层的图形通过一次构图工艺形成；和/或，
在形成栅极绝缘层之后，通过一次工艺去除所述第一氧化阻挡层的图形和所述第二氧化阻挡层的图形。
15.如权利要求13所述的制备方法，其特征在于，对所述栅电极初始层的表面进行氧化处理，具体包括：
将形成有所述栅电极初始层的衬底基板放入通电的电解质溶液中进行氧化处理，
所述第一氧化阻挡层和所述第二氧化阻挡层所覆盖的栅电极初始层的表面未被氧化，形成栅电极层和位于所述预设区域的电极连接部，所述第一氧化阻挡层和所述第二氧化阻挡层未覆盖的栅电极初始层的表面被氧化形成栅极绝缘层；其中所述电极连接部为位于所述预设区域内且厚度与所述栅极绝缘层的厚度相同以及同层的栅电极初始层，所述栅电极层为所述栅电极初始层未被氧化的部分中除了所述电极连接部的其它部分。
16.如权利要求13所述的制备方法，其特征在于，对所述栅电极层和所述栅极绝缘层进行构图，具体包括：
去除除了所述电极引线对应区域和所述栅电极对应区域之外的其它区域的栅电极层，保留所述栅电极对应区域和所述电极引线对应区域的所述栅电极层和所述栅极绝缘层，形成所述栅电极、所述电极引线、以及位于所述栅电极和所述电极引线上方的栅极绝缘层的图形。
17.如权利要求10所述制备方法，其特征在于，在形成栅电极初始层之后，在形成栅极绝缘层和栅电极层之前，还包括：对所述栅电极初始层进行构图，保留栅电极对应区域和电极引线对应区域的所述栅电极初始层，形成初始栅电极和初始电极引线的图形。
18.如权利要求17所述的制备方法，其特征在于，在对所述栅电极初始层进行构图之后，在形成栅极绝缘层和栅电极层之前，还包括：在所述初始电极引线上的预设区域形成第一氧化阻挡层的图形，其中所述第一氧化阻挡层用于在后续对所述初始电极引线的表面进行氧化处理时，防止所述第一氧化阻挡层所覆盖的初始电极引线的表面被氧化；
在形成栅极绝缘层之后，还包括：去除所述第一氧化阻挡层的图形。
19.如权利要求18所述的制备方法，其特征在于，对所述栅电极初始层的表面进行氧化处理，具体包括：
将形成有所述初始栅电极和初始电极引线的衬底基板放入通电的电解质溶液中进行氧化处理，
所述第一氧化阻挡层所覆盖的初始电极引线的表面未被氧化，所述第一氧化阻挡层未覆盖的所述初始电极引线的表面以及所述初始栅电极的表面被氧化形成栅极绝缘层，所述初始电极引线中未被氧化的部分形成电极引线和电极连接部，所述初始栅电极中未被氧化的部分形成栅电极；其中所述电极连接部为位于所述预设区域内且厚度与所述栅极绝缘层的厚度相同以及同层的初始电极引线，所述电极引线为所述初始电极引线未被氧化的部分中除了所述电极连接部的其它部分。
20.一种薄膜晶体管，包括：衬底基板，位于所述衬底基板上的栅电极、位于所述栅电极上方的栅极绝缘层、位于所述栅极绝缘层上方的有源层、以及源电极和漏电极；其特征在于：
所述栅极绝缘层是通过对第一金属进行氧化处理后形成的。
21.如权利要求20所述的薄膜晶体管，其特征在于，所述栅电极包括：预镀电极和包覆于所述预镀电极表面的电镀电极，且所述电镀电极的材料为所述第一金属。
22.如权利要求20所述的薄膜晶体管，其特征在于，所述栅电极包括：预镀电极；
所述栅极绝缘层是通过对包覆于所述预镀电极的表面的材料为第一金属的电镀电极进行氧化处理后形成的。
23.如权利要求21或22所述的薄膜晶体管，其特征在于，所述第一金属为铝或铝合金。
24.一种阵列基板，其特征在于包括如权利要求20-23任一项所述的薄膜晶体管。
25.如权利要求24所述的阵列基板，其特征在于，还包括：依次位于所述衬底基板上的电极引线、位于所述电极引线上方预设区域的电极连接部、以及覆盖所述电极引线上方除了所述预设区域之外的其它区域的绝缘层；
所述电极连接部的材料为第二金属。
26.如权利要求25所述的阵列基板，其特征在于，所述绝缘层是通过对所述第二金属进行氧化处理后形成的。
27.如权利要求26所述的阵列基板，其特征在于，所述电极引线与所述栅电极设置为同层同材质。
28.如权利要求27所述的阵列基板，其特征在于，所述第二金属与所述第一金属材料相同，且所述绝缘层与所述栅极绝缘层同层设置。
29.一种显示面板，其特征在于，包括如权利要求24-28任一项所述的阵列基板。
30.一种显示装置，其特征在于，包括如权利要求29所述的显示面板。
CN201510400941.9A 2015-07-09 2015-07-09 薄膜晶体管和阵列基板的制备方法及相关装置 Pending CN104966674A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510400941.9A CN104966674A (zh) 2015-07-09 2015-07-09 薄膜晶体管和阵列基板的制备方法及相关装置
PCT/CN2015/096953 WO2017004939A1 (en) 2015-07-09 2015-12-10 Thin-film-transistor, thin-film-transistor array substrate, fabricating methods thereof, and display panel
US15/108,678 US10141340B2 (en) 2015-07-09 2015-12-10 Thin-film-transistor, thin-film-transistor array substrate, fabricating methods thereof, and display panel
EP15871296.8A EP3320555B1 (en) 2015-07-09 2015-12-10 Thin-film-transistor, thin-film-transistor array substrate, fabricating methods thereof, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510400941.9A CN104966674A (zh) 2015-07-09 2015-07-09 薄膜晶体管和阵列基板的制备方法及相关装置

Publications (1)

Publication Number Publication Date
CN104966674A true CN104966674A (zh) 2015-10-07

Family

ID=54220696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510400941.9A Pending CN104966674A (zh) 2015-07-09 2015-07-09 薄膜晶体管和阵列基板的制备方法及相关装置

Country Status (4)

Country Link
US (1) US10141340B2 (zh)
EP (1) EP3320555B1 (zh)
CN (1) CN104966674A (zh)
WO (1) WO2017004939A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017004939A1 (en) * 2015-07-09 2017-01-12 Boe Technology Group Co., Ltd. Thin-film-transistor, thin-film-transistor array substrate, fabricating methods thereof, and display panel
CN110931525A (zh) * 2019-11-22 2020-03-27 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法和显示装置
CN112114460A (zh) * 2020-09-23 2020-12-22 北海惠科光电技术有限公司 基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构
WO2021114347A1 (zh) * 2019-12-10 2021-06-17 Tcl华星光电技术有限公司 金属电极的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849604A (en) * 1995-03-13 1998-12-15 Semiconductor Energy Laboratory Co. Method of manufacturing a semiconductor device
CN1558447A (zh) * 2004-01-15 2004-12-29 友达光电股份有限公司 薄膜晶体管的制造方法
CN102623510A (zh) * 2012-03-19 2012-08-01 华南理工大学 基于氧化钽绝缘层的薄膜晶体管及其制备方法
CN102629592A (zh) * 2012-03-23 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124162A (ja) 1982-12-29 1984-07-18 Sharp Corp 薄膜トランジスタ
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
KR100382955B1 (ko) * 2000-10-10 2003-05-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
TWI242290B (en) * 2004-11-22 2005-10-21 Au Optronics Corp Fabrication method of thin film transistor
KR101244895B1 (ko) * 2006-04-06 2013-03-18 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
TWI316297B (en) * 2006-11-10 2009-10-21 Innolux Display Corp Thin film transistor substrate
US7919795B2 (en) * 2006-12-21 2011-04-05 Samsung Electronics Co., Ltd. Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating the thin film transistor substrate
TWI425639B (zh) * 2007-10-22 2014-02-01 Au Optronics Corp 一種薄膜電晶體及其製造方法
JP2010192501A (ja) * 2009-02-16 2010-09-02 Seiko Epson Corp スイッチング素子の製造方法
DE112010003143T5 (de) 2009-07-31 2012-06-14 National University Corporation Tohoku University Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung, und Anzeigevorrichtung
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
CN104966674A (zh) * 2015-07-09 2015-10-07 京东方科技集团股份有限公司 薄膜晶体管和阵列基板的制备方法及相关装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849604A (en) * 1995-03-13 1998-12-15 Semiconductor Energy Laboratory Co. Method of manufacturing a semiconductor device
CN1558447A (zh) * 2004-01-15 2004-12-29 友达光电股份有限公司 薄膜晶体管的制造方法
CN102623510A (zh) * 2012-03-19 2012-08-01 华南理工大学 基于氧化钽绝缘层的薄膜晶体管及其制备方法
CN102629592A (zh) * 2012-03-23 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017004939A1 (en) * 2015-07-09 2017-01-12 Boe Technology Group Co., Ltd. Thin-film-transistor, thin-film-transistor array substrate, fabricating methods thereof, and display panel
US10141340B2 (en) 2015-07-09 2018-11-27 Boe Technology Group Co., Ltd. Thin-film-transistor, thin-film-transistor array substrate, fabricating methods thereof, and display panel
CN110931525A (zh) * 2019-11-22 2020-03-27 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法和显示装置
WO2021114347A1 (zh) * 2019-12-10 2021-06-17 Tcl华星光电技术有限公司 金属电极的制备方法
CN112114460A (zh) * 2020-09-23 2020-12-22 北海惠科光电技术有限公司 基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构
US11984460B2 (en) 2020-09-23 2024-05-14 Beihai Hkc Optoelectronics Technology Co., Ltd. Insulation unit based on array substrate and manufacturing method thereof, array substrate and manufacturing method thereof, and electronic device

Also Published As

Publication number Publication date
US20170148821A1 (en) 2017-05-25
EP3320555B1 (en) 2020-11-18
WO2017004939A1 (en) 2017-01-12
US10141340B2 (en) 2018-11-27
EP3320555A1 (en) 2018-05-16
EP3320555A4 (en) 2019-03-20

Similar Documents

Publication Publication Date Title
CN108288621B (zh) 阵列基板的制造方法、阵列基板及显示面板
CN104078424B (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN104576705B (zh) 一种阵列基板及制作方法、显示装置
CN104282769A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US20160043227A1 (en) Thin film transistor and manufacturing method thereof
CN104253159A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
CN104091810A (zh) 阵列基板及其制作方法、显示装置
CN106128963A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
EP3333900B1 (en) Manufacturing method for thin film transistor
US10347660B2 (en) Array substrate and manufacturing method thereof
US9461075B2 (en) Array substrate and manufacturing method thereof, and display device
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
CN106935658A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104966674A (zh) 薄膜晶体管和阵列基板的制备方法及相关装置
CN104078423A (zh) 一种阵列基板的制造方法、阵列基板及显示装置
US20160300955A1 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
CN102637648B (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
CN104022079A (zh) 薄膜晶体管基板的制造方法
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
CN104157609A (zh) Tft基板的制作方法及其结构
CN104485420A (zh) 一种有机薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151007