CN114823995A - Led外延片制作方法 - Google Patents

Led外延片制作方法 Download PDF

Info

Publication number
CN114823995A
CN114823995A CN202210313652.5A CN202210313652A CN114823995A CN 114823995 A CN114823995 A CN 114823995A CN 202210313652 A CN202210313652 A CN 202210313652A CN 114823995 A CN114823995 A CN 114823995A
Authority
CN
China
Prior art keywords
layer
growing
temperature
doped
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210313652.5A
Other languages
English (en)
Inventor
徐平
周孝维
许孔祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangneng Hualei Optoelectrical Co Ltd
Original Assignee
Xiangneng Hualei Optoelectrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangneng Hualei Optoelectrical Co Ltd filed Critical Xiangneng Hualei Optoelectrical Co Ltd
Priority to CN202210313652.5A priority Critical patent/CN114823995A/zh
Publication of CN114823995A publication Critical patent/CN114823995A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请公开了一种LED外延片制作方法,依次包括:处理衬底、生长低温GaN缓冲层、生长非掺杂GaN层、生长掺杂Si的n型GaN层、制作载流子过渡层、生长多量子阱层、生长AlGaN电子阻挡层、生长掺杂Mg的P型GaN层,降温冷却,其中制作载流子过渡层依次包括进行溅射氧化钼层、臭氧处理以及制作氮原子层的步骤。本发明通过采用新的制作方法来提升量子阱的晶体质量,从而提高LED的发光效率。

Description

LED外延片制作方法
技术领域
本发明属于半导体技术领域,具体涉及一种LED外延片制作方法。
背景技术
发光二极管(Light-Emitting Diode,LED)是一种将电能转化为光能的半导体电子器件。当LED有电流流过时,LED中的电子与空穴在其多量子阱内复合而发出单色光。LED作为一种高效、环保、绿色新型固态照明光源,具有低电压、低能耗、体积小、重量轻、寿命长、高可靠性和色彩丰富等优点。目前国内生产LED的规模正在逐步扩大,但是LED仍然存在性能低下的问题,影响LED的节能效果。
目前现有的LED外延片方法制备的LED外延多量子阱内量子效率不高,严重阻碍了LED性能的提高,影响LED的节能效果。
综上所述,急需研发新的LED外延片制作方法,提高量子阱的晶体质量,解决现有LED多量子阱内量子效率不高的问题,从而提高LED的发光效率。
发明内容
本发明通过采用新的外延片制作方法来提升量子阱的晶体质量,从而提高LED的发光效率。
本发明的LED外延片制作方法,依次包括:处理衬底、生长低温GaN缓冲层、生长非掺杂GaN层、生长掺杂Si的n型GaN层、制作载流子过渡层、生长多量子阱层、生长AlGaN电子阻挡层、生长掺杂Mg的P型GaN层和降温冷却;其特征在于,其中制作载流子过渡层依次包括:溅射氧化钼层、臭氧处理、制作氮原子层,具体步骤为:
A、控制磁控溅射设备反应腔温度为250-400℃,反应腔压力为5-18Torr,向反应腔室通入氩气和氧气,在掺杂Si的n型GaN层上溅射厚度为12-25nm的氧化钼层,溅射过程中控制设备溅射功率先从400w渐变增加至900w,再从900w渐变减少至600w;
B、将溅射有氧化钼层的外延片从磁控溅射设备反应腔取出置入等离子体设备反应腔内,向反应腔室通入150-250sccm的臭氧对氧化钼膜层处理2-4min,处理过程中控制温度从200℃渐变增加至600℃;
C、控制等离子体设备反应腔内温度为100-300℃,功率为40-120w,采用周期性中断氮气源的方式向反应腔室通入氮气,通过等离子体处理在氧化钼层上形成氮原子层,形成过程中氮气中断和通入反应腔的时间分别是4s和8s。
优选地,所述处理衬底的具体过程为:
在1000℃-1100℃的温度下,通入100-130L/min的H2,保持反应腔压力100-300mbar,处理蓝宝石衬底5-10min。
优选地,所述生长低温GaN缓冲层的具体过程为:
降温至500-600℃,保持反应腔压力300-600mbar,通入流量为10000-20000sccm的NH3、50-100sccm的TMGa及100-130L/min的H2,在蓝宝石衬底上生长厚度为20-40nm的低温GaN缓冲层;
升高温度到1000-1100℃,保持反应腔压力300-600mbar,通入流量为30000-40000sccm的NH3和100-130L/min的H2,保温300-500s,将低温GaN缓冲层腐蚀成不规则岛形。
优选地,所述生长非掺杂GaN层的具体过程为:
升高温度到1000-1200℃,保持反应腔压力300-600mbar,通入流量为30000-40000sccm的NH3、200-400sccm的TMGa及100-130L/min的H2,持续生长2-4μm的非掺杂GaN层。
优选地,所述生长掺杂Si的n型GaN层的具体过程为:
保持反应腔压力300-600mbar,保持温度1000-1200℃,通入流量为30000-60000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2及20-50sccm的SiH4,持续生长3m-4μm掺杂Si的n型GaN层,其中,Si掺杂浓度5E18-5E19atoms/cm3
优选地,所述生长AlGaN电子阻挡层的具体过程为:
在温度为900-950℃,反应腔压力为200-400mbar,通入50000-70000sccm的NH3、30-60sccm的TMGa、100-130L/min的H2、100-130sccm的TMAl、1000-1300sccm的Cp2Mg的条件下,生长所述AlGaN电子阻挡层,所述AlGaN层的厚度为40-60nm,其中,Mg掺杂的浓度为1E19-1E20atoms/cm3
优选地,所述生长掺杂Mg的P型GaN层的具体过程为:
保持反应腔压力400-900mbar、温度950-1000℃,通入流量为50000-70000sccm的NH3、20-100sccm的TMGa、100-130L/min的H2及1000-3000sccm的Cp2Mg,持续生长50-200nm的掺杂Mg的P型GaN层,其中,Mg掺杂浓度1E19-1E20atoms/cm3
优选地,所述降温冷却的具体过程为:
降温至650-680℃,保温20-30min,关闭加热***、关闭给气***,随炉冷却。
相比于传统的生长方法,本发明中的LED外延片制作方法达到了如下效果:
本发明通过在n型GaN层和多量子阱层之间***氧化钼层,能够引入一定的压应力可以部分抵消GaN与蓝宝石衬底之间由于热膨胀系数差异大而产生的张应力,从而在一定程度上缓解GaN外延材料层表面开裂的问题。溅射氧化钼膜层的过程中,控制溅射功率先渐变增加再渐变减少有利于获得质量较高且均匀的氧化钼薄膜,高质量的氧化钼薄膜可以提高后续生长的多量子阱层的晶体质量。
使用臭氧对氧化钼膜进行处理,可以诱导MoOX晶格内部的Mo4+和Mo5+离子转变为Mo6+离子,Mo6+离子可以增加MoOX的功函数,增加进入量子阱发光层内的空穴数量,从而能够提高内量子效率。臭氧处理过程中控制温度渐变增加,可以获得高Mo6+离子含量且分布均匀的氧化钼膜,能够进一步促进空穴注入量子阱发光层,提高发光二极管的发光效率。
通过在氧化钼层上形成氮原子层以改变氧化钼层的极性,使得后续生长的多量子阱层的晶体原子排列更加整齐,从而减少材料生长缺陷,提高量子阱层晶体质量,以提升LED的发光效率。形成氮原子层的过程中采用周期性中断氮气源的方式通入氮气,一方面有利于得到质量较好且均匀的氮原子层,另一方面可以催使下一步生长的InGaN/GaN的晶粒尺寸变小,晶粒的成核密度变大,更进一步往二维横向生长量子阱时,粗糙度降低,从而使生长得到的量子阱薄膜层最为平整光亮,结晶质量越高,LED亮度更高。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为实施例1制备的LED外延的结构示意图;
图2为对比例1制备的LED外延的结构示意图;
其中,1、蓝宝石衬底,2、低温GaN缓冲层,3、非掺杂GaN层,4、n型GaN层,5、氧化钼层,6、氮原子层,7、多量子阱层,8、AlGaN电子阻挡层,9、P型GaN层,71、InGaN阱层,72、GaN垒层。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解,硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式,而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语,故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内,本领域技术人员能够在一定误差范围内解决所述技术问题,基本达到所述技术效果。说明书后续描述为实施本申请的较佳实施方式,然所述描述乃以说明本申请的一般原则为目的,并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
另外,本说明书并没有将权利要求书公开的构件和方法步骤限定于实施方式的构件和方法步骤。特别是,在实施方式中记载的结构部件的尺寸、材质、形状、其结构顺序和邻接顺序以及制造方法等只要没有具体的限定,就仅作为说明例,而不是将本发明的范围限定于此。附图中所示的结构部件的大小和位置关系是为了清楚地进行说明而放大示出。
以下结合附图对本申请作进一步详细说明,但不作为对本申请的限定。
实施例1
本实施例采用本发明提供的LED外延片制作方法,采用MOCVD来生长GaN基LED外延片,采用高纯H2或高纯N2或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,金属有机源三甲基镓(TMGa)作为镓源,三甲基铟(TMIn)作为铟源,N型掺杂剂为硅烷(SiH4),三甲基铝(TMAl)作为铝源,P型掺杂剂为二茂镁(CP2Mg),反应压力在70mbar到600mbar之间。具体生长方式如下(外延结构请参考图1):
LED外延片制作方法,依次包括:处理蓝宝石衬底1、生长低温GaN缓冲层2、生长非掺杂GaN层3、生长掺杂Si的n型GaN层4、溅射氧化钼层5、臭氧处理、制作氮原子层6、生长多量子阱层7、生长AlGaN电子阻挡层8、生长掺杂Mg的P型GaN层9,降温冷却;其中,
步骤1:处理蓝宝石衬底1。
具体地,所述步骤1,进一步为:
在温度为1000-1100℃,反应腔压力为100-300mbar,通入100-130L/min的H2的条件下,处理蓝宝石衬底5-10分钟。
步骤2:生长低温GaN缓冲层2,并在所述低温GaN缓冲层2形成不规则小岛。
具体地,所述步骤2,进一步为:
在温度为500-600℃,反应腔压力为300-600mbar,通入10000-20000sccm的NH3、50-100sccm的TMGa、100-130L/min的H2的条件下,在所述蓝宝石衬底1上生长所述低温GaN缓冲层2,所述低温GaN缓冲层2的厚度为20-40nm;
在温度为1000-1100℃、反应腔压力为300-600mbar,通入30000-40000sccm的NH3和100-130L/min的H2的条件下,保温300-500s,在所述低温GaN缓冲层2上形成所述不规则小岛。
步骤3:生长非掺杂GaN层3。
具体地,所述步骤3,进一步为:
在温度为1000-1200℃,反应腔压力为300-600mbar,通入30000-40000sccm的NH3、200-400sccm的TMGa及100-130L/min的H2的条件下,生长的所述非掺杂GaN层3;所述非掺杂GaN层3的厚度为2-4μm。
步骤4:生长Si掺杂的n型GaN层4。
具体地,所述步骤4,进一步为:
保持反应腔压力300-600mbar,保持温度1000-1200℃,通入流量为30000-60000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2及20-50sccm的SiH4,持续生长3-4μm掺杂Si的n型GaN层4,其中,Si掺杂浓度5E18-1E19atoms/cm3
步骤5:溅射氧化钼层5。
具体地,所述步骤5,进一步为:
控制磁控溅射设备反应腔温度为250-400℃,反应腔压力为5-18Torr,向反应腔室通入氩气和氧气,在掺杂Si的n型GaN层4上溅射厚度为12-25nm的氧化钼层5,溅射过程中控制设备溅射功率先从400w渐变增加至900w,再从900w渐变减少至600w。
步骤6:臭氧处理。
具体地,所述步骤6,进一步为:
将溅射有氧化钼层5的外延片从磁控溅射设备反应腔取出置入等离子体设备反应腔内,向反应腔室通入150-250sccm的臭氧对氧化钼膜层5处理2-4min,处理过程中控制温度从200℃渐变增加至600℃。
步骤7:制作氮原子层6。
具体地,所述步骤7,进一步为:
控制等离子体设备反应腔内温度为100-300℃,功率为40-120w,采用周期性中断氮气源的方式向反应腔室通入氮气,通过等离子体处理在氧化钼层5上形成氮原子层6,形成过程中氮气中断和通入反应腔的时间分别是4s和8s。
步骤8:生长多量子阱层7。
所述生长多量子阱层7,进一步为:
保持反应腔压力300-400mbar、保持温度720℃,通入流量为50000-70000sccm的NH3、20-40sccm的TMGa、10000-15000sccm的TMIn及100-130L/min的N2,生长掺杂In的厚度为3nm的InGaN阱层71;
升高温度至800℃,保持反应腔压力300-400mbar,通入流量为50000-70000sccm的NH3、20-100sccm的TMGa及100-130L/min的N2,生长10nm的GaN垒层72;
重复交替生长InGaN阱层71和GaN垒层72,得到InGaN/GaN多量子阱发光层,其中,InGaN阱层71和GaN垒层72的交替生长周期数为7-13个。
步骤9:生长AlGaN电子阻挡层8。
具体地,所述步骤9,进一步为:
在温度为900-950℃,反应腔压力为200-400mbar,通入50000-70000sccm的NH3、30-60sccm的TMGa、100-130L/min的H2、100-130sccm的TMAl和1000-1300sccm的Cp2Mg的条件下,生长所述AlGaN电子阻挡层8,所述AlGaN层8的厚度为40-60nm,其中,Mg掺杂的浓度为1E19-1E20atoms/cm3
步骤10:生长掺杂Mg的P型GaN层9。
具体地,所述步骤10,进一步为:
在温度为950-1000℃,反应腔压力为400-900mbar,通入50000-70000sccm的NH3、20-100sccm的TMGa、100-130L/min的H2、1000-3000sccm的Cp2Mg的条件下,生长厚度为50-200nm的掺杂Mg的P型GaN层9,Mg掺杂浓度1E19-1E20atoms/cm3
步骤11:在温度为650-680℃的条件下保温20-30min,接着关闭加热***、关闭给气***,随炉冷却。
对比例1
以下提供对比实施例,即传统LED外延结构的生长方法(外延结构请参考图2)。
步骤1:在温度为1000-1100℃,反应腔压力为100-300mbar,通入100-130L/min的H2的条件下,处理蓝宝石衬底5-10分钟。
步骤2:生长低温GaN缓冲层2,并在所述低温GaN缓冲层2形成不规则小岛。
具体地,所述步骤2,进一步为:
在温度为500-600℃,反应腔压力为300-600mbar,通入10000-20000sccm的NH3、50-100sccm的TMGa、100-130L/min的H2的条件下,在所述蓝宝石衬底1上生长所述低温GaN缓冲层2,所述低温GaN缓冲层2的厚度为20-40nm;
在温度为1000-1100℃、反应腔压力为300-600mbar,通入30000-40000sccm的NH3、100-130L/min的H2的条件下,保温300-500s,在所述低温GaN缓冲层2上形成所述不规则小岛。
步骤3:生长非掺杂GaN层3。
具体地,所述步骤3,进一步为:
在温度为1000-1200℃,反应腔压力为300-600mbar,通入30000-40000sccm的NH3、200-400sccm的TMGa及100-130L/min的H2的条件下,生长的所述非掺杂GaN层;所述非掺杂GaN层3的厚度为2-4μm。
步骤4:生长Si掺杂的n型GaN层4。
具体地,所述步骤4,进一步为:
在温度为1000-1200℃,反应腔压力为300-600mbar,通入30000-60000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2、20-50sccm的SiH4的条件下,生长Si掺杂的n型GaN层4,所述n型GaN层4的厚度为3-4μm,Si掺杂的浓度为5E18-1E19atoms/cm3
步骤5:生长InGaN/GaN多量子阱层7。
具体地,所述生长多量子阱层7,进一步为:
保持反应腔压力300-400mbar、保持温度720℃,通入流量为50000-70000sccm的NH3、20-40sccm的TMGa、10000-15000sccm的TMIn及100-130L/min的N2,生长掺杂In的厚度为3nm的InGaN阱层71;
升高温度至800℃,保持反应腔压力300-400mbar,通入流量为50000-70000sccm的NH3、20-100sccm的TMGa及100-130L/min的N2,生长10nm的GaN垒层72;
重复交替生长InGaN阱层71和GaN垒层72,得到InGaN/GaN多量子阱发光层,其中,InGaN阱层71和GaN垒层72的交替生长周期数为7-13个。
步骤6:生长AlGaN电子阻挡层8。
具体地,所述步骤6,进一步为:
在温度为900-950℃,反应腔压力为200-400mbar,通入50000-70000sccm的NH3、30-60sccm的TMGa、100-130L/min的H2、100-130sccm的TMAl、1000-1300sccm的Cp2Mg的条件下,生长所述AlGaN电子阻挡层8,所述AlGaN层8的厚度为40-60nm,其中,Mg掺杂的浓度为1E19-1E20atoms/cm3
步骤7:生长掺杂Mg的P型GaN层9。
具体地,所述步骤7,进一步为:
在温度为950-1000℃,反应腔压力为400-900mbar,通入50000-70000sccm的NH3、20-100sccm的TMGa、100-130L/min的H2、1000-3000sccm的Cp2Mg的条件下,生长厚度为50-200nm的掺杂Mg的P型GaN层9,Mg掺杂浓度1E19-1E20atoms/cm3
步骤8:在温度为650-680℃的条件下保温20-30min,接着关闭加热***、关闭给气***,随炉冷却。
根据上述实施例1和对比例1分别制得样品1和样品2,样品1和样品2在相同的前工艺条件下镀ITO层约150nm,相同的条件下镀Cr/Pt/Au电极约1500nm,相同的条件下镀保护层SiO2约100nm,然后在相同的条件下将样品研磨切割成635μm*635μm(25mil*25mil)的芯片颗粒,之后将样品1和样品2在相同位置各自挑选1000颗晶粒,在相同的封装工艺下,封装成白光LED。采用积分球在驱动电流350mA条件下测试样品1和样品2的光电性能。
表1样品1和样品2的电性参数比较结果
Figure BDA0003568079190000091
将积分球获得的数据进行分析对比,从表1中可以看出,本发明生长方法制备的LED(样品1)光通量得到明显提升,并且电压、抗静电能力等其它各项LED电性参数变好,是因为本专利技术方案提升了量子阱质量,提高了发光效率,并改善了其它LED光电性能。
本发明中的LED外延片制作方法达到了如下效果:
本发明通过在n型GaN层和多量子阱层之间***氧化钼层,能够引入一定的压应力可以部分抵消GaN与蓝宝石衬底之间由于热膨胀系数差异大而产生的张应力,从而在一定程度上缓解GaN外延材料层表面开裂的问题。溅射氧化钼膜层的过程中,控制溅射功率先渐变增加再渐变减少有利于获得质量较高且均匀的氧化钼薄膜,高质量的氧化钼薄膜可以提高后续生长的多量子阱层的晶体质量。
使用臭氧对氧化钼膜进行处理,可以诱导MoOX晶格内部的Mo4+和Mo5+离子转变为Mo6+离子,Mo6+离子可以增加MoOX的功函数,增加进入量子阱发光层内的空穴数量,从而能够提高内量子效率。臭氧处理过程中控制温度渐变增加,可以获得高Mo6+离子含量且分布均匀的氧化钼膜,能够进一步促进空穴注入量子阱发光层,提高发光二极管的发光效率。
通过在氧化钼层上形成氮原子层以改变氧化钼层的极性,使得后续生长的多量子阱层的晶体原子排列更加整齐,从而减少材料生长缺陷,提高量子阱层晶体质量,以提升LED的发光效率。形成氮原子层的过程中采用周期性中断氮气源的方式通入氮气,一方面有利于得到质量较好且均匀的氮原子层,另一方面可以催使下一步生长的InGaN/GaN的晶粒尺寸变小,晶粒的成核密度变大,更进一步往二维横向生长量子阱时,粗糙度降低,从而使生长得到的量子阱薄膜层最为平整光亮,结晶质量越高,LED亮度更高。
由于方法部分已经对本申请实施例进行了详细描述,这里对实施例中涉及的结构与方法对应部分的展开描述省略,不再赘述。对于结构中具体内容的描述可参考方法实施例的内容,这里不再具体限定。
上述说明示出并描述了本申请的若干优选实施例,但如前所述,应当理解本申请并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文所述申请构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围,则都应在本申请所附权利要求的保护范围内。

Claims (8)

1.一种LED外延片制作方法,依次包括:处理衬底、生长低温GaN缓冲层、生长非掺杂GaN层、生长掺杂Si的n型GaN层、制作载流子过渡层、生长多量子阱层、生长AlGaN电子阻挡层、生长掺杂Mg的P型GaN层和降温冷却;其特征在于,其中制作载流子过渡层依次包括:溅射氧化钼层、臭氧处理和制作氮原子层,具体步骤为:
A、控制磁控溅射设备反应腔温度为250-400℃,反应腔压力为5-18Torr,向反应腔室通入氩气和氧气,在掺杂Si的n型GaN层上溅射厚度为12-25nm的氧化钼层,溅射过程中控制设备溅射功率先从400w渐变增加至900w,再从900w渐变减少至600w;
B、将溅射有氧化钼层的外延片从磁控溅射设备反应腔取出置入等离子体设备反应腔内,向反应腔室通入150-250sccm的臭氧对氧化钼膜层处理2-4min,处理过程中控制温度从200℃渐变增加至600℃;
C、控制等离子体设备反应腔内温度为100-300℃,功率为40-120w,采用周期性中断氮气源的方式向反应腔室通入氮气,通过等离子体处理在氧化钼层上形成氮原子层,形成过程中氮气中断和通入反应腔的时间分别是4s和8s。
2.根据权利要求1所述的LED外延片制作方法,其特征在于,在1000-1100℃的温度下,通入100-130L/min的H2,保持反应腔压力100-300mbar,处理蓝宝石衬底5-10min。
3.根据权利要求2所述的LED外延片制作方法,其特征在于,所述生长低温GaN缓冲层的具体过程为:
降温至500-600℃,保持反应腔压力300-600mbar,通入流量为10000-20000sccm的NH3、50-100sccm的TMGa及100-130L/min的H2,在蓝宝石衬底上生长厚度为20-40nm的低温GaN缓冲层;
升高温度到1000-1100℃,保持反应腔压力300-600mbar,通入流量为30000-40000sccm的NH3和100-130L/min的H2,保温300-500s,将低温GaN缓冲层腐蚀成不规则岛形。
4.根据权利要求1所述的LED外延片制作方法,其特征在于,所述生长非掺杂GaN层的具体过程为:
升高温度到1000-1200℃,保持反应腔压力300-600mbar,通入流量为30000-40000sccm的NH3、200-400sccm的TMGa及100-130L/min的H2,持续生长2-4μm的非掺杂GaN层。
5.根据权利要求1所述的LED外延片制作方法,其特征在于,所述生长掺杂Si的n型GaN层的具体过程为:
保持反应腔压力300-600mbar,保持温度1000-1200℃,通入流量为30000-60000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2及20-50sccm的SiH4,持续生长3-4μm掺杂Si的n型GaN层,其中,Si掺杂浓度5E18-1E19atoms/cm3
6.根据权利要求1所述的LED外延片制作方法,其特征在于,所述生长AlGaN电子阻挡层的具体过程为:
在温度为900-950℃,反应腔压力为200-400mbar,通入50000-70000sccm的NH3、30-60sccm的TMGa、100-130L/min的H2、100-130sccm的TMAl和1000-1300sccm的Cp2Mg的条件下,生长所述AlGaN电子阻挡层,所述AlGaN层的厚度为40-60nm,其中,Mg掺杂浓度为1E19-1E20atoms/cm3
7.根据权利要求1所述的LED外延片制作方法,其特征在于,所述生长掺杂Mg的P型GaN层的具体过程为:
保持反应腔压力400-900mbar、温度950-1000℃,通入流量为50000-70000sccm的NH3、20-100sccm的TMGa、100-130L/min的H2及1000-3000sccm的Cp2Mg,持续生长50-200nm的掺杂Mg的P型GaN层,其中,Mg掺杂浓度1E19-1E20atoms/cm3
8.根据权利要求1所述的LED外延片制作方法,其特征在于,所述降温冷却的具体过程为:
降温至650-680℃,保温20-30min,关闭加热***、关闭给气***,随炉冷却。
CN202210313652.5A 2022-03-28 2022-03-28 Led外延片制作方法 Pending CN114823995A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210313652.5A CN114823995A (zh) 2022-03-28 2022-03-28 Led外延片制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210313652.5A CN114823995A (zh) 2022-03-28 2022-03-28 Led外延片制作方法

Publications (1)

Publication Number Publication Date
CN114823995A true CN114823995A (zh) 2022-07-29

Family

ID=82531477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210313652.5A Pending CN114823995A (zh) 2022-03-28 2022-03-28 Led外延片制作方法

Country Status (1)

Country Link
CN (1) CN114823995A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116130572A (zh) * 2023-04-18 2023-05-16 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116130572A (zh) * 2023-04-18 2023-05-16 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Similar Documents

Publication Publication Date Title
CN111223764B (zh) 一种提高辐射复合效率的led外延生长方法
CN110629197B (zh) 一种led外延结构生长方法
CN109411573B (zh) 一种led外延结构生长方法
CN114284406B (zh) 一种氮化物发光二极管的制备方法
CN110620168B (zh) 一种led外延生长方法
CN111370540B (zh) 一种提高发光效率的led外延生长方法
CN110957403B (zh) 一种led外延结构生长方法
CN113328015B (zh) 提高亮度的发光二极管芯片制作方法
CN112941490B (zh) Led外延量子阱生长方法
CN112687770B (zh) Led外延生长方法
CN113707772A (zh) 一种降低位错密度的led外延片制作方法
CN113540296A (zh) 适用于小间距显示屏的led外延片制作方法
CN114823995A (zh) Led外延片制作方法
CN110246943B (zh) 基于石墨烯的led外延生长方法
CN110379895B (zh) Led外延生长方法
CN111952418A (zh) 一种提升发光效率的led多量子阱层生长方法
CN114038971B (zh) 一种led外延生长方法
CN112420884B (zh) 一种led外延多量子阱层生长方法
CN112599647B (zh) Led外延多量子阱层生长方法
CN111276579B (zh) 一种led外延生长方法
CN111952420A (zh) 一种适用于制作小间距显示屏的led外延生长方法
CN113972304B (zh) 一种led外延片制作方法
CN114122206B (zh) 发光二极管制作方法
CN112420883B (zh) 一种提高发光效率的led外延生长方法
CN113421951B (zh) 发光二极管芯片制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination