CN112858879A - 一种芯片信号测试电路及胶囊式内窥镜 - Google Patents
一种芯片信号测试电路及胶囊式内窥镜 Download PDFInfo
- Publication number
- CN112858879A CN112858879A CN202110032965.9A CN202110032965A CN112858879A CN 112858879 A CN112858879 A CN 112858879A CN 202110032965 A CN202110032965 A CN 202110032965A CN 112858879 A CN112858879 A CN 112858879A
- Authority
- CN
- China
- Prior art keywords
- signal
- test
- chip
- circuit
- signal gating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 235
- 239000002775 capsule Substances 0.000 title claims abstract description 47
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Endoscopes (AREA)
Abstract
本发明公开了一种芯片信号测试电路，包括信号选通电路和用于控制信号选通电路的控制电路。信号选通电路设于胶囊式内窥镜内的测试芯片上，其输入端与测试芯片上的多个测试信号线一一连接，且具有单一输出端。控制电路在接收到一目标测试信号的测试指令时，控制信号选通电路将目标测试信号对应的测试信号线连通至其单一输出端，以实现对目标测试信号进行检测。可见，本申请可根据信号测试需求，通过信号选通方式从多个测试信号中选择相应的测试信号输出测试，从而尽可能地节约芯片外测试引脚数，有利于胶囊式内窥镜进行***设计和硬件布局。本发明还公开了一种胶囊式内窥镜，与上述芯片信号测试电路具有相同的有益效果。
Description
技术领域
本发明涉及信号检测领域，特别是涉及一种芯片信号测试电路及胶囊式内窥镜。
背景技术
胶囊式内窥镜包括图像传感器和射频收发器。目前，为了检测胶囊式内窥镜的工作性能，通常需要对图像传感器和射频收发器这两个芯片内部的关键信号进行抓取测试。现有技术中，测试芯片内部信号的技术手段通常为：将芯片内部所需测试的信号通过走线方式连接至芯片外部进行测试，具体信号测试原理如图1所示，即将芯片内部所需测试的信号一一通过芯片引脚引出，如要测试芯片内部的5个信号，需在芯片外部增加5个引脚输出。但是，这种芯片信号测试方式所增设的芯片引脚数量较多，不利于胶囊式内窥镜这种体积小巧的设备进行***设计和硬件布局。
因此，如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种芯片信号测试电路及胶囊式内窥镜，可根据信号测试需求，通过信号选通方式从多个测试信号中选择相应的测试信号输出测试，从而尽可能地节约芯片外测试引脚数，有利于胶囊式内窥镜进行***设计和硬件布局。
为解决上述技术问题，本发明提供了一种芯片信号测试电路，包括：
设于胶囊式内窥镜内的测试芯片上，输入端与所述测试芯片上的多个测试信号线一一连接、且具有单一输出端的信号选通电路；
设于所述胶囊式内窥镜内、与所述信号选通电路的控制端连接的控制电路，用于在接收到一目标测试信号的测试指令时，控制所述信号选通电路将所述目标测试信号对应的测试信号线连通至其单一输出端，以对所述目标测试信号进行检测。
优选地，所述测试芯片包括带有微处理器和第一寄存器的射频收发器芯片；
相应的，所述控制电路包括：
与所述信号选通电路连接的第一寄存器；
与所述第一寄存器连接的微处理器，用于在接收到所述射频收发器芯片的一目标测试信号的测试指令时，通过配置所述第一寄存器来控制所述信号选通电路将所述目标测试信号对应的测试信号线连通至其单一输出端，以对所述目标测试信号进行检测。
优选地，所述测试芯片还包括带有第二寄存器的图像传感器芯片；其中，所述第二寄存器通过芯片接口与所述微处理器连接；
相应的，所述信号选通电路包括：
设于所述射频收发器芯片上，输入端与所述射频收发器芯片上的多个测试信号线一一连接、控制端与所述第一寄存器连接、且具有单一输出端的第一信号选通子电路；
设于所述图像传感器芯片上，输入端与所述图像传感器芯片上的多个测试信号线一一连接、控制端与所述第二寄存器连接、且具有单一输出端的第二信号选通子电路；
则所述微处理器具体用于在接收到目标测试芯片的一目标测试信号的测试指令时，通过配置所述目标测试芯片上的寄存器来控制所述目标测试芯片上的信号选通子电路将所述目标测试信号对应的测试信号线连通至其单一输出端，以对所述目标测试信号进行检测；其中，所述目标测试芯片为所述射频收发器芯片或所述图像传感器芯片。
优选地，所述目标测试芯片上信号选通子电路的数量＝在所述胶囊式内窥镜联调测试中，所述目标测试芯片需要同时检测信号的最大数量；
相应的，所述目标测试芯片上的寄存器包括：
与所述目标测试芯片上的信号选通子电路一一连接、由所述微处理器配置的子寄存器；其中，为同一信号选通子电路配置的测试信号不同时检测。
优选地，所述信号选通电路引出的测试引脚与所在测试芯片上的原功能引脚相互复用。
为解决上述技术问题，本发明还提供了一种胶囊式内窥镜，包括图像传感器芯片和射频收发器芯片，还包括上述任一种芯片信号测试电路。
本发明提供了一种芯片信号测试电路，包括信号选通电路和用于控制信号选通电路的控制电路。信号选通电路设于胶囊式内窥镜内的测试芯片上，其输入端与测试芯片上的多个测试信号线一一连接，且具有单一输出端。控制电路在接收到一目标测试信号的测试指令时，控制信号选通电路将目标测试信号对应的测试信号线连通至其单一输出端，以实现对目标测试信号进行检测。可见，本申请可根据信号测试需求，通过信号选通方式从多个测试信号中选择相应的测试信号输出测试，从而尽可能地节约芯片外测试引脚数，有利于胶囊式内窥镜进行***设计和硬件布局。
本发明还提供了一种胶囊式内窥镜，与上述芯片信号测试电路具有相同的有益效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的一种芯片信号测试原理图；
图2为本发明实施例提供的一种芯片信号测试电路的结构示意图；
图3为本发明实施例提供的一种芯片信号测试电路的具体结构示意图。
具体实施方式
本发明的核心是提供一种芯片信号测试电路及胶囊式内窥镜，可根据信号测试需求，通过信号选通方式从多个测试信号中选择相应的测试信号输出测试，从而尽可能地节约芯片外测试引脚数，有利于胶囊式内窥镜进行***设计和硬件布局。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图2，图2为本发明实施例提供的一种芯片信号测试电路的结构示意图。
该芯片信号测试电路包括：
设于胶囊式内窥镜内的测试芯片上，输入端与测试芯片上的多个测试信号线一一连接、且具有单一输出端的信号选通电路1；
设于胶囊式内窥镜内、与信号选通电路1的控制端连接的控制电路2，用于在接收到一目标测试信号的测试指令时，控制信号选通电路1将目标测试信号对应的测试信号线连通至其单一输出端，以对目标测试信号进行检测。
具体地，本申请的芯片信号测试电路包括信号选通电路1和控制电路2，其工作原理为：
信号选通电路1设于胶囊式内窥镜内的测试芯片上，其具有多个输入端，每个输入端均与所在测试芯片上的一个测试信号线连接，且信号选通电路1的多个输入端对应一个输出端，即信号选通电路1用于从多个输入的测试信号中选择一个测试信号输出，所以本申请只需将信号选通电路1的输出端通过芯片引脚引出，便可实现对多个测试信号进行检测。
而信号选通电路1的输出信号选择由设于胶囊式内窥镜内的控制电路2来控制，其控制原理为：本申请根据信号测试需求向控制电路2下发目标测试信号的测试指令。控制电路2在接收到测试指令后，根据测试指令确定目标测试信号，并控制信号选通电路1将目标测试信号对应的测试信号线连通至其输出端，从而使信号选通电路1输出目标测试信号，此时便可以通过信号选通电路1的输出端对应的芯片引脚对目标测试信号进行检测。
本发明提供了一种芯片信号测试电路，包括信号选通电路和用于控制信号选通电路的控制电路。信号选通电路设于胶囊式内窥镜内的测试芯片上，其输入端与测试芯片上的多个测试信号线一一连接，且具有单一输出端。控制电路在接收到一目标测试信号的测试指令时，控制信号选通电路将目标测试信号对应的测试信号线连通至其单一输出端，以实现对目标测试信号进行检测。可见，本申请可根据信号测试需求，通过信号选通方式从多个测试信号中选择相应的测试信号输出测试，从而尽可能地节约芯片外测试引脚数，有利于胶囊式内窥镜进行***设计和硬件布局。
在上述实施例的基础上：
请参照图3，图3为本发明实施例提供的一种芯片信号测试电路的具体结构示意图。
作为一种可选的实施例，测试芯片包括带有微处理器和第一寄存器的射频收发器芯片；
相应的，控制电路2包括：
与信号选通电路1连接的第一寄存器；
与第一寄存器连接的微处理器，用于在接收到射频收发器芯片的一目标测试信号的测试指令时，通过配置第一寄存器来控制信号选通电路1将目标测试信号对应的测试信号线连通至其单一输出端，以对目标测试信号进行检测。
具体地，胶囊式内窥镜包括射频收发器芯片(如采用ASIC(Application SpecificIntegrated Circuit，专用集成电路)方式实现的射频收发器芯片)，本申请可将射频收发器芯片作为用于测试芯片信号的测试芯片，且本申请的射频收发器芯片内包括微处理器(如MCU(Micro Controller Unit，微控制单元))和第一寄存器。
基于此，本申请的控制电路2可借助射频收发器芯片上原有的电路结构实现，具体通过配置寄存器的方式来控制信号选通电路1的输出信号选择，其控制原理为：本申请根据射频收发器芯片的信号测试需求，向射频收发器芯片下发目标测试信号的测试指令。射频收发器芯片的微处理器在接收到测试指令后，根据测试指令确定射频收发器芯片的目标测试信号，并通过配置第一寄存器来控制信号选通电路1将目标测试信号对应的测试信号线连通至其输出端，从而使信号选通电路1输出目标测试信号。可见，本申请的控制电路2的电路结构无需另外设置，直接借助射频收发器芯片上原有的电路结构实现即可，从而节约了芯片信号测试电路的成本，简化了芯片信号测试电路的结构。
比如，射频收发器芯片有8路测试信号线与所在芯片上的信号选通电路的输入端一一连接。微处理器在配置第一寄存器时，可采用二进制的方式进行配置，23＝8，则微处理器为第一寄存器配置三位数，便可实现8路测试信号线的输出选择。若要使第一路测试信号线连通至信号选通电路的输出端，则需微处理器为第一寄存器配置“001”，第一寄存器输出“001”至信号选通电路，以使信号选通电路将第一路测试信号线连通至其输出端。
更具体地，胶囊式内窥镜***包括胶囊式内窥镜和数据记录仪，胶囊式内窥镜内的射频收发器芯片可与外部的数据记录仪无线传输数据，数据记录仪还可与上位机交互数据。则本申请向射频收发器芯片下发测试指令的过程可为：用户通过上位机向数据记录仪下发测试指令。数据记录仪在接收到测试指令后，向射频收发器芯片无线发送测试指令。
作为一种可选的实施例，测试芯片还包括带有第二寄存器的图像传感器芯片；其中，第二寄存器通过芯片接口与微处理器连接；
相应的，信号选通电路1包括：
设于射频收发器芯片上，输入端与射频收发器芯片上的多个测试信号线一一连接、控制端与第一寄存器连接、且具有单一输出端的第一信号选通子电路；
设于图像传感器芯片上，输入端与图像传感器芯片上的多个测试信号线一一连接、控制端与第二寄存器连接、且具有单一输出端的第二信号选通子电路；
则微处理器具体用于在接收到目标测试芯片的一目标测试信号的测试指令时，通过配置目标测试芯片上的寄存器来控制目标测试芯片上的信号选通子电路将目标测试信号对应的测试信号线连通至其单一输出端，以对目标测试信号进行检测；其中，目标测试芯片为射频收发器芯片或图像传感器芯片。
进一步地，胶囊式内窥镜还包括图像传感器芯片，本申请还可将图像传感器芯片作为用于测试芯片信号的测试芯片，且本申请的图像传感器芯片内包括第二寄存器。同理，图像传感器芯片也通过配置寄存器的方式来选择输出的测试信号。
基于此，射频收发器芯片上设有一套信号测试电路，包括微处理器、第一寄存器及第一信号选通子电路(信号选通工作原理已在上述实施例中叙述，本申请在此不再赘述)。图像传感器芯片上也设有一套信号测试电路，包括第二寄存器及第二信号选通子电路；其中，第二寄存器通过芯片接口与射频收发器芯片上的微处理器连接，即第二寄存器的配置同样由微处理器完成(图像传感器芯片的信号选通工作原理与射频收发器芯片相同，本申请在此不再赘述)。
作为一种可选的实施例，目标测试芯片上信号选通子电路的数量＝在胶囊式内窥镜联调测试中，目标测试芯片需要同时检测信号的最大数量；
相应的，目标测试芯片上的寄存器包括：
与目标测试芯片上的信号选通子电路一一连接、由微处理器配置的子寄存器；其中，为同一信号选通子电路配置的测试信号不同时检测。
进一步地，根据信号选通子电路的工作原理可知，同一信号选通子电路对应的测试信号在同一时间只能选择一个测试信号进行输出检测，无法多个测试信号同时输出检测，但本申请考虑到在胶囊式内窥镜联调测试中，有多个测试信号同时检测的需求，所以本申请可首先确定在胶囊式内窥镜联调测试中，目标测试芯片需要同时检测信号的最大数量，然后根据最大数量设置目标测试芯片上信号选通子电路的数量，以保证在规划每个信号选通子电路所连接的测试信号线时，同一信号选通子电路对应的测试信号在胶囊式内窥镜联调测试时无需同时检测。
作为一种可选的实施例，信号选通电路1引出的测试引脚与所在测试芯片上的原功能引脚相互复用。
进一步地，考虑到胶囊式内窥镜在进行芯片信号测试时处于不工作状态，即其内芯片上原有的功能引脚处于空闲状态，所以本申请的信号选通电路1在测试芯片上引出的测试引脚，可与测试芯片上的原功能引脚相互复用，具体是：当胶囊式内窥镜在工作时，其内芯片上原有的功能引脚按照其原有功能使用；当胶囊式内窥镜在进行芯片信号测试时，屏蔽其内芯片上原有的功能引脚的原有功能，将复用引脚作为信号选通电路1的输出端引出的测试引脚使用，从而无需在芯片外部增设测试引脚，更有利于胶囊式内窥镜进行***设计和硬件布局。
本申请还提供了一种胶囊式内窥镜，包括图像传感器芯片和射频收发器芯片，还包括上述任一种芯片信号测试电路。
本申请提供的胶囊式内窥镜的介绍请参考上述芯片信号测试电路的实施例，本申请在此不再赘述。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (6)
1.一种芯片信号测试电路，其特征在于，包括：
设于胶囊式内窥镜内的测试芯片上，输入端与所述测试芯片上的多个测试信号线一一连接、且具有单一输出端的信号选通电路；
设于所述胶囊式内窥镜内、与所述信号选通电路的控制端连接的控制电路，用于在接收到一目标测试信号的测试指令时，控制所述信号选通电路将所述目标测试信号对应的测试信号线连通至其单一输出端，以对所述目标测试信号进行检测。
2.如权利要求1所述的芯片信号测试电路，其特征在于，所述测试芯片包括带有微处理器和第一寄存器的射频收发器芯片；
相应的，所述控制电路包括：
与所述信号选通电路连接的第一寄存器；
与所述第一寄存器连接的微处理器，用于在接收到所述射频收发器芯片的一目标测试信号的测试指令时，通过配置所述第一寄存器来控制所述信号选通电路将所述目标测试信号对应的测试信号线连通至其单一输出端，以对所述目标测试信号进行检测。
3.如权利要求2所述的芯片信号测试电路，其特征在于，所述测试芯片还包括带有第二寄存器的图像传感器芯片；其中，所述第二寄存器通过芯片接口与所述微处理器连接；
相应的，所述信号选通电路包括：
设于所述射频收发器芯片上，输入端与所述射频收发器芯片上的多个测试信号线一一连接、控制端与所述第一寄存器连接、且具有单一输出端的第一信号选通子电路；
设于所述图像传感器芯片上，输入端与所述图像传感器芯片上的多个测试信号线一一连接、控制端与所述第二寄存器连接、且具有单一输出端的第二信号选通子电路；
则所述微处理器具体用于在接收到目标测试芯片的一目标测试信号的测试指令时，通过配置所述目标测试芯片上的寄存器来控制所述目标测试芯片上的信号选通子电路将所述目标测试信号对应的测试信号线连通至其单一输出端，以对所述目标测试信号进行检测；其中，所述目标测试芯片为所述射频收发器芯片或所述图像传感器芯片。
4.如权利要求3所述的芯片信号测试电路，其特征在于，所述目标测试芯片上信号选通子电路的数量＝在所述胶囊式内窥镜联调测试中，所述目标测试芯片需要同时检测信号的最大数量；
相应的，所述目标测试芯片上的寄存器包括：
与所述目标测试芯片上的信号选通子电路一一连接、由所述微处理器配置的子寄存器；其中，为同一信号选通子电路配置的测试信号不同时检测。
5.如权利要求1-4任一项所述的芯片信号测试电路，其特征在于，所述信号选通电路引出的测试引脚与所在测试芯片上的原功能引脚相互复用。
6.一种胶囊式内窥镜，其特征在于，包括图像传感器芯片和射频收发器芯片，还包括如权利要求1-5任一项所述的芯片信号测试电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110032965.9A CN112858879A (zh) | 2021-01-11 | 2021-01-11 | 一种芯片信号测试电路及胶囊式内窥镜 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110032965.9A CN112858879A (zh) | 2021-01-11 | 2021-01-11 | 一种芯片信号测试电路及胶囊式内窥镜 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112858879A true CN112858879A (zh) | 2021-05-28 |
Family
ID=76002553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110032965.9A Pending CN112858879A (zh) | 2021-01-11 | 2021-01-11 | 一种芯片信号测试电路及胶囊式内窥镜 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112858879A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113702801A (zh) * | 2021-07-09 | 2021-11-26 | 苏州浪潮智能科技有限公司 | 一种芯片的信号量测方法、装置及相关组件 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1777249A (zh) * | 2005-11-29 | 2006-05-24 | 天津三星电子显示器有限公司 | 微处理器引脚输出和模数转换分时复用的方法 |
| CN101063700A (zh) * | 2007-05-29 | 2007-10-31 | 北京中星微电子有限公司 | 一种实现芯片测试的方法及装置 |
| CN101452127A (zh) * | 2007-11-30 | 2009-06-10 | 群康科技(深圳)有限公司 | 液晶显示装置及其测试***与测试方法 |
| JP2009281860A (ja) * | 2008-05-22 | 2009-12-03 | Renesas Technology Corp | 半導体装置のテスト方法およびマスク回路 |
| CN203206209U (zh) * | 2012-12-06 | 2013-09-18 | 无锡中星微电子有限公司 | 具有复用引脚的芯片 |
| CN111505483A (zh) * | 2020-04-27 | 2020-08-07 | 苏州浪潮智能科技有限公司 | 一种连接器接口的测试治具及设备 |
| CN111816627A (zh) * | 2020-09-09 | 2020-10-23 | 武汉新芯集成电路制造有限公司 | 一种存储封装芯片及其引脚复用方法 |
-
2021
- 2021-01-11 CN CN202110032965.9A patent/CN112858879A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1777249A (zh) * | 2005-11-29 | 2006-05-24 | 天津三星电子显示器有限公司 | 微处理器引脚输出和模数转换分时复用的方法 |
| CN101063700A (zh) * | 2007-05-29 | 2007-10-31 | 北京中星微电子有限公司 | 一种实现芯片测试的方法及装置 |
| CN101452127A (zh) * | 2007-11-30 | 2009-06-10 | 群康科技(深圳)有限公司 | 液晶显示装置及其测试***与测试方法 |
| JP2009281860A (ja) * | 2008-05-22 | 2009-12-03 | Renesas Technology Corp | 半導体装置のテスト方法およびマスク回路 |
| CN203206209U (zh) * | 2012-12-06 | 2013-09-18 | 无锡中星微电子有限公司 | 具有复用引脚的芯片 |
| CN111505483A (zh) * | 2020-04-27 | 2020-08-07 | 苏州浪潮智能科技有限公司 | 一种连接器接口的测试治具及设备 |
| CN111816627A (zh) * | 2020-09-09 | 2020-10-23 | 武汉新芯集成电路制造有限公司 | 一种存储封装芯片及其引脚复用方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113702801A (zh) * | 2021-07-09 | 2021-11-26 | 苏州浪潮智能科技有限公司 | 一种芯片的信号量测方法、装置及相关组件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108475227B (zh) | 测试功能组件及数据调试方法 | |
| CN107273329B (zh) | 虚拟gpio | |
| EP3213215B1 (en) | Embedded universal serial bus (usb) debug (eud) for multi-interfaced debugging in electronic systems | |
| CN103136138A (zh) | 一种芯片、芯片调试方法以及芯片与外部设备通信的方法 | |
| US10120827B2 (en) | Communication system with serial ports for automatically identifying device types and communication protocols and method thereof | |
| CN110858182A (zh) | 集成电路、总线***以及其控制方法 | |
| CN112041827B (zh) | 自动usb主机检测和端口配置方法及装置 | |
| EP3274836A1 (en) | System and method to enable closed chassis debug control interface using a usb type-c connector | |
| CN114761938A (zh) | 用于增强spi通信的方法和*** | |
| CN106771967A (zh) | 核心板测试装置及方法 | |
| CN112858879A (zh) | 一种芯片信号测试电路及胶囊式内窥镜 | |
| TWI449926B (zh) | 傳輸介面及判斷傳輸訊號之方法 | |
| CN117097614A (zh) | 一种存储***及其外插卡通信工作模式切换装置 | |
| CN104062530B (zh) | 一种移动终端硬件故障检测装置及方法 | |
| CN111352780B (zh) | 通路的状态确定方法、设备及可读存储介质 | |
| KR20140147968A (ko) | 테스트 장치 및 그의 동작 방법 | |
| CN107479411A (zh) | 芯片io现场可编程控制的装置及方法 | |
| CN112181896A (zh) | 运行控制设备、集成电路、无线电器件以及设备 | |
| US20160109519A1 (en) | System and method for eliminating indeterminism in integrated circuit testing | |
| CN106936518B (zh) | 一种具有双向io功能的测量装置 | |
| KR100571633B1 (ko) | 내장된 코아 회로부를 테스트하기 위한 쉬프트 레지스터체인 회로부를 구비한 시스템-온 칩 | |
| CN113534995B (zh) | 一种spi接口共用的tddi芯片 | |
| CN219716105U (zh) | 一种计算机模块及计算机模块应用*** | |
| CN111581151B (zh) | Mcu端口驱动可重构方法 | |
| CN100495356C (zh) | 通用非接触式智能卡仿真卡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210824 Address after: 401120 1-1, 2-1, 3-1, building 5, No. 18, Cuiping Lane 2, Huixing street, Yubei District, Chongqing Applicant after: Chongqing Jinshan Medical Technology Research Institute Co.,Ltd. Address before: 401120 1 office buildings, Jinshan International Industrial City, 18 of Nei sang Road, Hui Xing street, Yubei District, Chongqing. Applicant before: CHONGQING JINSHAN MEDICAL APPLIANCE Co.,Ltd. |