CN113690357B - 高可靠性发光二极管芯片及其制造方法 - Google Patents

高可靠性发光二极管芯片及其制造方法 Download PDF

Info

Publication number
CN113690357B
CN113690357B CN202110728944.0A CN202110728944A CN113690357B CN 113690357 B CN113690357 B CN 113690357B CN 202110728944 A CN202110728944 A CN 202110728944A CN 113690357 B CN113690357 B CN 113690357B
Authority
CN
China
Prior art keywords
layer
type electrode
conductive hole
type semiconductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110728944.0A
Other languages
English (en)
Other versions
CN113690357A (zh
Inventor
兰叶
陶羽宇
吴志浩
王江波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN202110728944.0A priority Critical patent/CN113690357B/zh
Publication of CN113690357A publication Critical patent/CN113690357A/zh
Application granted granted Critical
Publication of CN113690357B publication Critical patent/CN113690357B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了一种高可靠性发光二极管芯片及其制造方法，属于半导体技术领域。该发光二极管芯片的绝缘层上开设有延伸至N型电极的第一导电孔和延伸至P型电极的第二导电孔，焊点包括第一焊点和第二焊点。第一焊点位于第一导电孔内以及绝缘层表面，与对应的N型电极电连接，第二焊点位于第二导电孔内以及绝缘层表面，与对应的P型电极电连接，第一导电孔和第二导电孔均为锥形孔，且沿芯片的层叠方向，锥形孔的内径逐渐增大。采用该结构的发光二极管芯片，可以减少LED芯片制造过程中空腔的产生，提高发光二极管芯片的可靠性。

Description

高可靠性发光二极管芯片及其制造方法
技术领域
本公开涉及半导体技术领域，特别涉及一种高可靠性发光二极管芯片及其制造方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体器件。通过采用不同的半导体材料和结构，LED能够覆盖从紫外到红外的全色范围，已经被广泛地应用在显示、装饰、通讯等经济生活中。
芯片是LED的核心器件，相关技术中，LED芯片包括衬底、N型半导体层、有源层、P型半导体层、N型电极、P型电极、绝缘层和焊点；N型半导体层、有源层和P型半导体层依次层叠在衬底的第一表面上；P型半导体层上设有延伸至N型半导体层的凹槽，N型电极设置在凹槽内的N型半导体层上，P型电极设置在P型半导体层上；绝缘层铺设在凹槽内和N型电极上，以及P型半导体层和P型电极上。其中，绝缘层上开始设有延伸至N型电极和延伸至P型电极的导电孔，焊点位于绝缘层表面以及导电孔内，与对应的N型电极或P型电极电连接。通过设置焊点以便于将LED芯片通过回流焊接的方式焊接到电路板上。
然而，由于绝缘层需要起到保护作用，因此通常设置的较厚，则绝缘层上开设的导电孔的深度也会较深，且现有的导电孔为直孔，侧壁沿竖直方向延伸，后续在制作焊点时，反应物容易堆积在导电孔侧壁的上部分，影响焊点底部的沉积，使得导电孔底部部分区域存在空腔，焊点在导电孔内的填充效果较差。在后续器件使用时，空腔内的空气会快速膨胀，产生风险，不利于器件的稳定可靠使用。
发明内容
本公开实施例提供了一种高可靠性发光二极管芯片及其制造方法，可以减少LED芯片制造过程中空腔的产生，提高发光二极管芯片的可靠性。所述技术方案如下：
一方面，提供了一种高可靠性发光二极管芯片，所述高可靠性发光二极管芯片包括衬底、N型半导体层、有源层、P型半导体层、N型电极、P型电极、绝缘层和焊点；所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底的第一表面上；所述P型半导体层上设有延伸至所述N型半导体层的凹槽，所述N型电极设置在凹槽内的所述N型半导体层上，所述P型电极设置在所述P型半导体层上；所述绝缘层铺设在所述凹槽内和所述N型电极上，以及所述P型半导体层和所述P型电极上，
所述绝缘层上开设有延伸至所述N型电极的第一导电孔和延伸至所述P型电极的第二导电孔，所述焊点包括第一焊点和第二焊点，所述第一焊点位于所述第一导电孔内以及所述绝缘层表面，与对应的所述N型电极电连接，所述第二焊点位于所述第二导电孔内以及所述绝缘层表面，与对应的所述P型电极电连接，所述第一导电孔和所述第二导电孔均为锥形孔，且沿芯片的层叠方向，所述锥形孔的内径逐渐增大。
可选地，所述锥形孔的内径的最小值和最大值的比值为1：1.5。
可选地，所述第一焊点包括第一基础层和覆盖在所述第一基础层上的第一连接层，所述第一基础层位于所述第一导电孔内，且所述第一基础层的与所述第一连接层连接的一面朝向所述第一连接层凸起，所述第一连接层位于所述绝缘层的表面；
所述第二焊点包括第二基础层和覆盖在所述第二基础层上的第二连接层，所述第二基础层位于所述第二导电孔内，且所述第二基础层的与所述第二连接层连接的一面朝向所述第二连接层凸起，所述第二连接层位于所述绝缘层的表面；
所述第一连接层与所述第二连接层在所述绝缘层上的正投影不重合。
可选地，所述第一基础层和所述第二基础层的结构相同，所述第一基础层为Ti/Sn/Ti层叠结构。
可选地，所述第一连接层和所述第二连接层的结构相同；
所述第一连接层为Ti/Al/Ti/Al/Ni/Pt/Au/Sn/Au层叠结构。
另一方面，提供了一种高可靠性发光二极管芯片的制造方法，所述制造方法包括：
提供一衬底，所述衬底包括相对的第一表面和第二表面；
在所述衬底的所述第一表面上依次生长N型半导体层、有源层和P型半导体层；
在所述P型半导体层上开设延伸至所述N型半导体层的凹槽；
在所述P型半导体层上形成P型电极，在所述凹槽内的所述N型半导体层上形成N型电极；
所述凹槽内和所述N型电极上，以及所述P型半导体层和所述P型电极上形成绝缘层；
在所述绝缘层上开设延伸至所述N型电极的第一导电孔和延伸至所述P型电极的第二导电孔，所述第一导电孔和所述第二导电孔均为锥形孔，且沿芯片的层叠方向，所述锥形孔的内径逐渐增大；
在所述第一导电孔内和所述绝缘层表面形成与所述N型电极电连接的第一焊点，在所述第二导电孔内和所述绝缘层表面形成与所述P型电极电连接的第二焊点。
可选地，所述在所述绝缘层上开设延伸至所述N型电极的第一导电孔和延伸至所述P型电极的第二导电孔，包括：
采用干法刻蚀的方法在所述绝缘层分别开设延伸至所述N型电极的第一导电孔和延伸至所述P型电极的第二导电孔；
其中，在所述第一导电孔和所述第二导电孔的刻蚀初期，增加所述干法刻蚀过程中通入的化学气体的比例，在所述第一导电孔和所述第二导电孔的刻蚀后期，增加所述干法刻蚀过程中通入的物理气体的比例。
可选地，所述在所述第一导电孔内和所述绝缘层表面形成与所述N型电极电连接的第一焊点，在所述第二导电孔内和所述绝缘层表面形成与所述P型电极电连接的第二焊点，包括：
在所述第一导电孔内形成第一基础层；
在所述绝缘层表面形成第一连接层，所述第一连接层覆盖在所述第一基础层上；
在所述第二导电孔内形成第二基础层；
在所述绝缘层表面形成第二连接层，所述第二连接层覆盖在所述第二基础层上；
所述第一连接层与所述第二连接层在所述绝缘层上的正投影不重合。
可选地，所述在所述第一导电孔内形成第一基础层，包括：
采用真空蒸镀金属薄膜工艺在所述第一导电孔内依次沉积Ti金属层、Sn金属层和Ti金属层，以在所述第一导电孔内形成所述第一基础层；
其中，在采用真空蒸镀金属薄膜工艺沉积所述Sn金属层，包括：
采用第一蒸镀速度并辅以30度倾角的镀锅，生长厚度为a的Sn金属层；
采用第二蒸镀速度并辅以30度倾角的镀锅，继续生长厚度为b的Sn金属层；
采用第三蒸镀速度并辅以45度倾角的镀锅，继续生长厚度为c的Sn金属层；
所述第二蒸镀速度大于所述第一蒸镀速度和所述第二蒸镀速度，a＜b，c＜b。
可选地，所述在所述绝缘层表面形成第一连接层，包括：
采用真空蒸镀金属薄膜工艺在所述绝缘层表面依次沉积Ti、Al、Ti、Al、Ni、Pt、Au、Sn、Au层，以在所述绝缘层表面形成所述第一连接层；
其中，在沉积完第一层Ti层和第二层Al层后、在沉积完第三层Ti层和第四层Al层后、以及在沉积完第五层Ni层后，均间隔设定时间，再继续沉积下一层。
本公开实施例提供的技术方案带来的有益效果是：
通过将绝缘层上开设的第一导电孔和第二导电孔设置为锥形孔，且沿芯片片的层叠方向，锥形孔的内径逐渐增大。则锥形孔的靠近绝缘层的一端的开口更大，靠近N型电极或P型电极的一端的开口更小，这样，在第一导电孔和第二导电孔中形成焊点时，可以从开口大的一端向开口小的一端进行沉积。即使反应物堆积在导电孔侧壁的上部分，也不会影响导电孔底部的沉积效果，从而可以减少导电孔中空腔的产生，提高焊点在导电孔中的填充效果。因此，采用该结构的发光二极管芯片，从而可以减少LED芯片制造过程中空腔的产生，提高发光二极管芯片的可靠性。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种高可靠性发光二极管芯片的结构示意图；
图2是本公开实施例提供的一种焊点的分布示意图；
图3是本公开实施例提供的一种高可靠性发光二极管芯片的制造方法流程图；
图4是本公开实施例提供的另一种高可靠性发光二极管芯片的制造方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种高可靠性发光二极管芯片的结构示意图，如图1所示，高可靠性发光二极管芯片100包括衬底1、N型半导体层2、有源层3、P型半导体层4、N型电极5、P型电极6、绝缘层7和焊点9。N型半导体层2、有源层3和P型半导体层4依次层叠在衬底1的第一表面1a上。P型半导体层4上设有延伸至N型半导体层2的凹槽100a。N型电极5设置在凹槽100a内的N型半导体层上2，P型电极6设置在P型半导体层4上。绝缘层7铺设在凹槽100a内和N型电极5上，以及P型半导体层4和P型电极6上。
绝缘层7上开设有延伸至N型电极5的第一导电孔7a和延伸至P型电极6的第二导电孔7b。焊点9包括第一焊点91和第二焊点92，第一焊点91位于第一导电孔7a内以及绝缘层7表面，与对应的N型电极5电连接。第二焊点92位于第二导电孔7b内以及绝缘层8表面，与对应的P型电极6电连接。
第一导电孔7a和第二导电孔7b均为锥形孔，且沿芯片的层叠方向，锥形孔的内径d逐渐增大。
本公开实施例通过将绝缘层上开设的第一导电孔和第二导电孔设置为锥形孔，且沿芯片的层叠方向，锥形孔的内径逐渐增大。则锥形孔的靠近绝缘层的一端的开口更大，靠近N型电极或P型电极的一端的开口更小，这样，在第一导电孔和第二导电孔中形成焊点时，可以从开口大的一端向开口小的一端进行沉积。即使反应物堆积在导电孔侧壁的上部分，也不会影响导电孔底部的沉积效果，从而可以减少导电孔中空腔的产生，提高焊点在导电孔中的填充效果。因此，采用该结构的发光二极管芯片，从而可以减少LED芯片制造过程中空腔的产生，提高发光二极管芯片的可靠性。
可选地，锥形孔的内径的最小值和最大值的比值为1：1.5。
若锥形孔的内径的最小值和最大值的比值过大，会导致锥形孔在绝缘层表面的面积占比过大，减弱绝缘层对芯片的保护效果；若锥形孔的内径的最小值和最大值的比值过小，又会增大制造难度。
可选地，第一焊点91包括第一基础层911和覆盖在第一基础层911上的第一连接层912。第一基础层911位于第一导电孔7a内，且第一基础层911的与第一连接层912连接的一面朝向第一连接层912凸起。第一连接层912位于绝缘层7的表面。
第二焊点92包括第二基础层921和覆盖在第二基础层921上的第二连接层922。第二基础层921位于第二导电孔7b内，且第二基础层921的与第二连接层922连接的一面朝向第二连接层922凸起，第二连接层922位于绝缘层7的表面。
第一连接层91与第二连接层92在绝缘层7上的正投影不重合。
其中，通过在导电孔中生长基础层，可以保证焊点在导电孔的填充效果，从而可以保证后续N型电极和P型电极与电路板的连接效果。然后再在基础层上生长连接层，以便于后续将LED芯片焊接至电路板上。且基础层的与连接层连接的一面朝向第二连接层凸起，可以加强基础层与连接层的连接效果。
可选地，第一基础层911和第二基础层921的结构相同。第一基础层911为Ti/Sn/Ti层叠结构。
其中，Ti的粘附性较好，通过在两侧设置Ti层，有利于实现基础层与N型电极或P型电极、以及基础层与连接层和绝缘层之间的连接。Sn可以作为比较好的填充金属来填充导电孔。
示例性地，第一基础层911中的第一层Ti层的厚度为20nm，第二层Sn层的厚度为4000nm，第三层Ti层的厚度为100nm。
可选地，第一连接层912和第二连接层922的结构相同。第一连接层921为Ti/Al/Ti/Al/Ni/Pt/Au/Sn/Au层叠结构。
其中，连接层中的Ti层与基础层接触，Ti的粘附性较好，有利于连接层与基础层之间的连接。Al层的柔韧性较好，可以有效缓冲焊接过程中的作用力，防止芯片受损。同时，Ti层的密度较高，***在Al层中，有利于对Al层定形，防止连接层产生变形。Ni层和Pt层结构致密，可以有效避免Sn层中的Sn原子在焊接过程中扩散到芯片的其它部分中，影响芯片的性能，从而可以提高芯片的可靠性。而Au的柔韧性较好，可以有效缓解焊接过程中产生的作用力对芯片产生影响。
示例性地，第一连接层912中的Ti层的厚度均为20nm，Al层的厚度均为1000nm。Ni层的厚度为500nm，Pt层的厚度为200nm，Sn层的厚度为5000nm，Sn层和Pt层之间的Au层的厚度为500nm，Sn层后的Au层的厚度为20nm。
在本公开实施例的一种实现方式中，发光二极管芯片可以为氮化镓基的蓝绿光芯片。此时，衬底可以为蓝宝石衬底，N型半导体层可以为N型掺杂的GaN层，厚度为4000nm。有源层可以包括多个周期交替生长的InGaN阱层和GaN垒层，阱层的厚度为3～5nm，垒层的厚度为7～8nm。P型半导体层可以为掺Mg的GaN层，厚度为5000nm。
在本公开实施例的另一种实现方式中，发光二极管芯片可以为铝镓铟磷基的红光芯片。此时，衬底为可以为蓝宝石衬底，N型半导体层为N型掺杂的AlGaInP层，厚度为4000nm。有源层可以包括多个周期交替生长阱层和垒层，且阱层为AlxGa1-xInP层，垒层为AlyGa1-yInP层，x＜y，阱层的厚度为3～5nm，垒层的厚度为7～8nm。P型半导体层为P型掺杂的GaP层，厚度为5000nm。
可选地，N型电极5可以为AuGe层，P型电极6可以为AuBe层。
可选地，绝缘层7包括依次层叠的钝化层和分布式布拉格反射层。
其中，钝化层为氧化硅层，厚度为400～600nm，如500nm。氧化硅的硬度较大，可以对芯片进行有效保护。分布式布拉格反射层包括交替层叠的氧化硅层和氧化钛层，氧化硅层和氧化钛层的数量为30个～40个，如36个。反射波长可以按620nm设置。
可选地，该高可靠性发光二极管芯片还包括保护层8，保护层8铺设在绝缘层7的除焊点9的设置区域之外的所有区域上。保护层8可以为氧化硅层。厚度为400～600nm，如500nm。通过设置保护层可以避免外延片被空气中的氧气和水蒸气腐蚀。
在本公开实施例中，如图1所示，部分保护层8还包覆在第一焊点91和第二焊点92的侧壁上。
图2是本公开实施例提供的一种焊点的分布示意图，参见图2，第一焊点91和第二焊点92间隔设置在绝缘层7上。第一焊点91和第二焊点92在绝缘层7上的设置区域大小相同，且第一焊点91和第二焊点92在绝缘层7上的正投影不重合，方便与电路板形成稳定的电连接。
本公开实施例提供了一种高可靠性发光二极管芯片的制造方法，适用于制作图1所示的高可靠性发光二极管芯片。图3是本公开实施例提供的一种高可靠性发光二极管芯片的制造方法流程图，参见图3，该制造方法包括：
步骤301、提供一衬底。
其中，衬底包括相对的第一表面和第二表面。衬底可以为蓝宝石衬底。
步骤302、在衬底上依次生长N型半导体层、有源层和P型半导体层。
可选地，该步骤302可以包括：
采用金属有机化合物化学气相沉淀(英文：Metal-organic Chemical VaporDeposition，简称：MOCVD)技术在衬底上依次生长N型半导体层、有源层和P型半导体层。
步骤303、在P型半导体层上开设延伸至N型半导体层的凹槽。
可选地，该步骤303可以包括：
采用光刻技术在P型半导体层上形成图形化光刻胶；
采用感应耦合等离子体刻蚀(英文：Inductively Coupled Plasma，简称：ICP)技术在P型半导体层上开设延伸至N型半导体层的凹槽；其中，刻蚀深度可以为5um。
步骤304、在P型半导体层上形成P型电极，在凹槽内的N型半导体层上形成N型电极。
可选地，步骤304包括：
采用光刻技术在P型半导体层上形成负性光刻胶；
采用蒸发技术在负性光刻胶、P型半导体层上形成电极材料；
去除负性光刻胶、以及负性光刻胶上的电极材料，P型半导体层上的电极材料形成P型电极。
可选地，P型电极为AuBe层。
可选地，步骤304包括：
采用光刻技术在凹槽内的N型半导体层上形成负性光刻胶；
采用蒸发技术在负性光刻胶、凹槽内的N型半导体层上形成电极材料；
去除负性光刻胶、以及负性光刻胶上的电极材料，凹槽内的N型半导体层上的电极材料形成N型电极。
可选地，N型电极为AuGe层。
步骤305、在凹槽内和N型电极上，以及P型半导体层和P型电极上形成绝缘层。
在本公开实施例中，绝缘层包括依次层叠的钝化层和分布式布拉格反射层。其中，钝化层为氧化硅层，厚度为400～600nm，如500nm。氧化硅的硬度较大，可以对芯片进行有效保护。分布式布拉格反射层包括交替层叠的氧化硅层和氧化钛层，氧化硅层和氧化钛层的数量为30个～40个，如36个。
示例性地，可以采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积)法形成钝化层。
示例性地，可以采用离子源辅助的蒸镀技术形成DBR层。其中，DBR层包括交替层叠的氧化硅层和氧化钛层。氧化硅层和氧化钛层的周期数可以为32。
步骤306、在绝缘层上开设延伸至N型电极的第一导电孔和延伸至P型电极的第二导电孔。
其中，第一导电孔和第二导电孔均为锥形孔，且沿芯片的层叠方向，锥形孔的内径逐渐增大。
步骤307、在第一导电孔内和绝缘层表面形成与N型电极电连接的第一焊点，在第二导电孔内和绝缘层表面形成与P型电极电连接的第二焊点。
本公开实施例通过将绝缘层上开设的第一导电孔和第二导电孔设置为锥形孔，且沿芯片的层叠方向，锥形孔的内径逐渐增大。则锥形孔的靠近绝缘层的一端的开口更大，靠近N型电极或P型电极的一端的开口更小，这样，在第一导电孔和第二导电孔中形成焊点时，可以从开口大的一端向开口小的一端进行沉积。即使反应物堆积在导电孔侧壁的上部分，也不会影响导电孔底部的沉积效果，从而可以减少导电孔中空腔的产生，提高焊点在导电孔中的填充效果。因此，采用该结构的发光二极管芯片，从而可以减少LED芯片制造过程中空腔的产生，提高发光二极管芯片的可靠性。
本公开实施例提供了另一种高可靠性发光二极管芯片的制造方法，适用于制作图1所示的高可靠性发光二极管芯片。图4是本公开实施例提供的另一种高可靠性发光二极管芯片的制造方法流程图，参见图4，该制造方法包括：
步骤401、提供一衬底。
其中，衬底包括相对的第一表面和第二表面。衬底可以为蓝宝石衬底。
步骤402、对衬底进行图形化处理。
示例性地，图形化处理后的衬底表面具有多个间隔均布的锥形凸起，每个锥形凸起的底部直径均为1.3～1.7um，每个锥形凸起的高度均为0.8～1.2um。
在本公开实施中，步骤402可以为可选步骤。
步骤403、在衬底上依次生长N型半导体层、有源层和P型半导体层。
可选地，该步骤403可以与步骤302相同，在此不再详述。
步骤404、在P型半导体层上开设延伸至N型半导体层的凹槽。
可选地，该步骤404可以与步骤303相同，在此不再详述。
步骤405、在P型半导体层上形成P型电极，在凹槽内的N型半导体层上形成N型电极。
可选地，该步骤405可以与步骤304相同，在此不再详述。
步骤406、在凹槽内和N型电极上，以及P型半导体层和P型电极上形成绝缘层。
可选地，该步骤406可以与步骤305相同，在此不再详述。
步骤407、在绝缘层上开设延伸至N型电极的第一导电孔和延伸至P型电极的第二导电孔。
可选地，步骤407可以包括：
采用干法刻蚀技术在方法在绝缘层分别开设延伸至N型电极的第一导电孔和延伸至P型电极的第二导电孔；
其中，在第一导电孔和第二导电孔的刻蚀初期，增加干法刻蚀过程中通入的化学气体的比例，在第一导电孔和第二导电孔的刻蚀后期，增加干法刻蚀过程中通入的物理气体的比例。
通过上述生长方式，可以使得导电孔的上端和下端形成良好的转角，从而有利于提高后续焊点的填充效果，进一步减少空腔的产生。
可选地，物理气体可以包括Ar气体，化学气体可以包括Cl2气体。
例如，假设正常情况下，干法刻蚀第一导电孔和第二导电孔，需要通入的物理气体与化学气体的比例为1：1。
则在第一导电孔和第二导电孔的刻蚀初期，控制通入的物理气体与化学气体的流量比为1：3；
在第一导电孔和第二导电孔的刻蚀中期，控制通入的物理气体与化学气体的流量比为1：1；
在第一导电孔和第二导电孔的刻蚀初期，控制通入的物理气体与化学气体的流量比为1.5：1。
示例性地，若干法刻蚀第一导电孔和第二导电孔的总时间均为t，则刻蚀初期可以为0～1/3t时间段，刻蚀后期可以为2/3t～t时间段。
步骤408、在第一导电孔内和绝缘层表面形成与N型电极电连接的第一焊点，在第二导电孔内和绝缘层表面形成与P型电极电连接的第二焊点。
示例性地，步骤408可以包括：
第一步、在绝缘层表面形成设定图形的光刻胶；
第二步、在第一导电孔内形成第一基础层。
可选地，第二步可以包括：
采用真空蒸镀金属薄膜工艺在第一导电孔内依次沉积Ti、Sn、Ti三个金属层，以在第一导电孔内形成第一基础层；
其中，在采用真空蒸镀金属薄膜工艺沉积Sn金属层，包括：
1)采用第一蒸镀速度并辅以30度倾角的镀锅，生长厚度为a的Sn金属层；
2)采用第二蒸镀速度并辅以30度倾角的镀锅，继续生长厚度为b的Sn金属层；
3)采用第三蒸镀速度并辅以45度倾角的镀锅，继续生长厚度为c的Sn金属层。
示例性地，第三蒸镀速度大于第一蒸镀速度和第二蒸镀速度，a＜b，c＜b。
示例性地，第三蒸镀速度为1～1.5nm/s，第一蒸镀速度和第二蒸镀速度相等，均为0.2nm/s。
示例性地，a＝c＝0.5um，b＝3um。
第三步、在第一导电孔周围没有光刻胶覆盖的绝缘层上形成第一连接层。
可选地，第三步可以包括：
采用真空蒸镀金属薄膜工艺，在第一导电孔周围没有光刻胶覆盖的绝缘层表面，依次沉积Ti、Al、Ti、Al、Ni、Pt、Au、Sn、Au层，以在绝缘层表面形成第一连接层；
其中，在沉积完第一层Ti层和第二层Al层后、在沉积完第三层Ti层和第四层Al层后、以及在沉积完第五层Ni层后，均间隔设定时间，再继续沉积下一层。
示例性地，设定时间可以设置为例如30分钟，以避免光刻胶受到过高温度影响而碳化。即在沉积完Ti/Al层叠结构后，间隔30分钟，继续沉积Ti/Al层叠结构，然后间隔30分钟，继续沉积Ni层，然后间隔30分钟，继续沉积Pt/Au/Sn/Au层。
第四步、在第二导电孔内形成第二基础层。
第四步的具体步骤与第二步相同，在此不再详述。
第五步、在绝缘层表面形成第二连接层，第二连接层覆盖在第二基础层上。
第五步的具体步骤与第三步相同，在此不再详述。
其中，第一连接层与第二连接层在绝缘层上的正投影不重合。
第六步，去除光刻胶。
示例性地，光刻胶可以采用光刻技术形成，光刻胶厚度可以增加到15μm，并且可以采用紫外固化的手段，保持光刻胶形貌的稳定。
步骤409、在绝缘层的除焊点的设置区域之外的所有区域上形成钝化层。
示例性地，可以采用PECVD技术形成钝化层。其中，钝化层为氧化硅层，厚度为500nm。
可选地，可以采用光刻技术在钝化层上形成图形化光刻胶，然后干法刻蚀未被光刻胶覆盖的钝化层，接着去除光刻胶。
步骤410、减薄衬底。
在本公开实施例中，减薄后的衬底的最终厚度约为60～120um，例如80um。在保证支撑强度的情况下，减少光线在衬底内的损失。
可选地，该制造方法还可以包括：
对衬底进行隐形切割划裂。
实际应用中，切割可以先利用隐形切割技术进行划裂，再劈开即可，有利于提高亮度。隐形切割时，可以从芯片的背面射入激光光子，激光波长可以为1024nm。
本公开实施例通过将绝缘层上开设的第一导电孔和第二导电孔设置为锥形孔，且沿芯片的层叠方向，锥形孔的内径逐渐增大。则锥形孔的靠近绝缘层的一端的开口更大，靠近N型电极或P型电极的一端的开口更小，这样，在第一导电孔和第二导电孔中形成焊点时，可以从开口大的一端向开口小的一端进行沉积。即使反应物堆积在导电孔侧壁的上部分，也不会影响导电孔底部的沉积效果，从而可以减少导电孔中空腔的产生，提高焊点在导电孔中的填充效果。因此，采用该结构的发光二极管芯片，从而可以减少LED芯片制造过程中空腔的产生，提高发光二极管芯片的可靠性。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (8)

1.一种高可靠性发光二极管芯片，所述高可靠性发光二极管芯片包括衬底、N型半导体层、有源层、P型半导体层、N型电极、P型电极、绝缘层和焊点；所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底的第一表面上；所述P型半导体层上设有延伸至所述N型半导体层的凹槽，所述N型电极设置在凹槽内的所述N型半导体层上，所述P型电极设置在所述P型半导体层上；所述绝缘层铺设在所述凹槽内和所述N型电极上，以及所述P型半导体层和所述P型电极上，其特征在于：
所述绝缘层上开设有延伸至所述N型电极的第一导电孔和延伸至所述P型电极的第二导电孔，所述焊点包括第一焊点和第二焊点，所述第一焊点位于所述第一导电孔内以及所述绝缘层表面，与对应的所述N型电极电连接，所述第一焊点包括第一基础层和覆盖在所述第一基础层上的第一连接层，所述第一基础层位于所述第一导电孔内，且所述第一基础层的与所述第一连接层连接的一面朝向所述第一连接层凸起，所述第一连接层位于所述绝缘层的表面，所述第二焊点位于所述第二导电孔内以及所述绝缘层表面，与对应的所述P型电极电连接，所述第二焊点包括第二基础层和覆盖在所述第二基础层上的第二连接层，所述第二基础层位于所述第二导电孔内，且所述第二基础层的与所述第二连接层连接的一面朝向所述第二连接层凸起，所述第二连接层位于所述绝缘层的表面，所述第一连接层与所述第二连接层在所述绝缘层上的正投影不重合，所述第一导电孔和所述第二导电孔均为锥形孔，且沿芯片的层叠方向，所述锥形孔的内径逐渐增大。
2.根据权利要求1所述的高可靠性发光二极管芯片，其特征在于，所述锥形孔的内径的最小值和最大值的比值为1：1.5。
3.根据权利要求1所述的高可靠性发光二极管芯片，其特征在于，所述第一基础层和所述第二基础层的结构相同，所述第一基础层为Ti/Sn/Ti层叠结构。
4.根据权利要求1所述的高可靠性发光二极管芯片，其特征在于，所述第一连接层和所述第二连接层的结构相同；
所述第一连接层为Ti/Al/Ti/Al/Ni/Pt/Au/Sn/Au层叠结构。
5.一种高可靠性发光二极管芯片的制造方法，其特征在于，所述制造方法包括：
提供一衬底，所述衬底包括相对的第一表面和第二表面；
在所述衬底的所述第一表面上依次生长N型半导体层、有源层和P型半导体层；
在所述P型半导体层上开设延伸至所述N型半导体层的凹槽；
在所述P型半导体层上形成P型电极，在所述凹槽内的所述N型半导体层上形成N型电极；
所述凹槽内和所述N型电极上，以及所述P型半导体层和所述P型电极上形成绝缘层；
在所述绝缘层上开设延伸至所述N型电极的第一导电孔和延伸至所述P型电极的第二导电孔，所述第一导电孔和所述第二导电孔均为锥形孔，且沿芯片的层叠方向，所述锥形孔的内径逐渐增大；
在所述绝缘层表面形成设定图形的光刻胶；
在所述第一导电孔内形成第一基础层；
在所述第一导电孔周围没有光刻胶覆盖的所述绝缘层上形成第一连接层；
在所述第二导电孔内形成第二基础层；
在所述第二导电孔周围没有光刻胶覆盖的所述绝缘层上形成第二连接层，所述第一连接层与所述第二连接层在所述绝缘层上的正投影不重合；
去除所述光刻胶。
6.根据权利要求5所述的制造方法，其特征在于，所述在所述绝缘层上开设延伸至所述N型电极的第一导电孔和延伸至所述P型电极的第二导电孔，包括：
采用干法刻蚀的方法在所述绝缘层分别开设延伸至所述N型电极的第一导电孔和延伸至所述P型电极的第二导电孔；
其中，在所述第一导电孔和所述第二导电孔的刻蚀初期，增加所述干法刻蚀过程中通入的化学气体的比例，在所述第一导电孔和所述第二导电孔的刻蚀后期，增加所述干法刻蚀过程中通入的物理气体的比例。
7.根据权利要求6所述的制造方法，其特征在于，所述在所述第一导电孔内形成第一基础层，包括：
采用真空蒸镀金属薄膜工艺在所述第一导电孔内依次沉积Ti金属层、Sn金属层和Ti金属层，以在所述第一导电孔内形成所述第一基础层；
其中，在采用真空蒸镀金属薄膜工艺沉积所述Sn金属层，包括：
采用第一蒸镀速度并辅以30度倾角的镀锅，生长厚度为a的Sn金属层；
采用第二蒸镀速度并辅以30度倾角的镀锅，继续生长厚度为b的Sn金属层；
采用第三蒸镀速度并辅以45度倾角的镀锅，继续生长厚度为c的Sn金属层；
其中，所述第二蒸镀速度大于所述第一蒸镀速度和所述第二蒸镀速度，a＜b，c＜b。
8.根据权利要求6所述的制造方法，其特征在于，所述在所述第一导电孔周围没有光刻胶覆盖的所述绝缘层上形成第一连接层，包括：
采用真空蒸镀金属薄膜工艺，在所述第一导电孔周围没有光刻胶覆盖的所述绝缘层表面，依次沉积Ti、Al、Ti、Al、Ni、Pt、Au、Sn、Au层，以在所述绝缘层表面形成所述第一连接层；
其中，在沉积完第一层Ti层和第二层Al层后、在沉积完第三层Ti层和第四层Al层后、以及在沉积完第五层Ni层后，均间隔设定时间，再继续沉积下一层。
CN202110728944.0A 2021-06-29 2021-06-29 高可靠性发光二极管芯片及其制造方法 Active CN113690357B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110728944.0A CN113690357B (zh) 2021-06-29 2021-06-29 高可靠性发光二极管芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110728944.0A CN113690357B (zh) 2021-06-29 2021-06-29 高可靠性发光二极管芯片及其制造方法

Publications (2)

Publication Number Publication Date
CN113690357A CN113690357A (zh) 2021-11-23
CN113690357B true CN113690357B (zh) 2023-08-15

Family

ID=78576491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110728944.0A Active CN113690357B (zh) 2021-06-29 2021-06-29 高可靠性发光二极管芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN113690357B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143603A (zh) * 2014-08-01 2014-11-12 晶科电子（广州）有限公司 导电导热良好的倒装led芯片、及其led器件和制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020015630A1 (zh) * 2018-07-17 2020-01-23 厦门乾照光电股份有限公司 发光二极管的半导体芯片及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143603A (zh) * 2014-08-01 2014-11-12 晶科电子（广州）有限公司 导电导热良好的倒装led芯片、及其led器件和制备方法

Also Published As

Publication number Publication date
CN113690357A (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
US10062810B2 (en) Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode
US8648369B2 (en) Light emitting device and method of fabricating the same
TWI546983B (zh) 高效率發光二極體
JP2020150274A (ja) 発光デバイスを支持基板に取り付ける方法
US8330181B2 (en) Semiconductor light-emitting device
CN102822996B (zh) 半导体发光器件
US9190569B2 (en) Flip-chip light emitting diode and fabrication method
JP2011216882A (ja) 高効率発光ダイオード及びその製造方法
JPH08330631A (ja) 半導体発光素子およびその製造方法
CN112448268A (zh) 具有透镜结构的vcsel芯片及其制备方法
CN100409461C (zh) 一种发光二极管的结构及其制造方法
CN113690357B (zh) 高可靠性发光二极管芯片及其制造方法
US20150004725A1 (en) Methods for manufacturing light emitting diode and light emitting device
TW201143078A (en) Light emitting diode module with bridging electrode and manufacturing method thereof
CN111261760A (zh) 发光元件
CN112002790B (zh) 发光二极管芯片及其制造方法
CN113990994B (zh) 高稳定发光二极管芯片及其制造方法
JP2010021206A (ja) 半導体発光素子
CN112885935B (zh) 发光二极管芯片及其制造方法
KR20150029423A (ko) 반도체 발광소자
US20180198025A1 (en) Semiconductor light emitting device and method of manufacturing the same
CN113690349B (zh) 防断裂发光二极管芯片及其制造方法
KR100972980B1 (ko) 반도체 발광 장치 및 그 제조 방법
TW202220163A (zh) 半導體結構及其製作方法
CN117594718A (zh) 倒装发光二极管和发光装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant