CN113555285A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN113555285A
CN113555285A CN202010328310.1A CN202010328310A CN113555285A CN 113555285 A CN113555285 A CN 113555285A CN 202010328310 A CN202010328310 A CN 202010328310A CN 113555285 A CN113555285 A CN 113555285A
Authority
CN
China
Prior art keywords
layer
forming
isolation
fin
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010328310.1A
Other languages
English (en)
Inventor
王楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010328310.1A priority Critical patent/CN113555285A/zh
Priority to US17/224,395 priority patent/US11456216B2/en
Publication of CN113555285A publication Critical patent/CN113555285A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构的形成方法，包括：提供衬底；在衬底上形成若干鳍部结构，相邻的鳍部结构之间具有隔离沟槽；在隔离沟槽内形成第一隔离层；在第一隔离层表面形成填充满隔离沟槽的第二隔离层；去除第一隔离层。本发明的技术方案中，通过去除第一隔离层，使得第二隔离层分别与相邻的鳍部结构之间形成间隙，在进行牺牲层去除时，能够同时从牺牲层的两侧侧壁同时进行，有效提升刻蚀去除的效率；在进行栅极结构的形成过程中，能够同时从栅极槽的两侧同时进行沉积形成，有效提升栅极结构的形成效率。另外，通过先形成第二隔离层，避免了后续再对伪栅极结构进行切断，省去光罩掩膜刻蚀的步骤，降低工艺难度。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
金属-氧化物-半导体场效应晶体管(MOSFET)是现代集成电路中最重要的元件之一，MOSFET的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的发展，传统的平面式的MOSFET对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。与平面式的MOSFET相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流。
随着半导体技术的进一步发展，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种(gate all around，GAA)结构的MOSFET，使得用于作为沟道区的体积增加，进一步的增大了GAA结构MOSFET的工作电流。
然而，现有技术中GAA结构MOSFET的电学性能仍有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，能够有效提升最终形成的半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成若干沿第一方向平行排布的鳍部结构，相邻的所述鳍部结构之间具有隔离沟槽，所述鳍部结构包括若干层沿所述衬底表面法线方向重叠的牺牲层、以及位于相邻两层所述牺牲层之间的沟道层；在所述隔离沟槽内形成第一隔离层；在所述第一隔离层表面形成填充满所述隔离沟槽的第二隔离层；在形成伪栅极结构之后，去除所述第一隔离层；去除所述伪栅极结构，在所述牺牲层沿与所述第一方向垂直的第二方向端部形成栅极开口；去除所述牺牲层，在相邻的所述沟道层之间形成栅极槽；在所述栅极开口和所述栅极槽内形成栅极结构，所述栅极结构包围所述沟道层。
可选的，所述第一隔离层位于相邻的所述鳍部结构的侧壁。
可选的，在形成所述第二隔离层之后，形成所述伪栅极结构，所述伪栅极结构沿所述第二方向横跨相邻所述鳍部结构。
可选的，还包括：在所述衬底上形成介质层，所述介质层位于所述伪栅极结构侧壁且暴露出所述伪栅极结构的顶部表面。
可选的，所述第一隔离层和所述第二隔离层的形成方法包括：在所述衬底和各个所述鳍部结构的顶部表面、以及各个所述鳍部结构的侧壁表面形成第一隔离材料层；回刻蚀所述第一隔离材料层，直至包括出所述衬底和各个所述鳍部结构的顶部表面为止；在所述衬底、各个鳍部结构以及第一隔离材料层的顶部表面、以及所述第一隔离材料层的侧壁表面形成第二隔离材料层，所述第二隔离材料层填充满所述隔离沟槽；平坦化所述第二隔离材料层，直至暴露出所述衬底、各个鳍部结构以及第一隔离材料层的顶部表面为止，形成所述第一隔离层和所述第二隔离层；在形成所述第一隔离层和所述第二隔离层之后，去除所述隔离沟槽以外的所述第一隔离材料层和所述第二隔离材料层。
可选的，所述第一隔离材料层的形成工艺包括原子层沉积工艺；所述第二隔离材料层的形成工艺包括原子层沉积工艺。
可选的，所述第一隔离层的材料与所述第二隔离层的材料不同。
可选的，所述第一隔离层的材料包括氧化硅、氮氧化硅、无定形碳或锗硅；所述第二隔离层的材料包括氮化硅或碳化硅。
可选的，去除所述第一隔离层的工艺包括湿法刻蚀工艺或干法刻蚀工艺。
可选的，所述第一隔离层的厚度为2nm～6nm；所述第二隔离层的厚度为2nm～6nm。
可选的，所述鳍部结构的形成方法包括：在所述衬底上形成鳍部材料膜，所述鳍部材料膜包括若干层沿所述衬底表面法线方向重叠的牺牲材料膜、以及位于相邻两层牺牲材料膜之间的沟道材料膜；在所述鳍部材料膜上形成图形化层；以所述图形化层为掩膜刻蚀所述鳍部材料膜，直至暴露出所述衬底顶部表面为止，形成鳍部结构，所述鳍部结构包括若干层沿所述衬底表面法线方向重叠的牺牲层、以及位于相邻两层所述牺牲层之间的所述沟道层。
可选的，在形成所述伪栅极结构之后，还包括：以所述伪栅极结构为掩膜刻蚀所述鳍部结构，在所述鳍部结构内形成源漏凹槽；刻蚀所述源漏凹槽暴露出所述牺牲层，在相邻的所述沟道层之间形成鳍部凹槽。
可选的，所述牺牲层和所述沟道层的材料不同。
可选的，所述牺牲层的材料包括单晶硅锗；所述沟道层的材料包括单晶硅。
可选的，在形成所述鳍部凹槽之后，还包括：在所述鳍部凹槽内形成阻挡层。
可选的，所述阻挡层的形成方法包括：在所述源漏凹槽侧壁与底部表面、以及所述伪栅极结构侧壁与顶部表面形成第一初始阻挡层；回刻蚀第一初始阻挡层，直至暴露出所述源漏凹槽底部表面与所述伪栅极结构顶部表面为止，形成第二初始阻挡层；回刻蚀所述第二初始阻挡层，直至暴露出所述沟道层侧壁为止，形成所述阻挡层。
可选的，所述阻挡层的材料包括氮化硅。
可选的，形成所述第一初始阻挡层的工艺包括物理气相沉积工艺或化学气相沉积工艺。
可选的，回刻蚀所述第一初始阻挡层和所述第二初始阻挡层的工艺包括湿法刻蚀工艺或干法刻蚀工艺。
可选的，在形成所述阻挡层之后，还包括：在所述源漏凹槽内形成源漏掺杂层，所述源漏掺杂层内具有源漏离子。
可选的，所述源漏掺杂层的形成工艺包括外延生长工艺；在所述源漏掺杂层内掺杂所述源漏离子的工艺包括原位掺杂工艺。
可选的，所述伪栅极结构包括伪栅层。
可选的，所述伪栅层的材料包括多晶硅或非晶硅。
可选的，所述栅极结构包括栅极层。
可选的，所述栅极层的材料包括金属，所述金属的材料包括钨。
可选的，所述栅极结构的形成方法包括：在所述栅极开口和所述栅极槽内形成初始栅极结构，所述初始栅极结构覆盖所述第二隔离层；对所述初始栅极结构进行平坦化处理，直至暴露出所述第二隔离层的顶部表面为止，形成所述栅极结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，通过先在隔离沟槽内形成第一隔离层和第二隔离层，以及在所述衬底上形成伪栅极结构，在所述伪栅极结构形成之后，去除第一隔离层，使得第二隔离层分别与相邻的所述鳍部结构之间形成一定的间隙，在后续进行牺牲层去除的过程中，能够同时从所述牺牲层的两侧侧壁同时进行，既能够有效提升刻蚀去除的效率，同时还能够保证对所述牺牲层的去除完全；在后续进行栅极结构的形成过程中，能够同时从所述栅极槽的两侧同时进行沉积形成，既能够有效提升所述栅极结构的形成效率，同时还能提升形成后的栅极结构的致密性，另外形成的所述栅极结构能够四面全包围沟道层，使得所述栅极结构包围所述沟道层所形成的沟道区面积增大，有效提升最终半导体结构的性能。
另外，通过先在所述隔离沟槽内形成所述第二隔离层，避免了后续再对所述伪栅极结构进行切断，省去了光罩掩膜刻蚀的步骤，有效降低了工艺难度。
附图说明
图1和图2是一种半导体结构的结构示意图；
图3和图4是另一种半导体结构的结构示意图；
图5至图23是本发明半导体结构的形成方法一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中GAA结构MOSFET的电学性能仍有待提升。以下将结合附图进行具体说明。
请参考图1，提供衬底100；在所述衬底100上形成若干沿第一方向平行排布的鳍部结构101，相邻的所述鳍部结构101之间具有隔离沟槽(未标示)，所述鳍部结构101包括若干层沿所述衬底100表面法线方向重叠的牺牲层103、以及位于相邻两层所述牺牲层103之间的沟道层104；在所述衬底100上形成横跨相邻所述鳍部结构101的伪栅极结构105，所述伪栅极结构105沿第二方向延伸，所述第一方向和所述第二方向相垂直。
请参考图2，去除部分所述伪栅极结构105，暴露出所述隔离沟槽；在所述隔离沟槽内形成隔离层102。
在上述实施例中，形成的所述隔离层102覆盖所述牺牲层103的一侧侧壁，在后续的制程中，需要将所述牺牲层103和所述伪栅极结构105采用湿法刻蚀工艺进行去除，形成栅极槽和栅极开口。然而，由于所述牺牲层103的一侧侧壁被所述隔离层102覆盖，因此在去除所述牺牲层103的过程中，所述刻蚀溶液只能从所述牺牲层103的另一侧侧壁进行刻蚀去除，这样不但会影响刻蚀效率，而且还会造成所述牺牲层103的去除不完全；另外在形成所述栅极槽之后，需要在所述栅极槽内形成栅极结构，所述栅极结构包围所述沟道层104。然而，由于所述栅极槽的一侧被所述隔离层102覆盖遮挡，因此在形成所述栅极结构的过程中，所述栅极结构的沉积只能由所述栅极槽的另一侧进行，这样不但会影响形成效率，而且还会使得最终形成的栅极结构致密性不高。另外形成的所述栅极结构只能三面包围所述沟道层104，使得所述栅极结构包围所述沟道层104所形成的沟道区面积减小，进而影响最终形成的半导体结构的性能。
为了解决上述问题，提出了另一种半导体结构形成方法，以下将结合附图进行具体说明。
请参考图3，提供衬底200；在所述衬底200上形成若干沿第一方向Y平行排布的鳍部结构201，相邻的所述鳍部结构201之间具有隔离沟槽(未标示)，所述隔离沟槽具有第一宽度D1，所述鳍部结构201包括若干层沿所述衬底200表面法线方向重叠的牺牲层203、以及位于相邻两层所述牺牲层203之间的沟道层204；在所述衬底200上形成横跨相邻所述鳍部结构201的伪栅极结构205。
请参考图4，去除部分所述伪栅极结构205形成开口(未图示)，所述开口具有第二宽度D2，所述第二宽度D2小于所述第一宽度D1，且所述开口位于所述隔离沟槽内；在所述开口内形成隔离层202。
在上述实施例中，通过所述开口的第二宽度D2小于所述隔离沟槽的第一宽度D1，使得后续形成的所述隔离层202不覆盖所述牺牲层203和所述沟道层204的一侧侧壁，进而能够保证后续去除所述牺牲层203，能够有效避免刻蚀效率低和刻蚀不完全的问题，另外，在后续的形成栅极结构时，也能够有效避免形成效率低和栅极结构致密性不高的问题。另外，形成的栅极结构能够四面全包围所述沟道层204，使得所述栅极结构包围所述沟道层204所形成的沟道区面积增大，有效提升最终半导体结构的性能。
然而，在上述实施例中，在形成所述伪栅极结构之后，需要对伪栅极结构进行部分去除形成所述开口，且所述开口的第二宽度D2还需要小于所述隔离沟槽的第一宽度D1，这就对光罩掩膜刻蚀的对准精度提出了很高的要求，使得工艺难度大大增加。
在此基础上，本发明提供一种半导体结构的形成方法，通过先在隔离沟槽内形成第一隔离层和第二隔离层，以及在所述衬底上形成伪栅极结构，在所述伪栅极结构形成之后，去除第一隔离层，使得第二隔离层分别与相邻的所述鳍部结构之间形成一定的间隙，在后续进行牺牲层去除的过程中，能够同时从所述牺牲层的两侧侧壁同时进行，既能够有效提升刻蚀去除的效率，同时还能够保证对所述牺牲层的去除完全；在后续进行栅极结构的形成过程中，能够同时从所述栅极槽的两侧同时进行沉积形成，既能够有效提升所述栅极结构的形成效率，同时还能提升形成后的栅极结构的致密性，另外形成的所述栅极结构能够四面全包围沟道层，使得所述栅极结构包围所述沟道层所形成的沟道区面积增大，有效提升最终半导体结构的性能；另外，通过先在所述隔离沟槽内形成所述第二隔离层，避免了后续再对所述伪栅极结构进行切断，省去了光罩掩膜刻蚀的步骤，有效降低了工艺难度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图5至图23是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图5，提供衬底300。
所述衬底300的材料可以采用单晶硅或单晶锗硅；在本实施例中，所述衬底300采用的材料为单晶硅。
请参考图6和图7，图7是图6中沿A-A线的截面示意图，在所述衬底300上形成若干沿第一方向Y平行排布的鳍部结构，相邻的所述鳍部结构之间具有隔离沟槽301，所述鳍部结构包括若干层沿所述衬底300表面法线方向重叠的牺牲层302、以及位于相邻两层所述牺牲层302之间的沟道层303。
在本实施例中，所述鳍部结构的数量为两个；所述牺牲层302的层数为三层；所述沟道层303的层数为两层。
在本实施例中，所述鳍部结构的形成方法包括：在所述衬底300上形成鳍部材料膜(未图示)，所述鳍部材料膜包括若干层沿所述衬底300表面法线方向重叠的牺牲材料膜、以及位于相邻两层牺牲材料膜之间的沟道材料膜；在所述鳍部材料膜上形成图形化层(未图示)；以所述图形化层为掩膜刻蚀所述鳍部材料膜，直至暴露出所述衬底300顶部表面为止，形成鳍部结构，所述鳍部结构包括若干层沿所述衬底300表面法线方向重叠的牺牲层302、以及位于相邻两层所述牺牲层302之间的所述沟道层303。
在本实施例中，所述牺牲层302和所述沟道层303的材料不同。其目的是在后续形成栅极结构时，需要将所述牺牲层302去除，因此通过采用不同材料的所述牺牲层302和所述沟道层303具有较大的刻蚀选择比，减小在去除所述牺牲层302的过程中对所述沟道层303的损伤。
在本实施例中，所述牺牲层302的材料为硅锗；所述沟道层303的材料为单晶硅。
在本实施例中，在刻蚀所述鳍部材料膜形成所述鳍部结构之后，还包括：以所述鳍部结构为掩膜刻蚀部分所述衬底300；在所述衬底300上形成隔离结构304，所述隔离结构304的顶部表面低于所述衬底300的顶部表面。
所述隔离结构304的材料包括氧化硅或氮化硅。在本实施例中，所述隔离结构304的材料采用氮化硅。
在形成所述鳍部结构之后，还包括：在所述隔离沟槽301内形成第一隔离层，所述第一隔离层位于相邻的所述鳍部结构的侧壁；在所述第一隔离层表面形成填充满所述隔离沟槽301的第二隔离层。所述第一隔离层和所述第二隔离层的形成过程具体请参考图8至图10。
请参考图8，图8和图7的视图方向一致，在所述衬底300和各个所述鳍部结构的顶部表面、以及各个所述鳍部结构的侧壁表面形成第一隔离材料层305；回刻蚀所述第一隔离材料层305，直至暴露出所述衬底300和各个所述鳍部结构的顶部表面为止。
在本实施例中，所述第一隔离材料层305的形成工艺采用原子层沉积工艺。
请参考图9，在所述衬底300、各个鳍部结构以及第一隔离材料层305的顶部表面、以及所述第一隔离材料层305的侧壁表面形成第二隔离材料层306，所述第二隔离材料层306填充满所述隔离沟槽301。
在本实施例中，所述第二隔离材料层306的形成工艺采用原子层沉积工艺。
请参考图10，平坦化所述第二隔离材料层306，直至暴露出所述衬底300、各个鳍部结构以及第一隔离材料层305的顶部表面为止，形成所述第一隔离层307和所述第二隔离层308；在形成所述第一隔离层307和所述第二隔离层308之后，去除所述隔离沟槽301以外的所述第一隔离材料层305和所述第二隔离材料层306。
在本实施例中，所述第一隔离层307的材料与所述第二隔离层308的材料不同。其目的是在后续的制程中需要将所述第一隔离层307去除，因此通过采用不同材料的所述第一隔离层307和所述第二隔离层308具有较大的刻蚀选择比，减小在去除所述第一隔离层307的过程中对所述第二隔离层308的损伤。
所述第一隔离层307的材料包括氧化硅、氮氧化硅、无定形碳或锗硅；所述第二隔离层308的材料包括氮化硅或碳化硅，所述厚度方向为垂直所述鳍部结构侧壁的方向。在本实施例中，所述第一隔离层307的材料采用氧化硅；所述第二隔离层308的材料采用氮化硅。
请参考图11和图12，图12是图11中沿B-B线的截面示意图，在形成所述第二隔离层308之后，在所述衬底300上形成横跨相邻所述鳍部结构的伪栅极结构，所述伪栅极结构沿第二方向X延伸，所述第一方向Y和所述第二方向X相垂直。
在本实施例中，所述伪栅极结构包括：位于所述鳍部结构上的栅介质层309、位于所述栅介质层309上的伪栅层310、位于所述伪栅层310上的保护层311、以及位于所述伪栅层310与所述保护层311侧壁的侧墙312。
在本实施例中，所述伪栅层310的材料采用多晶硅；在其他实施例中，所述伪栅层的材料还可以采用非晶硅。
在本实施例中，所述保护层311的材料采用氮化硅；在其他实施例中，所述保护层的材料还可以采用氧化硅。
所述侧墙312的形成方法包括：在所述栅介质层309顶部表面、所述伪栅层310侧壁以及所述保护层311侧壁与顶部表面形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，直至暴露出所述保护层311与所述栅介质层309顶部表面为止，形成所述侧墙312。
所述侧墙材料层的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺中的一种或多种组合。在本实施例中，所述侧墙材料层的形成工艺采用原子层沉积工艺。
所述侧墙312的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。在本实施例中，所述侧墙312的材料采用氮化硅。
在本实施例中，所述侧墙312用于定义后续源漏掺杂层的位置。
在形成所述伪栅极结构之后，以所述伪栅极结构为掩膜刻蚀所述鳍部结构，在所述鳍部结构内形成源漏凹槽；刻蚀所述源漏凹槽暴露出所述牺牲层302，在相邻的所述沟道层303之间形成鳍部凹槽。所述源漏凹槽和所述鳍部凹槽的具体形成过程请参考图13至图15。
请参考图13和图14，图14是图13中沿C-C线的截面示意图，以所述伪栅极结构为掩膜刻蚀所述鳍部结构，在所述鳍部结构内形成源漏凹槽313。
在本实施例中，所述源漏凹槽313作用为后续形成的所述源漏掺杂层提供空间。
刻蚀所述鳍部结构的工艺包括：各向异性的干法刻蚀工艺或各向异性的湿法刻蚀工艺。在本实施例中，刻蚀所述鳍部结构的工艺为各向异性的干法刻蚀工艺，所述干法刻蚀工艺的参数包括：采用的刻蚀气体包括HBr和Ar，其中，HBr的流速为10sccm～1000sccm，Ar的流速为10sccm～1000sccm。
请参考图15，图15和图14的视图方向一致，刻蚀所述源漏凹槽313暴露出所述牺牲层302，在相邻的所述沟道层303之间形成鳍部凹槽314。
在本实施例中，所述鳍部凹槽314的作用是为后续形成的阻挡层提供空间。
在本实施例中，去除所述源漏凹槽313侧壁暴露出的部分所述牺牲层302的工艺包括湿法刻蚀工艺。所述湿法刻蚀工艺的参数包括：所述湿法刻蚀工艺的参数包括：刻蚀溶液为HCl气体的溶液，温度为25℃～300℃，所述HCl气体的溶液的体积百分比为20％～90％。
请参考图16，在形成所述鳍部凹槽314之后，在所述鳍部凹槽314内形成阻挡层315。
在本实施例中，所述阻挡层315的形成方法包括：在所述源漏凹槽313侧壁与底部表面、以及所述伪栅极结构侧壁与顶部表面形成第一初始阻挡层(未图示)；回刻蚀第一初始阻挡层，直至暴露出所述源漏凹槽313底部表面与所述伪栅极结构顶部表面为止，形成第二初始阻挡层；回刻蚀所述第二初始阻挡层，直至暴露出所述沟道层303侧壁为止，形成所述阻挡层315。
在本实施例中，所述阻挡层315的材料采用氮化硅。
形成所述第一初始阻挡层的工艺包括物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺。在本实施例中，形成所述第一初始阻挡层的工艺采用原子层沉积工艺。
回刻蚀所述第一初始阻挡层和所述第二初始阻挡层的工艺包括湿法刻蚀工艺或干法刻蚀工艺。在本实施例中，回刻蚀所述第一初始阻挡层和所述第二初始阻挡层的工艺采用干法刻蚀工艺，所述干法刻蚀工艺的参数包括：刻蚀气体包括CF4和CH2F2，其中CF4的流量为50sccm～500sccm，CH2F2的流量为30sccm～100sccm。
请参考图17，在形成所述阻挡层315之后，在所述源漏凹槽313内形成源漏掺杂层316，所述源漏掺杂层316内具有源漏离子。
在本实施例中，所述源漏掺杂层316的形成工艺包括外延生长工艺；在所述源漏掺杂层316内掺杂所述源漏离子的工艺包括原位掺杂工艺。
当所述半导体结构为P型器件时，所述源漏掺杂层316的材料包括：硅、锗或硅锗；所述源漏离子为P型离子，所述源漏离子包括硼离子、BF2-离子或铟离子；当所述半导体结构为N型器件时，所述源漏掺杂层316的材料包括：硅、砷化镓或铟镓砷；所述源漏离子为N型离子，所述源漏离子包括磷离子或砷离子。
在本实施例中，所述半导体结构为N型器件，所述源漏掺杂层316的材料采用硅，所述源漏离子采用磷离子。
请参考图18、图19和图20，图19是图18中沿D-D线的截面示意图，图20是图18中沿E-E线的截面示意图，在形成所述源漏掺杂层316之后，去除所述第一隔离层307。
通过将所述第一隔离层307进行去除，使得所述第二隔离层308与相邻的所述鳍部结构的侧壁之间形成一定的间隙，在后续进行牺牲层302去除的过程中，能够同时从所述牺牲层302的两侧侧壁同时进行，既能够有效提升刻蚀去除的效率，同时还能够保证对所述牺牲层302的去除完全；在后续进行栅极结构的形成过程中，能够同时从栅极槽的两侧同时进行沉积形成，既能够有效提升所述栅极结构的形成效率，同时还能提升形成后的栅极结构的致密性，另外形成的所述栅极结构能够四面全包围沟道层303，使得所述栅极结构包围所述沟道层303所形成的沟道区面积增大，有效提升最终半导体结构的性能。
另外，通过先在所述隔离沟槽301内形成所述第二隔离层308，避免了后续再对所述伪栅极结构进行切断，省去了光罩掩膜刻蚀的步骤，有效降低了工艺难度。
所述第一隔离层307的厚度为2nm～6nm，能够使得所述第二隔离层308与相邻的所述鳍部结构的侧壁之间形成的间隙较大，进而保证刻蚀溶液能够充分的与所述牺牲层进行接触，从而提升刻蚀效率。
所述第二隔离层308的厚度为2nm～6nm，能够使得最终保留的所述第二隔离层308的厚度较大，提升所述第二隔离层308对相邻的所述鳍部结构进行隔断的效果，减小漏电问题的发生。
请参考图21，图21和图20的视图方向一致，在去除所述第一隔离层307之后，在所述衬底300上形成介质层317，所述介质层317位于所述伪栅极结构侧壁且暴露出所述伪栅极结构的顶部表面。
在本实施例中，所述介质层317具体还覆盖所述源漏掺杂层316。
在本实施例中，所述介质层317的形成方法包括：在所述源漏掺杂层316与所述伪栅极结构上形成初始介质层(未图示)，所述初始介质层覆盖所述伪栅极结构的顶部表面和侧壁表面；平坦化所述初始介质层，直至暴露出伪栅极结构顶部的保护层311表面为止，形成所述介质层317。
在本实施例中，所述介质层317的材料采用氧化硅。
请参考图22，图22和图19的视图方向一致，去除所述伪栅极结构，在所述牺牲层302沿与第一方向Y垂直的第二方向X端部形成栅极开口318；去除所述牺牲层302，在相邻的所述沟道层303之间形成栅极槽319。
在本实施例中，具体去除所述伪栅极结构的保护层311、伪栅层310和栅介质层309。
在本实施例，所述栅极开口318具***于所述所述介质层317内。
请参考图23，在所述栅极开口318和所述栅极槽319内形成栅极结构，所述栅极结构包围所述沟道层303。
在本实施例中，所述栅极结构的形成方法包括：在所述栅极开口318和所述栅极槽319内形成初始栅极结构(未图示)，所述初始栅极结构覆盖所述第二隔离层308；对所述初始栅极结构进行平坦化处理，直至暴露出所述第二隔离层308的顶部表面为止，形成所述栅极结构。
在本实施例中，对所述初始栅极结构进行平坦化处理的工艺采用化学机械打磨工艺(CMP)。
在本实施例中，所述栅极结构包括栅极层320。
所述栅极层320的材料为金属，所述金属材料包括铜、钨、镍、铬、钛、钽和铝中的一种或多种组合。在本实施例中，所述栅极层的材料采用钨。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (26)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成若干沿第一方向平行排布的鳍部结构，相邻的所述鳍部结构之间具有隔离沟槽，所述鳍部结构包括若干层沿所述衬底表面法线方向重叠的牺牲层、以及位于相邻两层所述牺牲层之间的沟道层；
在所述隔离沟槽内形成第一隔离层；
在所述第一隔离层表面形成填充满所述隔离沟槽的第二隔离层；
在形成伪栅极结构之后，去除所述第一隔离层；
去除所述伪栅极结构，在所述牺牲层沿与所述第一方向垂直的第二方向端部形成栅极开口；
去除所述牺牲层，在相邻的所述沟道层之间形成栅极槽；
在所述栅极开口和所述栅极槽内形成栅极结构，所述栅极结构包围所述沟道层。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一隔离层位于相邻的所述鳍部结构的侧壁。
3.如权利要求1所述半导体结构的形成方法，其特征在于，在形成所述第二隔离层之后，形成所述伪栅极结构，所述伪栅极结构沿所述第二方向横跨相邻所述鳍部结构。
4.如权利要求1所述半导体结构的形成方法，其特征在于，还包括：在所述衬底上形成介质层，所述介质层位于所述伪栅极结构侧壁且暴露出所述伪栅极结构的顶部表面。
5.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一隔离层和所述第二隔离层的形成方法包括：在所述衬底和各个所述鳍部结构的顶部表面、以及各个所述鳍部结构的侧壁表面形成第一隔离材料层；回刻蚀所述第一隔离材料层，直至包括出所述衬底和各个所述鳍部结构的顶部表面为止；在所述衬底、各个鳍部结构以及第一隔离材料层的顶部表面、以及所述第一隔离材料层的侧壁表面形成第二隔离材料层，所述第二隔离材料层填充满所述隔离沟槽；平坦化所述第二隔离材料层，直至暴露出所述衬底、各个鳍部结构以及第一隔离材料层的顶部表面为止，形成所述第一隔离层和所述第二隔离层；在形成所述第一隔离层和所述第二隔离层之后，去除所述隔离沟槽以外的所述第一隔离材料层和所述第二隔离材料层。
6.如权利要求5所述半导体结构的形成方法，其特征在于，所述第一隔离材料层的形成工艺包括原子层沉积工艺；所述第二隔离材料层的形成工艺包括原子层沉积工艺。
7.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一隔离层的材料与所述第二隔离层的材料不同。
8.如权利要求7所述半导体结构的形成方法，其特征在于，所述第一隔离层的材料包括氧化硅、氮氧化硅、无定形碳或锗硅；所述第二隔离层的材料包括氮化硅或碳化硅。
9.如权利要求1所述半导体结构的形成方法，其特征在于，去除所述第一隔离层的工艺包括湿法刻蚀工艺或干法刻蚀工艺。
10.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一隔离层的厚度为2nm～6nm；所述第二隔离层的厚度为2nm～6nm。
11.如权利要求1所述半导体结构的形成方法，其特征在于，所述鳍部结构的形成方法包括：在所述衬底上形成鳍部材料膜，所述鳍部材料膜包括若干层沿所述衬底表面法线方向重叠的牺牲材料膜、以及位于相邻两层牺牲材料膜之间的沟道材料膜；在所述鳍部材料膜上形成图形化层；以所述图形化层为掩膜刻蚀所述鳍部材料膜，直至暴露出所述衬底顶部表面为止，形成鳍部结构，所述鳍部结构包括若干层沿所述衬底表面法线方向重叠的牺牲层、以及位于相邻两层所述牺牲层之间的所述沟道层。
12.如权利要求11所述半导体结构的形成方法，其特征在于，在形成所述伪栅极结构之后，还包括：以所述伪栅极结构为掩膜刻蚀所述鳍部结构，在所述鳍部结构内形成源漏凹槽；刻蚀所述源漏凹槽暴露出所述牺牲层，在相邻的所述沟道层之间形成鳍部凹槽。
13.如权利要求1所述半导体结构的形成方法，其特征在于，所述牺牲层和所述沟道层的材料不同。
14.如权利要求13所述半导体结构的形成方法，其特征在于，所述牺牲层的材料包括单晶硅锗；所述沟道层的材料包括单晶硅。
15.如权利要求12所述半导体结构的形成方法，其特征在于，在形成所述鳍部凹槽之后，还包括：在所述鳍部凹槽内形成阻挡层。
16.如权利要求15所述半导体结构的形成方法，其特征在于，所述阻挡层的形成方法包括：在所述源漏凹槽侧壁与底部表面、以及所述伪栅极结构侧壁与顶部表面形成第一初始阻挡层；回刻蚀第一初始阻挡层，直至暴露出所述源漏凹槽底部表面与所述伪栅极结构顶部表面为止，形成第二初始阻挡层；回刻蚀所述第二初始阻挡层，直至暴露出所述沟道层侧壁为止，形成所述阻挡层。
17.如权利要求15所述半导体结构的形成方法，其特征在于，所述阻挡层的材料包括氮化硅。
18.如权利要求16所述半导体结构的形成方法，其特征在于，形成所述第一初始阻挡层的工艺包括物理气相沉积工艺或化学气相沉积工艺。
19.如权利要求16所述半导体结构的形成方法，其特征在于，回刻蚀所述第一初始阻挡层和所述第二初始阻挡层的工艺包括湿法刻蚀工艺或干法刻蚀工艺。
20.如权利要求15所述半导体结构的形成方法，其特征在于，在形成所述阻挡层之后，还包括：在所述源漏凹槽内形成源漏掺杂层，所述源漏掺杂层内具有源漏离子。
21.如权利要求20所述半导体结构的形成方法，其特征在于，所述源漏掺杂层的形成工艺包括外延生长工艺；在所述源漏掺杂层内掺杂所述源漏离子的工艺包括原位掺杂工艺。
22.如权利要求1所述半导体结构的形成方法，其特征在于，所述伪栅极结构包括伪栅层。
23.如权利要求22所述半导体结构的形成方法，其特征在于，所述伪栅层的材料包括多晶硅或非晶硅。
24.如权利要求1所述半导体结构的形成方法，其特征在于，所述栅极结构包括栅极层。
25.如权利要求24所述半导体结构的形成方法，其特征在于，所述栅极层的材料包括金属，所述金属的材料包括钨。
26.如权利要求1所述半导体结构的形成方法，其特征在于，所述栅极结构的形成方法包括：在所述栅极开口和所述栅极槽内形成初始栅极结构，所述初始栅极结构覆盖所述第二隔离层；对所述初始栅极结构进行平坦化处理，直至暴露出所述第二隔离层的顶部表面为止，形成所述栅极结构。
CN202010328310.1A 2020-04-23 2020-04-23 半导体结构的形成方法 Pending CN113555285A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010328310.1A CN113555285A (zh) 2020-04-23 2020-04-23 半导体结构的形成方法
US17/224,395 US11456216B2 (en) 2020-04-23 2021-04-07 Fabrication method of semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010328310.1A CN113555285A (zh) 2020-04-23 2020-04-23 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN113555285A true CN113555285A (zh) 2021-10-26

Family

ID=78101070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010328310.1A Pending CN113555285A (zh) 2020-04-23 2020-04-23 半导体结构的形成方法

Country Status (2)

Country Link
US (1) US11456216B2 (zh)
CN (1) CN113555285A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809010A (zh) * 2020-06-11 2021-12-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113851535A (zh) * 2020-06-28 2021-12-28 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113903808A (zh) * 2020-07-06 2022-01-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637195B2 (en) * 2020-11-02 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate patterning process including dielectric Fin formation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426755A (zh) * 2012-05-14 2013-12-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN104733311A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN110277316A (zh) * 2018-03-13 2019-09-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110660743A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 半导体器件和形成半导体器件的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233130B2 (en) * 2019-10-25 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426755A (zh) * 2012-05-14 2013-12-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN104733311A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN110277316A (zh) * 2018-03-13 2019-09-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110660743A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 半导体器件和形成半导体器件的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809010A (zh) * 2020-06-11 2021-12-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113809010B (zh) * 2020-06-11 2023-09-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113851535A (zh) * 2020-06-28 2021-12-28 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113903808A (zh) * 2020-07-06 2022-01-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113903808B (zh) * 2020-07-06 2023-12-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US11456216B2 (en) 2022-09-27
US20210335671A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
CN113555285A (zh) 半导体结构的形成方法
US11049973B2 (en) Semiconductor device and fabrication method thereof
CN107481933B (zh) 半导体结构及其制造方法
CN109979986B (zh) 半导体器件及其形成方法
CN113903810A (zh) 半导体结构及其形成方法
CN113903808B (zh) 半导体结构及其形成方法
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN113838934B (zh) 半导体结构及其形成方法
CN111508898B (zh) 半导体器件及其形成方法
CN113314605B (zh) 半导体结构及半导体结构的形成方法
CN109273407B (zh) 半导体器件及其形成方法
CN113851535A (zh) 半导体器件及其形成方法
CN109599366B (zh) 半导体器件及其形成方法
CN113113486B (zh) 半导体器件及其形成方法
CN112928023B (zh) 半导体结构及其形成方法
CN113555284B (zh) 半导体结构的形成方法
CN112928024B (zh) 半导体结构及其形成方法
CN113745112B (zh) 半导体器件的形成方法
CN110739265A (zh) 半导体结构及其形成方法
CN112652578B (zh) 半导体结构的形成方法、晶体管
CN113224157B (zh) 半导体结构及其形成方法
CN113078214B (zh) 半导体结构及其形成方法
CN113745113B (zh) 半导体器件及其形成方法
CN109273528B (zh) 半导体器件及其形成方法
CN113903809A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination