CN113543485A - 一种印制电路板的制造方法以及印制电路板 - Google Patents
一种印制电路板的制造方法以及印制电路板 Download PDFInfo
- Publication number
- CN113543485A CN113543485A CN202110729717.XA CN202110729717A CN113543485A CN 113543485 A CN113543485 A CN 113543485A CN 202110729717 A CN202110729717 A CN 202110729717A CN 113543485 A CN113543485 A CN 113543485A
- Authority
- CN
- China
- Prior art keywords
- printed circuit
- hole
- core
- circuit board
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 238000011282 treatment Methods 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims description 41
- 238000003825 pressing Methods 0.000 claims description 14
- 238000009713 electroplating Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 9
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 238000000465 moulding Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 36
- 238000010586 diagram Methods 0.000 description 18
- 238000003801 milling Methods 0.000 description 9
- 239000000047 product Substances 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000011265 semifinished product Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请涉及一种印制电路板的制造方法以及印制电路板,在多个芯板中的至少一芯板上开设通孔,对至少一通孔导电化处理以形成导电孔,并将多个芯板压合形成印制电路板,对印制电路板加工使至少一导电孔形成具有导电性能的外露面,以形成侧壁焊盘,任一侧壁焊盘与形成有该侧壁焊盘的至少一芯板上的线路图形电性连接,进而可以通过在对应位置设置该侧壁焊盘,使得两块印制电路板通过该侧壁焊盘实现直接焊接,从而降低了生产制造成本,提高了空间利用率。同时,在印制电路板进行表层贴装时,可以使元器件通过此侧壁焊盘焊接于印制电路板上,代替过孔导通引导表层贴装的方式,从而避免了过孔对高速信号产生的回损。
Description
技术领域
本申请涉及印制电路板技术领域,特别是涉及一种印制电路板的制造方法以及印制电路板。
背景技术
在相关技术中,主要是在两块印制电路板的表面上设置有焊盘,连接器的一端通过引线与一块印制电路板表面的焊盘电性连接,连接器的另一端通过引线与另一块印制电路板表面的焊盘电性连接,进而,通过连接器使两块印制电路板之间实现信号的链接。
在此过程中,由于需要制作连接器以及连接器具有一定的体积,从而会提高生产制造成本以及占据空间。
另外,印制电路板主要都是通过过孔导通引导表层贴装。在双面板和多芯板中,为连通各层之间的印制导线,在各层需要连通的导线的交汇处钻上一个公共孔,即过孔。由于过孔会导致过孔寄生电容,从而产生链路阻抗,进而影响高速信号的传输,对高速信号产生回损。
发明内容
基于此,有必要针对上述技术问题,提供一种印制电路板的制造方法以及印制电路板,以降低生产制造成本,提高空间利用率以及降低过孔对高速信号的回损。
根据本申请的第一方面,本申请实施例提供了一种印制电路板的制造方法,所述印制电路板包括多个芯板,所述印制电路板的制造方法包括:
在所述多个芯板中的至少一所述芯板上开设通孔;
对至少一所述通孔导电化处理以形成导电孔,并将所述多个芯板压合形成所述印制电路板;
对所述印制电路板加工使至少一所述导电孔形成具有导电性能的外露面,以形成侧壁焊盘;
其中,任一所述侧壁焊盘与形成有该所述侧壁焊盘的至少一芯板上的线路图形电性连接。
在其中一个实施例中,所述多个芯板中的至少两个芯板分别开设有所述通孔;
所述对至少一所述通孔导电化处理以形成导电孔,并将所述多个芯板压合形成所述印制电路板具体包括:
对前一所述芯板上的通孔导电化处理形成导电孔,并在所述芯板的外层上制作线路图形;
将后一所述芯板压合于前一所述芯板,并对后一所述芯板的通孔进行导电化处理形成导电孔,且在后一所述芯板的外层上制作线路图形;
其中,每一所述芯板上的线路图形与位于该所述芯板上的导电孔连接。
在其中一个实施例中,后一所述芯板上的至少一所述通孔与前一所述芯板上的至少一所述通孔一一对准。
在其中一个实施例中,所述对至少一所述通孔导电化处理以形成导电孔,并将所述多个芯板压合形成所述印制电路板具体包括:
对至少一所述通孔导电化处理形成导电孔;
在所述多个芯板上分别制作线路图形;
将所述多个芯板一次压合成型,以形成包含有至少一所述导电孔的所述印制电路板;
其中,每一所述芯板上的线路图形与位于该所述芯板上的所述导电孔连接。
在其中一个实施例中,所述通孔为圆形孔或者条形孔。
在其中一个实施例中,所述导电化处理为电镀填孔;
或者,所述导电化处理为填塞导电物质;
或者,所述导电化处理为对所述通孔的孔壁进行电镀处理形成电镀层,对电镀处理后的所述通孔进行树脂塞孔。
在其中一个实施例中,所述电镀层的厚度不小于0.1毫米。
根据本申请的第二方面,本申请实施例还提供了一种印制电路板,所述印制电路板包括多个芯板,所述多个芯板中的至少一芯板上设有导电孔,所述芯板上的线路图形与位于该所述芯板上的所述导电孔连接;
所述印制电路板还包括至少一侧壁焊盘,任一所述侧壁焊盘包括所述导电孔中具有导电性能的外露面。
在其中一个实施例中,所述印制电路板还包括元器件,所述元器件的引脚与所述侧壁焊盘电性连接。
在其中一个实施例中,在所述侧壁焊盘被构造为位于所述印制电路板上的非边沿区域时,所述印制电路板上形成有具有所述侧壁焊盘的容置部;
所述元器件容置于所述容置部。
上述一种印制电路板的制造方法以及印制电路板,在多个芯板中的至少一芯板上开设通孔,对至少一通孔导电化处理以形成导电孔,并将多个芯板压合形成印制电路板,对印制电路板加工使至少一导电孔形成具有导电性能的外露面,以形成侧壁焊盘,任一侧壁焊盘与形成有该侧壁焊盘的至少一芯板上的线路图形电性连接,进而可以通过在对应位置设置该侧壁焊盘,使得两块印制电路板通过该侧壁焊盘实现直接焊接,从而降低了生产制造成本,提高了空间利用率。同时,在印制电路板进行表层贴装时,可以使元器件通过此侧壁焊盘焊接于印制电路板上,代替过孔导通引导表层贴装的方式,从而避免了过孔对高速信号产生的回损。
附图说明
图1为本申请一个实施例中印制电路板制造方法的流程示意图;
图2为本申请另一个实施例中印制电路板制造方法的流程示意图;
图3为本申请另一个实施例中导电孔的切面结构示意图;
图4为本申请一个实施例中印制电路板的侧壁焊盘连层的结构示意图;
图5为本申请实施例中图4的G处的局部放大结构示意图;
图6为本申请又一个实施例中印制电路板的侧壁焊盘连层的结构示意图;
图7为本申请实施例中图6的一个方向上的侧壁焊盘的结构示意图;
图8为本申请实施例中图6的另一个方向上的侧壁焊盘的结构示意图;
图9为本申请又一个实施例中印制电路板制造方法的流程示意图;
图10为本申请又一个实施例中导电孔的切面结构示意图;
图11为本申请一个实施例中印制电路板的侧壁焊盘跨层的结构示意图;
图12为本申请一个实施例中印制电路板的结构示意图;
图13为本申请另一个实施例中印制电路板的结构示意图;
图14为本申请又一个实施例中印制电路板的结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图对本申请实施例的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请实施例。应当理解,此处描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。本申请实施例能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似改进,因此,本申请实施例不受下面公开的具体实施例的限制。
在本申请实施例的描述中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请实施例中的具体含义。
在本申请实施例的描述中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征水平高度。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征水平高度。
需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。
除非另有定义,本申请所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本申请中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
印制电路板广泛的应用在电子领域,正如背景技术所述,在相关技术中,主要是通过在两块印制电路板的表面上设置有焊盘,连接器的一端通过引线与一块印制电路板表面的焊盘电性连接,连接器的另一端通过引线与另一块印制电路板表面的焊盘电性连接,进而,通过连接器使两块印制电路板之间实现信号的链接。
但本申请的发明人研究发现,在此过程中,由于需要制作连接器以及连接器具有一定的体积,从而会提高生产制造成本以及占据空间。
另外,印制电路板主要都是通过过孔导通引导表层贴装。在双面板和多芯板中,为连通各层之间的印制导线,在各层需要连通的导线的交汇处钻上一个公共孔,即过孔。由于过孔会导致过孔寄生电容,从而产生链路阻抗,进而影响高速信号的传输,对高速信号产生回损。
针对上述相关技术中存在的问题,本申请实施例提供了一种印制电路板的制造方法以及印制电路板。提供的印制电路板包括中间态(即半成品)或者终态(即成品)等产品形态。通过印制电路板的制造方法得到的结构,后续还须经过钻孔、电镀、外层图形、阻焊、表面处理、成型等处理得到所需的印制电路板(即成品)。由于形成中间态或者终态的相关结构以及相关工艺为现有技术,且不是本申请实施例所要求保护的重点,这里不对的中间态或者终态等产品形态涉及到的相关具体结构以及相关工艺进行赘述。需要说明的是,本申请各实施例中提及的“多个”等的数量均指代“至少两个”的数量,比如,“多个”指“至少两个”。
图1示出了本申请一个实施例中印制电路板的制造方法的流程示意图。
在一个实施例中,参见图1,本申请实施例提供了一种印制电路板的制造方法,印制电路板包括多个芯板,该方法包括如下步骤:
S101、在多个芯板中的至少一芯板上开设通孔;
具体地,芯板为线路板的骨架,是印制电路板中板的最小单元,且是双面覆铜的板,即可用于制作内层的双面板。子板是多个芯板压合形成的板。印制电路板可以由多个芯板组成,也可以由多个芯板和子板组成,本申请实施例对此不作具体限定。
通孔的位置是与需要设置侧壁焊盘的位置相对应的,可以根据印制电路板图上的线路位置对应设计,也可以根据实际使用需求对应设计于所需要的位置。例如,通孔的位置可以设置在层板芯板的非边沿区域,也可以设置在芯板的边沿区域,本申请实施例对此不作具体的限定。需要说明的是,“边沿区域”指的是芯板的外侧面区域,“非边沿区域”指的是芯板的非外侧面区域。本步骤中设置的通孔是用于制作焊盘,通孔的形状可以为条形孔、柱状孔等形状,本申请实施例对此不作具体限制。同时,在至少一芯板上设置通孔,即是包括在一个芯板上设置有通孔和在多个芯板上设置有通孔两种情形,如前文所述,多个芯板指的是两个以上的芯板,而具体设置在哪一个的芯板上设置通孔并且哪几层的芯板上需要设置通孔,根据实际使用需求进行设计。
另外,在执行步骤S101时,也即在提供多个芯板之前,可以根据实际实施过程中印制电路板的具体需求对芯板进行相应的工艺处理,如芯板、子板的数量要求、表面性能要求的处理等,本申请实施例对此不作具体限定。
S102、对至少一通孔导电化处理以形成导电孔,并将多个芯板压合形成印制电路板;
具体地,导电化处理通孔即是为了实现线路与后续形成的侧壁焊盘的电连接。相应地,不同位置布设的通孔,形成有不同形式的导电孔,后续形成的侧壁焊盘至少包括至少一芯板上的导电孔的切面。需要说明的是,切面指的是对导电孔进行加工,露出导电孔内部的平面。例如:当相邻的两个芯板上设置的通孔彼此对准时,形成的侧壁焊盘包括该相邻的两个芯板上的对应的导电孔的切面;当相邻的三个芯板上设置的通孔彼此对准时,形成的侧壁焊盘包括该相邻的三个芯板上的对应的导电孔的切面;当相邻的两个芯板上设置的通孔彼此不对准时,形成的侧壁焊盘仅包括对应的该芯板上的对应的导电孔的切面,且该相邻的两个芯板上的侧壁焊盘不相连;当相邻的两个芯板上分别设置有若干通孔时,相邻的两个芯板上设置的部分通孔彼此对准,部分通孔彼此不对准,则对于彼此对准的通孔而言,形成的侧壁焊盘包括该相邻的两个芯板上的对应的导电孔的切面,对于彼此不对准的通孔而言,形成的侧壁焊盘仅包括对应的芯板上的导电孔的切面,该相邻的两个芯板上形成有不同类型的侧壁焊盘。需要说明的是,本申请实施例对于具体形式的侧壁焊盘不作具体限定。可以理解的是,设置通孔的位置是与线路图形的引线端相连接的,以此,包括至少一芯板对应的导电孔的侧壁焊盘能与对应的芯板上的线路图形电性连接。另外,芯板上的线路图形既可以在设置通孔之前制作,也可以在设置通孔之后制作,本申请实施例对此不作具体限定。
S103、对印制电路板加工使至少一导电孔形成具有导电性能的外露面,以形成侧壁焊盘;其中,任一侧壁焊盘与形成有该侧壁焊盘的至少一芯板上的线路图形电性连接。
具体地,例如,针对通孔的位置设置在芯板的非边沿区域的情形,可以在非边沿区域内通过例如铣的方式加工出一定的槽空间(例如槽体、槽孔等),使位于对应的非边沿区域内的导电孔形成具有导电性能的外露面,该外露面可以为如前述提及的切面形式,形成的侧壁焊盘位于该空间内并包括对应的导电孔形成的外露面,此时,作为一种实施方式,一块印制电路板可以通过前述槽空间***另一块印制电路板内实现焊接连接,作为另一种实施方式,可以将元器件的引脚可以与露出的侧壁焊盘电性连接,元器件可以容置于该槽空间内,也可以设置于印制电路板的外表面。而容置于槽空间内的元器件,可以降低印制电路板表面的高低差,得到成型外观更加优异的印制电路板,同时亦可以保护元器件。又例如,针对通孔的位置设置在芯板的边沿区域的情形,可以在边沿区域内通过例如铣的方式加工出一个平面,使位于对应的边沿区域内的导电孔形成具有导电性能的外露面,该外露面可以为如前述提及的切面形式,形成的侧壁焊盘位于该平面上并包括对应的导电孔形成的外露面,此时,作为一种实施方式,两块印制电路板可以通过边沿的侧壁实现直接焊接连接。本申请实施例对此不作具体的限定。
另外,在一些实施例中,为方便工艺步骤的实施,在执行完上述S103步骤之前,还可以包括进行正常的钻孔、电镀、外层图形、阻焊工序制作。例如,在前述各工序完成后,根据侧壁焊盘位置和印制电路板外形图,可以采用例如铣刀的方式使导电孔形成外露面以形成侧壁焊盘,再进行表面处理和成型即可,本申请实施例在此不作限定。可以形成没有进行表面贴装的印制电路板半成品,使元器件通过此侧壁焊盘焊接于印制电路板上得到最终的印制电路板成品,也可以使两块印制电路板之间的链接通过侧壁上的焊盘来实现。
需要说明的是,本步骤中的槽空间指的是形成侧壁焊盘所需要的空间,具体的槽空间形状根据实际使用需求进行设置,本申请实施例在此不作限定。
上述一种印制电路板的制造方法以及印制电路板,在多个芯板中的至少一芯板上开设通孔,对至少一通孔导电化处理以形成导电孔,并将多个芯板压合形成印制电路板,对印制电路板加工使至少一导电孔形成具有导电性能的外露面,以形成侧壁焊盘,任一侧壁焊盘与形成有该侧壁焊盘的至少一芯板上的线路图形电性连接,进而可以通过在对应位置设置该侧壁焊盘,使得两块印制电路板通过该侧壁焊盘实现直接焊接,从而降低了生产制造成本,提高了空间利用率。同时,在印制电路板进行表层贴装时,可以使元器件通过此侧壁焊盘焊接于印制电路板上,代替过孔导通引导表层贴装的方式,从而避免了过孔对高速信号产生的回损。
图2示出了本申请另一个实施例中印制电路板制造方法的流程示意图;图3示出了本申请另一个实施例中导电孔的切面结构示意图。
参见图2,本申请实施例提供了一种印制电路板的制造方法,印制电路板包括多个芯板,该方法包括如下步骤:
S201、在多个芯板中的至少两个芯板上分别开设通孔;其中,该通孔为圆形孔;
具体地,上述步骤的具体过程,可参考前述实施例的内容,此处不再赘述。而在本步骤中,至少在两个芯板上设置圆形孔。
S202、对前一芯板上的通孔导电化处理形成导电孔,并在该芯板的外层上制作线路图形;其中,导电化处理为电镀填孔;
具体地,由于在通孔导电化处理后制作线路图形,即可以选择在所需要的位置设置通孔后,再将线路图形上对应的引出端延伸至通孔的位置上,对于通孔的设置更为灵活。
S203、将后一芯板压合于前一芯板,并对后一芯板的通孔进行导电化处理形成导电孔,且在后一芯板的外层上制作线路图形;其中,每一芯板上的线路图形与位于该芯板上的导电孔连接,导电化处理为电镀填孔;
具体地,通过将后一芯板压合于前一芯板上,以逐层压合的方式形成印制电路板,能得到更为准确的定位,进而获得更好的焊盘性能。作为一种实施方式,由于需要通过例如铣刀将侧壁焊盘铣出等方式使侧壁焊盘露出,为了防止后续使侧壁焊盘露出的过程中侧壁焊盘的缺失,不能形成完整的侧壁焊盘,可以将通孔的宽度设置为不小于0.1mm,需要说明的是,该宽度指的是通孔在对应芯板表面上形成的孔的直径。由此,在对该通孔进行导电化处理时,可以采用电镀填孔的方式来填平该通孔形成导电孔,以获得更好的焊盘性能。如图3所示,该导电孔的切面的一整个面均为导电材料,提供有相对而言更大的可以焊接的表面。
另外,上述步骤的具体过程,形成的侧壁焊盘形式可参考前述实施例的内容,此处不再赘述。在本步骤中,后一芯板上在制作完成通孔后再进行制作线路图形,完成与前一芯板上相同的步骤,相应地,由于在通孔导电化处理后制作线路图形,即可以选择在所需要的位置设置通孔后,再将线路图形上对应的引出端延伸至通孔的位置上,对于通孔的设置更为灵活。并且,在该后一芯板的后续芯板压合于该后一芯板时,可以根据实际需求选择是否需要进行在制作完成通孔后再进行制作线路图形的步骤,例如,当需要连续三个芯板上均具有导电孔时,即仅需在该三个芯板的前续及后续需层压的芯板上进行制作线路图形。又例如,当只需要连续两个芯板上均具有导电孔时,即仅需在该两个芯板的前续及后续需层压的芯板上进行制作线路图形即可。需要说明的是,上述列举的两种导电孔的形式只是作为示例便于说明,实际实施过程中设置的导电孔的个数及类型,均可以根据实际需求进行设置,以形成后续所需要的侧壁焊盘,本申请实施例对此不作具体地限定。
由此,需要说明的是,例如,对需要实现每一芯板上均具有导电孔,以使后续形成的侧壁焊盘包括每一芯板上的导电孔的情况而言,采用上述步骤将所有芯板进行逐层压合得到印制电路板即可。又例如,对于仅需要部分连层的若干芯板上均具有导电孔,以使后续形成的侧壁焊盘包括每一芯板上的导电孔的情况而言,采用上述步骤将该若干芯板逐层压合即可,其余的芯板可以根据实际情况选择合适的压合步骤来得到印制电路板。
S204、对印制电路板加工使至少一导电孔形成具有导电性能的外露面,以形成侧壁焊盘;其中,任一侧壁焊盘与形成有该侧壁焊盘的至少一芯板上的线路图形电性连接。
具体地,上述步骤的具体过程,可参考前述实施例的内容,此处不再赘述。而在本步骤中,所形成的每一导电孔的外露面均具有导电性,可以实现焊接功能。
图4示出了本申请一个实施例中印制电路板的侧壁焊盘连层的结构示意图;
图5示出了本申请实施例中图4的G处的局部放大结构示意图;图6示出了本申请又一个实施例中印制电路板的侧壁焊盘连层的结构示意图;图7示出了本申请实施例中图6的一个方向上的侧壁焊盘的结构示意图;图8示出了本申请实施例中图6的另一个方向上的侧壁焊盘的结构示意图。
在一些实施例中,该后一芯板上的至少一通孔被配置为与前一芯板上的至少一通孔彼此对准,以形成包括至少两个芯板上导电孔的侧壁焊盘,侧壁焊盘与对应的芯板上的线路图形电性连接。对准的通孔之间可以实现前一芯板与后一芯板之间的连通,即可以实现层间侧壁焊盘的相互组合。如图4所示,图中黑色区域为侧壁焊盘,从侧面可以看到,每一个芯板上均具有侧壁焊盘,可以满足更高容量的布线要求。具体到一些实施例中,为了防止后一芯板与前一芯板在压合前进行对位的过程中产生对位偏差,而导致侧壁焊盘在层间产生开路影响层间导电互连,如图5所示,可以在芯板金属层对应通孔的周围设置金属焊盘P,该金属焊盘P可与芯板线路图形一起制作出。
需要说明的是,该后一芯板上的至少一通孔被配置为与前一芯板上的至少一通孔彼此对准包括该后一芯板上的部分通孔被配置为与前一芯板上的部分通孔彼此对准、该后一芯板上的另一部分通孔被配置为与前一芯板上的另一部分通孔彼此不对准的情形。对于该情形,例如,如图4所示,在印制电路板上同一侧壁而言,后一芯板上的部分通孔被配置为与前一芯板上的部分通孔彼此对准,后一芯板上的另一部分通孔被配置为与前一芯板上的另一部分通孔彼此不对准,不仅实现了每一个芯板上均具有焊盘,且在部分区域实现层间互连,可以满足印制电路板中,相邻多层信号链接的使用需求。又例如,如图6所示,与图4所示例的情形不同的是,是针对在印制电路板上不同方向上的侧壁所示例的,为便于显示,采用虚线表示,图中黑色区域为侧壁焊盘。对图6中沿印制电路板长度方向上形成的侧壁而言,如图7所示,图中黑色区域为侧壁焊盘,在该方向上,后一芯板上的通孔被配置为与前一芯板上的通孔彼此对准,形成了两个芯板上对应的侧壁焊盘部分的连通。对图6中沿印制电路板宽度方向上形成的侧壁而言,如图8所示,图中黑色区域为侧壁焊盘,在该方向上,后一芯板上的孔被配置为与前一芯板上的孔彼此不对准。由此,图6所示出的情形如图4所示的一样,不仅实现了每一个芯板上均具有侧壁焊盘,且在部分区域实现层间互连,可以满足印制电路板中,更高的信号链接的使用需求。
需要说明的是,上述列举的侧壁焊盘形式只是作为示例便于说明,实际实施过程中设置的侧壁焊盘的个数及类型,均可以根据实际需求进行设置,本申请实施例对此不作具体地限定。
图9示出了本申请又一个实施例中印制电路板制造方法的流程示意图;图10示出了本申请又一个实施例中导电孔的切面结构示意图;图11示出了本申请一个实施例中印制电路板的侧壁焊盘跨层的结构示意图。
参见图9,本申请实施例提供了一种印制电路板的制造方法,印制电路板包括多个芯板,该方法包括如下步骤:
S301、在多个芯板中的至少一芯板上开设通孔;其中,该通孔为条形孔;
具体地,上述步骤的具体过程,可参考前述实施例的内容,此处不再赘述。
S302、对至少一通孔导电化处理以形成导电孔;其中,导电化处理包括对该通孔的孔壁进行电镀处理形成电镀层,对电镀处理后的通孔进行树脂塞孔;
具体地,由于芯板薄,需要在芯板横向上做略大的通孔,防止通孔过小而使在后续操作中看不见该通孔,同时由于设置了略大的通孔,需要在该通孔孔内金属化后进行树脂塞孔,通过树脂塞孔将通孔填平。通过树脂填平后,可以防止后续产生进行压合后通孔内填胶不满出现凹陷或者通孔边缘流胶过多导致介质厚度不均匀的情形。为了防止后续加工(如铣板)时产生对位偏差,在一些实施例中,电镀层的壁厚不小于0.1mm。如图10所示,在本步骤中,该导电孔的切面的两端为电镀层,中间为树脂。
S303、在多个芯板上分别制作线路图形;其中,每一芯板上的线路图形与位于该芯板上的导电孔连接;
具体地,上述步骤的具体过程,可参考前述实施例的内容,此处不再赘述。
S304、将多个芯板一次压合成型,以形成包含有至少一导电孔的印制电路板;
具体地,在制作通孔之后制作线路,可以选择以一定的顺序整体一次压合成型,在一些实施例中,可以采用CCD(charge coupled device,电荷耦合器件)相机熔合预对位,对位好后再采用PIN孔(PIN是指引脚,PIN孔是指直插件的引脚焊盘孔)固定对位进行压合,以提高各芯板之间的对准度,这样确保各层侧壁焊盘的对位精度。
S305、对印制电路板加工使至少一导电孔形成具有导电性能的外露面,以形成侧壁焊盘;其中,任一侧壁焊盘与形成有该侧壁焊盘的至少一芯板上的线路图形电性连接。
具体地,上述步骤的具体过程,可参考前述实施例的内容,此处不再赘述。在一些实施例中,此处的通孔的位置可以设置为位于实际线路中的引出端对应位置处,在此方式下,形成的侧壁焊盘没有连层,形成了跨层结构。例如,在同一位置铣出侧壁焊盘时,如图11所示,图中黑色区域为侧壁焊盘,从侧面可以看到,在从下往上的方向上,诸如位于最下面的芯板a没有侧壁焊盘、位于芯板a上面的芯板b有侧壁焊盘、位于芯板b上面的芯板c没有侧壁焊盘、位于芯板c上面的芯板d有侧壁焊盘、位于芯板d上面的芯板e没有侧壁焊盘、位于芯板e上面的芯板f有侧壁焊盘、位于芯板f上面的芯板g没有侧壁焊盘的不连续的结构形式。此处的跨层,可以按照实际需求进行选择,不连续的结构形式在本申请实施例中不作限定。当然,在此不连续的结构当中也可以存在部分层之间形成的连续的结构形式,可以根据应用场景中实际线路需求进行组合排布设计。
需要说明的是,上述阐述的一些技术方案在实际实施过程中可以作为独立实施例来实施,也可以彼此之间进行组合并作为组合实施例实施。例如,当通孔为圆形孔时,对应地,导电化处理可以为为填塞导电物质,或者,导电化处理为对通孔的孔壁进行电镀处理形成电镀层,对电镀处理后的通孔进行树脂塞孔;当通孔为条形孔时,对应地,导电化处理为电镀填孔,或者,导电化处理为填塞导电物质。又例如,选择逐层压合的方式制作该印制电路板时,还可以采用通孔为条形孔的形式,对应地,根据需要选择对应的导电化处理方式;选择一次压合成型的方式制作该印制电路板时,还可以采用通孔为圆孔的形式,对应地,根据需要选择对应的导电化处理方式。上述阐述的一些技术方案为示例性的方案,具体如何进行组合来实施,可以根据实际需要来进行选择,本申请实施例不作具体地限制。另外,在对上述本申请实施例内容进行阐述时,仅基于方便阐述的思路,按照相应顺序对不同实施例进行阐述,如按照实际实施过程中的要求预设的顺序,而并非是对不同实施例之间的执行顺序进行限定。相应地,在实际实施过程中,若需要实施本申请实施例提供的多个实施例,则不一定需要按照本发明阐述实施例时所提供的执行顺序,而是可以根据需求安排不同实施例之间的执行顺序。
应该理解的是,虽然图1、图2和图9的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,图1、图2和图9中的至少一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
图12示出了本申请一个实施例中印制电路板100的结构示意图。
基于同一发明构思,参见图12,本申请实施例提供了一种印制电路板100,该印制电路板100包括多个芯板,多个芯板中的至少一芯板上设有导电孔,芯板上的线路图形与位于该芯板上的该导电孔连接,印制电路板100还包括至少一侧壁焊盘120,任一侧壁焊盘120包括导电孔中具有导电性能的外露面。为方便显示,在图12中用虚线来代表印制电路板100的内部情况。
由于在相关技术中,通常于印制电路板100的表面设置侧壁焊盘120。而在本申请实施例中,作为一种实施方式,使侧壁焊盘120于槽体110的侧壁露出而形成,实现了能在印制电路板100的侧面形成侧壁焊盘120。
图13示出了本申请另一个实施例中印制电路板100的结构示意图;图14示出了本申请又一个实施例中印制电路板100的结构示意图。
在一些实施例中,如图13所示,侧面既可以形成于印制电路板100外表面上的外侧面A,也包括在印制电路板100内部形成的侧面B。侧面的位置根据线路链接的实际要求所确定。
对于上述形成外侧面A的第一种情形,是针对通孔的位置设置在芯板的边沿区域的一种实施方式,可以在边沿区域内通过例如铣的方式加工出一个平面,如外侧面A,使位于对应的边沿区域内的导电孔形成具有导电性能的外露面,该外露面可以为如前述提及的切面形式,形成的侧壁焊盘位于该平面上并包括对应的导电孔形成的外露面。更为具体地,两块印制电路板可以通过边沿的侧壁实现直接焊接连接。
对于上述形成侧面B的第二种情形,是针对通孔的位置设置在芯板的非边沿区域的一种实施方式,可以在非边沿区域内通过例如铣的方式加工出一定的槽空间(例如槽体、槽孔等),使位于对应的非边沿区域内的导电孔形成具有导电性能的外露面,该外露面可以为如前述提及的切面形式,形成的侧壁焊盘位于该空间内并包括对应的导电孔形成的外露面。当然也可以设置诸如槽孔等其他类型的槽空间,只要可以露出形成侧壁焊盘120即可,本申请实施例对此不作限制。对于该情形,图13和图14示出的是槽体形式的槽空间,当侧壁焊盘120于印制电路板100内部形成时,相应地,该槽体110提供的是一个空间,可以通过诸如铣的方式形成槽体110,槽体110的至少一个侧面具有对应的侧壁焊盘120。例如,如图14所示,槽体110的两个侧面具有对应的侧壁焊盘120。
需要说明的是,即是在本发明构思中,侧壁焊盘120内置于印制电路板100中,并于印制电路板100内部的侧面露出形成,侧壁焊盘120可以由不同的制造方法制出,侧壁焊盘120的数量、大小以及位置等可以根据线路链接要求进行设定,上述列举的侧壁焊盘形式只是作为示例便于说明,本申请实施例对此不作具体地限定。
在一些实施例中,由于该印制电路板100具有了在侧面形成的侧壁焊盘120,可以取代连接器,通过侧壁焊盘120进行两块印制电路板100之间的直接焊接,从而降低了生产制造成本,提高了空间利用率。
在一些实施例中,印制电路板100还包括元器件,元器件的引脚与侧壁焊盘120电性连接。作为一种实施方式,在侧壁焊盘120被构造为位于印制电路板100上的非边沿区域时,印制电路板100上形成有具有侧壁焊盘120的容置部,元器件容置于容置部内。需要说明的是,容置部内形成的空间指的是前述的槽空间,例如图13和图14示出的槽体形式的槽空间。对于元器件的设置形式,可以根据具体实施情况进行选择。在此实施例中,此连接方式代替过孔导通引导表层贴装的方式,从而避免了过孔对高速信号产生的回损。
综上所述,本申请实施例提供的印制电路板的制造方法以及印制电路板,通过在对应芯板上对应的设置侧壁焊盘,压合后完成印制电路板整体外层线路制作,在成型前将对应位置通过制作槽体将侧壁焊盘露出,从而印制电路板内的侧面具有侧壁焊盘,并可以通过侧壁焊盘进行两块印制电路板之间的直接焊接,从而降低了生产制造成本,提高了空间利用率。同时,在印制电路板进行表层贴装时,可以使元器件通过此侧壁焊盘焊接于印制电路板上,代替过孔导通引导表层贴装的方式,从而避免了过孔对高速信号产生的回损。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种印制电路板的制造方法,所述印制电路板包括多个芯板,其特征在于,所述印制电路板的制造方法包括:
在所述多个芯板中的至少一所述芯板上开设通孔;
对至少一所述通孔导电化处理以形成导电孔,并将所述多个芯板压合形成所述印制电路板;
对所述印制电路板加工使至少一所述导电孔形成具有导电性能的外露面,以形成侧壁焊盘;
其中,任一所述侧壁焊盘与形成有该所述侧壁焊盘的至少一芯板上的线路图形电性连接。
2.根据权利要求1所述的印制电路板的制造方法,其特征在于,所述多个芯板中的至少两个芯板分别开设有所述通孔;
所述对至少一所述通孔导电化处理以形成导电孔,并将所述多个芯板压合形成所述印制电路板具体包括:
对前一所述芯板上的通孔导电化处理形成导电孔,并在所述芯板的外层上制作线路图形;
将后一所述芯板压合于前一所述芯板,并对后一所述芯板的通孔进行导电化处理形成导电孔,且在后一所述芯板的外层上制作线路图形;
其中,每一所述芯板上的线路图形与位于该所述芯板上的导电孔连接。
3.根据权利要求2所述的印制电路板的制造方法,其特征在于,后一所述芯板上的至少一所述通孔与前一所述芯板上的至少一所述通孔一一对准。
4.根据权利要求1所述的印制电路板的制造方法,其特征在于,所述对至少一所述通孔导电化处理以形成导电孔,并将所述多个芯板压合形成所述印制电路板具体包括:
对至少一所述通孔导电化处理形成导电孔;
在所述多个芯板上分别制作线路图形;
将所述多个芯板一次压合成型,以形成包含有至少一所述导电孔的所述印制电路板;
其中,每一所述芯板上的线路图形与位于该所述芯板上的所述导电孔连接。
5.根据权利要求1至4任一项所述的印制电路板的制造方法,其特征在于,所述通孔为圆形孔或者条形孔。
6.根据权利要求1至4任一项所述的印制电路板的制造方法,其特征在于,所述导电化处理为电镀填孔;
或者,所述导电化处理为填塞导电物质;
或者,所述导电化处理为对所述通孔的孔壁进行电镀处理形成电镀层,对电镀处理后的所述通孔进行树脂塞孔。
7.根据权利要求6所述的印制电路板的制造方法,其特征在于,所述电镀层的厚度不小于0.1毫米。
8.一种印制电路板,所述印制电路板包括多个芯板,其特征在于,所述多个芯板中的至少一芯板上设有导电孔,所述芯板上的线路图形与位于该所述芯板上的所述导电孔连接;
所述印制电路板还包括至少一侧壁焊盘,任一所述侧壁焊盘包括所述导电孔中具有导电性能的外露面。
9.根据权利要求8所述的印制电路板,其特征在于,所述印制电路板还包括元器件,所述元器件的引脚与所述侧壁焊盘电性连接。
10.根据权利要求9所述的印制电路板,其特征在于,在所述侧壁焊盘被构造为位于所述印制电路板上的非边沿区域时,所述印制电路板上形成有具有所述侧壁焊盘的容置部;
所述元器件容置于所述容置部。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110729717.XA CN113543485A (zh) | 2021-06-29 | 2021-06-29 | 一种印制电路板的制造方法以及印制电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110729717.XA CN113543485A (zh) | 2021-06-29 | 2021-06-29 | 一种印制电路板的制造方法以及印制电路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113543485A true CN113543485A (zh) | 2021-10-22 |
Family
ID=78097244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110729717.XA Pending CN113543485A (zh) | 2021-06-29 | 2021-06-29 | 一种印制电路板的制造方法以及印制电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113543485A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023109048A1 (zh) * | 2021-12-14 | 2023-06-22 | 生益电子股份有限公司 | Pcb及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020023777A1 (en) * | 2000-08-28 | 2002-02-28 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and method for producing the same |
US6891272B1 (en) * | 2002-07-31 | 2005-05-10 | Silicon Pipe, Inc. | Multi-path via interconnection structures and methods for manufacturing the same |
JP2005322744A (ja) * | 2004-05-07 | 2005-11-17 | Murata Mfg Co Ltd | セラミック多層基板およびその製造方法 |
KR20160091050A (ko) * | 2015-01-23 | 2016-08-02 | 삼성전기주식회사 | 전자부품 내장 기판 및 그 제조방법 |
-
2021
- 2021-06-29 CN CN202110729717.XA patent/CN113543485A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020023777A1 (en) * | 2000-08-28 | 2002-02-28 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and method for producing the same |
US6891272B1 (en) * | 2002-07-31 | 2005-05-10 | Silicon Pipe, Inc. | Multi-path via interconnection structures and methods for manufacturing the same |
JP2005322744A (ja) * | 2004-05-07 | 2005-11-17 | Murata Mfg Co Ltd | セラミック多層基板およびその製造方法 |
KR20160091050A (ko) * | 2015-01-23 | 2016-08-02 | 삼성전기주식회사 | 전자부품 내장 기판 및 그 제조방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023109048A1 (zh) * | 2021-12-14 | 2023-06-22 | 生益电子股份有限公司 | Pcb及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9480172B2 (en) | Method for producing a printed circuit board consisting of at least two printed circuit board regions, and printed circuit board | |
US20150282317A1 (en) | Edge contacts of circuit boards, and related apparatus and methods | |
CN111565524B (zh) | 一种电路板及其制备工艺 | |
US6802120B2 (en) | Method of manufacturing a printed wiring board having a non-through mounting hole | |
US8058561B2 (en) | Circuit board and manufacturing method thereof | |
CN113543485A (zh) | 一种印制电路板的制造方法以及印制电路板 | |
JP5075568B2 (ja) | シールド付回路配線基板及びその製造方法 | |
CN114206000A (zh) | 电路板组件和电子设备 | |
WO2014185204A1 (ja) | 部品内蔵基板及び通信モジュール | |
CN107484360B (zh) | 一种印刷电路板的制作方法、印刷电路板及移动终端 | |
JP4339781B2 (ja) | 配線基板 | |
CN114786368A (zh) | 一种带激光盲孔的印制板压合板结构、制作方法及其应用 | |
CN113498249A (zh) | 软硬结合电路板及其制备方法 | |
CN107026666B (zh) | 无线通信组件 | |
CN215871951U (zh) | 电路板组件 | |
JP4521017B2 (ja) | 配線基板の製造方法、コンデンサ内蔵コア基板の製造方法 | |
CN111931459B (zh) | 一种功放模块制作方法、装置、存储介质及电子设备 | |
JPH01183196A (ja) | 多層印刷配線板装置の製造方法 | |
JP5157583B2 (ja) | ビルドアップ多層配線基板の製造方法 | |
US11751339B2 (en) | Electronic-component carrier board and a wiring method for the same | |
CN220307461U (zh) | 电路板和组合电路板 | |
US11856702B2 (en) | Adapter board, method for manufacturing the same and circuit board assembly using the same | |
CN211429623U (zh) | 一种多层复合式pcb板 | |
CN110708864B (zh) | 一种含有散热介质的印制电路板及其制备方法 | |
CN202998660U (zh) | 一种带交叉盲埋结构的印刷电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211022 |